JPH1019943A - 無停電電源装置の停電検出回路 - Google Patents

Abstract

(57)【要約】 【課題】 無停電電源装置における停電検出を簡単かつ
低コストに、しかも高速に検出できるようにする。 【解決手段】 従来は、電源電圧の位相０〜１８０度，
１８０〜３６０度で積分動作をする積分器と、９０〜２
７０度，２７０〜９０度で積分動作をする積分器との２
種類設け、コンパレータやメモリ（Ｆ／Ｆ）も２回路ず
つ設けていたのを、同期回路２Ａから電源電圧の０，９
０，１８０，２７０度の各位相点で信号を出力し、この
出力で積分器４のリセット，積分動作を行なわせること
で、コンパレータ（ＣＰ）やメモリ（Ｆ／Ｆ）を１回路
ずつとし、１／４サイクル内での高速の停電検出を可能
とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、商用電源の健全
時にはこの商用電源から半導体スイッチを介して負荷に
電力を供給し、商用電源の停電時にはインバータを介し
て負荷に電力を供給する無停電電源装置、特にその停電
検出回路に関する。

【０００２】

【従来の技術】無停電電源装置の停電検出回路の従来例
として、例えば図７に示すようなものがある。同図にお
いて、１は３相交流電源、２はＰＬＬ（フェーズロック
ドループ）回路等からなる同期回路、３は単相全波整流
器、４１，４２は積分器、５１，５２はコンパレータ
（ＣＰ：比較器）、６１，６２はメモリ（Ｆ／Ｆ回路）
をそれぞれ示す。

【０００３】図７の各部波形を図８に示す。すなわち、
図８に符号Ａで示す３相交流電源１からの交流入力（線
間電圧）波形は、一方は同期回路２に与えられ、他方は
整流器３に与えられる。同期回路２では図８に示すよう
な積分リセット信号Ｃ１，Ｃ２を出力するとともに、信
号Ｄ１，Ｄ２を出力する。信号Ｃ１，Ｃ２は積分器４
１，４２に与えられるが、積分器４１，４２には単相全
波整流器３から図８に符号Ｂで示す信号が入力されてい
るので、積分器４１ではこのＢ信号を０〜１８０°，１
８０°〜３６０°の間積分する一方、積分器４２ではこ
のＢ信号を９０°〜２７０°，２７０°〜９０°の間積
分し、図８に符号Ｅ，Ｆで示すような積分信号を出力す
る。

【０００４】積分信号Ｅ，Ｆはコンパレータ（ＣＰ）５
１，５２で停電検出設定値と比較され、その比較結果
（図８のＧ，Ｈ参照）は積分リセット信号Ｃ１，Ｃ２の
半クロック前の立ち上がり信号Ｄ１，Ｄ２により、Ｆ／
Ｆ６１，６２に書き込まれる。その出力は図８にＩ，Ｊ
に示すようになり、交流入力波形Ａが正常時の“Ｈ”か
ら“Ｌ”になると、停電検出信号Ｋとして出力されるこ
とになる。なお、以上のような回路は３相分設けられ、
停電検出が行なわれるようになっている。

【０００５】

【発明が解決しようとする課題】上述のように、図７の
ような回路では、或る１つの相の停電検出にも積分器，
コンパレータおよびＦ／Ｆがそれぞれ２つずつ必要とな
り、コスト高になるだけでなく制御回路が大型化すると
いう問題がある。したがって、この発明の課題は、簡単
かつ安価な構成で高速に停電検出を可能とすることにあ
る。

【０００６】

【課題を解決するための手段】このような課題を解決す
るため、請求項１の発明では、商用電源の健全時にはこ
の商用電源から半導体スイッチを介して負荷に電力を供
給し、商用電源の停電時には蓄電池からインバータを介
して負荷に電力を供給する無停電電源装置に対し、前記
商用電源電圧を整流する整流器と、商用電源の１／４周
期点を検出しその都度検出信号を出力する信号生成手段
と、この信号生成手段から検出信号を受ける毎にリセッ
トされて前記整流器からの出力の積分動作を開始する積
分器と、その出力を所定値と比較し所定値以下のとき停
電検出信号を出力する比較器と、この比較器からの出力
信号を前記信号生成手段からの書き込みパルス信号によ
り記憶する記憶手段とを設け、１／４周期内に停電の検
出を可能にしている。この請求項１の発明においては、
前記信号生成手段により、前記書き込みパルス信号に対
しその１／２パルス分だけ遅れた信号を生成させ、この
信号により前記記憶手段の出力を他の記憶手段に移し替
えることにより、前記信号生成手段から前記記憶手段に
至る経路に混入するノイズの影響を回避可能にすること
ができる（請求項２の発明）。

【０００７】

【発明の実施の形態】図１はこの発明の実施の形態を示
す構成図である。同図において、４は積分器、５はコン
パレータ、６はＦ／Ｆで、それぞれ１つずつ設けて構成
されている点、また、同期回路２Ａは交流入力波形Ａに
同期して０°，９０°，１８０°，２７０°の各位相点
（１／４周期点）で積分器４のリセットパルスを出力す
るようにしている点などが特徴である。なお、１は３相
交流電源、３は単相全波整流器である。

【０００８】図１の各部波形を図２に示す。図２の符号
Ａは交流入力波形、符号Ｂは単相全波整流器３の出力波
形、符号Ｃは同期回路２Ａの各出力を示しており、した
がって、積分器４は符号Ｅで示すように０〜９０°，９
０°〜１８０°，１８０°〜２７０°，２７０°〜３６
０°と１／４サイクル（周期）毎に積分を繰り返すこと
になる。コンパレータ５はこの積分波形を停電検出設定
値と比較し、その結果を図２に符号Ｄで示す書き込みパ
ルスでＦ／Ｆ６に書き込むもので、簡単かつ安価な構成
で１／４サイクル以内の停電検出が可能となるわけであ
る。

【０００９】ところで、図１のような構成で図３に○印
で示すようなノイズが侵入した場合、特にメモリ回路
（Ｆ／Ｆ）への書き込み信号Ｄにノイズが乗ると、交流
入力波形が正常であるにも関わらず、図４に○印で示す
ように停電誤検出となってしまうおそれがある。このこ
とは、停電検出信号ＧをＰＬＤ（Ｐｒｏｇｒａｍｍａｂ
ｌｅ Ｌｏｇｉｃ Ｄｅｖｉｃｅ）の一種であるＬＣＡ
またはゲートアレイなどの、ノイズの影響を受け難いデ
バイスに入力するような場合等に、特に問題になること
が予測される。

【００１０】図５は上記のようなノイズの侵入に対処可
能な実施の形態を示す構成図で、図６はその動作説明図
である。これは、図１に示すものに対してＦ／Ｆ６３を
付加し、同期回路２Ｂからその書き込みパルス信号Ｄ＊
を与えるようにした点にある。この書き込みパルス信号
Ｄ＊は図６（ロ）に示すように、図６（イ）に示すＦ／
Ｆ６の書き込みパルス信号Ｄに対して半クロックだけず
らされており、Ｆ／Ｆ６に書き込んだ信号を、さらに後
段のＦ／Ｆ６３に書き込むことで、ノイズに対する影響
を受け難くしている。なお、図６（ハ）は積分器のリセ
ットパルス（Ｃ）を示している。

【００１１】

【発明の効果】この発明によれば、積分器の積分動作を
１／４サイクル毎に行なうことで、積分器，コンパレー
タおよびメモリ回路を少なくし得るので、簡単かつ安価
な構成で高速に停電検出が可能になるという利点が得ら
れる。また、メモリ回路を２段構成とし、前段の内容を
直ちに後段の回路に移し替えることで、ノイズに対する
影響を回避することが可能となる。

【図面の簡単な説明】

【図１】この発明の第１の実施の形態を示す構成図であ
る。

【図２】図１の動作を説明するための各部波形図であ
る。

【図３】図１の問題点を説明する説明図である。

【図４】ノイズが混入した場合の図１の動作を説明する
各部波形図である。

【図５】この発明の第２の実施の形態を示す構成図であ
る。

【図６】図５におけるメモリ書き込みバルス信号を説明
するための波形図である。

【図７】従来例を示す構成図である。

【図８】図７の動作説明図である。

【符号の説明】

１…３相交流電源、２，２Ａ，２Ｂ…同期回路（ＰＬＬ
回路）、３…単相全波整流器、４，４１，４２…積分
器、５，５１，５２…コンパレータ（ＣＰ：比較器）、
６，６１，６２，６３…メモリ（Ｆ／Ｆ回路）。

Claims (2)

【特許請求の範囲】
1. 【請求項１】 商用電源の健全時にはこの商用電源から
   半導体スイッチを介して負荷に電力を供給し、商用電源
   の停電時には蓄電池からインバータを介して負荷に電力
   を供給する無停電電源装置に対し、 前記商用電源電圧を整流する整流器と、商用電源の１／
   ４周期点を検出しその都度検出信号を出力する信号生成
   手段と、この信号生成手段から検出信号を受ける毎にリ
   セットされて前記整流器からの出力の積分動作を開始す
   る積分器と、その出力を所定値と比較し所定値以下のと
   き停電検出信号を出力する比較器と、この比較器からの
   出力信号を前記信号生成手段からの書き込みパルス信号
   により記憶する記憶手段とを設け、１／４周期内に停電
   の検出を可能にしたことを特徴とする無停電電源装置の
   停電検出回路。
2. 【請求項２】 前記信号生成手段により、前記書き込み
   パルス信号に対しその１／２パルス分だけ遅れた信号を
   生成させ、この信号により前記記憶手段の出力を他の記
   憶手段に移し替えることにより、前記信号生成手段から
   前記記憶手段に至る経路に混入するノイズの影響を回避
   可能にしたことを特徴とする請求項１に記載の無停電電
   源装置の停電検出回路。