JPS63135092A - 時間軸変動補正装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明はビデオ・テープ・レコーダなどの映像信号記
録再生装置の再生信号を受け、この再生信号の時間軸変
動を検出し、これを補正する装置に関するものである。

〔従来の技術〕

まづ、従来の技術について説明する。たとえばビデオ・
テープ・レコーダ（以下ＶＴＲと略す〕などの映像信号
記録再生装置において、水平同期信号やバースト信号な
どの参照信号をサンプリングすることによって再生信号
の時間軸変動を検出し、これを補正する装置については
、例えば特開昭５８−１２４８８５号公報によって既に
公知である。これを第８図によって説明する。

第８図は、従来装置におけるＶＴＲなどの再生映像信号
の水平ブランキング期間における信号波形を概略的に示
した図である。同図において、ＨＤは水平同期信号、　
ＢＳＴは正弦波のバースト信号である。再生系において
、この水平同期信号ＨＤとバースト信号ＢＳＴを例えば
水晶発振器で発生させた基準クロックでサンプリングし
、そのサンプリング・データから再生映像信号の時間軸
変動を検出することによってこれを補正する。なお、前
記バースト信号ＢＳＴの周波数を、前記サンプリングに
用いる基準クロックの周波数の１７４に設定するものと
する。

まづ、同期信号ＨＤを検出するが、前記基準クロックに
よるサン１リング・データから同期検出を行なうことか
ら、検出された水平同期信号と本当の水平同期信号との
間には１クロック幅の範囲で誤差がある。この装置では
、さらにノイズによる誤検出を考慮して±２クロックの
範囲の誤差が有り得るものとし、これを検出、補正でき
るようになっている。それは以下のようにして実現され
る。

前記水平同期信号ＨＤを検出した後、所定のクロック数
だけシフトした点からバースト信号ＢＳＴをサンプリン
グする。第８図においてこのサンプリング点をｘｏ　Ｉ
　ＸＩ　＋　Ｘ２　＋　ｘ３として、またｘｏのサンプ
リング位相をθとして示した。前述のように、バースト
信号ＢＳＴはサン１リング（こ用いる基準クロックの４
倍の周期を持つよう設定されているから、前記サンプリ
ング点はバー７ト信号ＢＳＴの１周期当り４点となる。

ここで、水平同期信号ＨＤの検出誤差が０の時にＸＱの
サン１りング位相θ＝Ｏとなるように予め水平同期信号
ＨＤとバースト信号ＢＳＴとの関係を設定しておけば、
逆にこのサンプリング位相θを求めることにより、±２
クロックの範囲で水平同期信号ＨＤの検出誤差を判定で
きる。第３図の１点鎖線で示したようにバースト信号Ｂ
ＳＴの直流レベルをＢ、また、破線で示したように振幅
をＡとすると、前記４つのサンプリング点は、ｘｏ＝　
Ｂ　＋　Ａ−ｓｉｎθ　　　　　　　　（１）ｘｌ＝　
Ｂ　＋　Ａ　ｃｏｓθ　　　　　　　　　（２）ｘ２＝
　Ｂ　−Ａ−ｓｉｎθ　　　　　　　　　（３）ｘ３ｍ
　Ｂ　−Ａ−ｃｏｓθ　　　　　　　　　（４）と表せ
る。を式において１点おきの差分を求めると、 ｘＯ−ｘ２−２Ａ−ｓｉｎθ　　　　　　　　　（５）
Ｘｌ　−ｘ３−２Ａ９ｃｏｓθ　　　　　　　　　（６
）となり、前記バースト信号の直流レペ／Ｌ’Ｂは消去
される。次に（５）式、（６）式の比から逆正接を演算
すれば となり、前記バースト信号の振幅Ａも消去されるから、
サン１りング位相θを求めることができる。

こうして求めたθを時間換算し、そのうちの前記基準ク
ロック周期単位の誤差成分は、これを相殺するようなリ
セット・パルスで再生映像信号のメモリ書き込みアドレ
ノをリセットすることによって補正される。また、前記
基準クロック周期より小さな誤差成分は、これを相殺す
るように位相変調を施されたクロックで再生映像信号を
Ａ（）変換またはＤ−Ａ変換することによって補正され
る。

〔発明が解決しようとする問題点〕

従来の時間軸変動補正装置は以上のように動作するので
、再生系において水平同期信号ＨＤの検出誤差が±２ク
ロックの範囲に限られていなければ所期の時開軸補正を
行なうことができず、仮にドロップ・アウトや大きなノ
イズ］こよって前記水平同期信号ＨＤの検出誤差が±２
クロックより大きな場合、当該走査線の信号が画面上で
水平方向にずれて見えるという問題があった。

この発明は上記のような問題を解決するためになされた
もので、水平同期信号ＨＤの検出誤差が２クロックより
大きい場合でも、当該走査線のずれが画面上で目立たな
いようにできる時間軸変動補正装置を得ることを目的と
する。

〔問題点を解決する１こめの手段〕 この発明に係る時間軸変動補正装置は、ライン・メモリ
で構成したドロツトアウト補償回路と、再生信号の水平
同期信号が予め設定された所定の周期変動範囲で検出１
分離されたか否かを判定する判定回路とを備え、前記水
平同期信号の検出に失敗したと判定された場合には、当
該走査線の信号をドロップ゛・アウト補償回路のライン
・メモリから読み出した信号データに切り換える切り換
え回路を備え１こものである。

〔作用〕

この発明における時間軸変動補正装置は、再生信号の水
平同期信号が予め設定された所定の周期変動範囲で検出
１分離され１こか否かを判定する判定回路において、前
記水平同期信号の検出に失敗し１こと判定された場合に
は、切り換え回路により当該走査線の信号がドロップ・
アウト補償回路のライン・メモリから読み出した信号デ
ータに切り換えられる。

〔実施例〕

以下、この発明の一実施例を図について説明する。第１
図において、（１］はＶＴＲなどからの再生信号を入力
として受け、これをディジタル・データＧこ変換するＡ
−Ｄ変換器、１点鎖線で囲まれた（２）はドロップ・ア
ウト補償回路で、（３）はドロップ・アウト補償用のラ
イン・メモリ、（４）はこのライン・メモリの書き込み
読み出し制御回路、（５）はＡ−Ｄ変換器ｔ１）の出力
データとドロップ・アウト補償用ライン・メモリ（３）
からの読み出しデータとを切り換える切り換え回路、（
６）は切り換え回路（５）の制御信号を作るＯＲゲート
であり、これら＋３）　、　（４）　、　（５）　、　
（６）でドロツトアウト補償回路（２）が構成される。

（７）はドロップ・アウト補償回路（２）の出力データ
から同期信号を分離する同期分離回路、（８）は予め設
定された所定の周期変動範囲で水平同期信号が分離され
たか否かを判定する判定回路、（９）は判定回路（８）
の判定結果に応じて擬似水平同期信号を発生する擬似水
平同期信号発生回路、ＧＯは再生信号のバースト信号を
サンプリングしてそのサンプリング位相を検出する位相
検出回路、２点鎖線で囲まれた回はメモリ書き込みアド
レスのリセット・バｐヌを発生するリセット・パルス発
生回路で、同期分離回路（７）の出力をシフトするシフ
ト回路（２）、擬似水平同期信号発生回路（９）の出力
とシフト回路口の出力からどちらか片方を選択する選択
回路口から構成される。α４は位相検出回路ＱＱの検出
データに基いて基準クロックに位相変調をかける位相変
調回路、（至）は位相変調されたクロックと基準クロッ
クとを切り換えるクロック切り換え回路、ａｅはクロッ
ク切り換え回路（至）の制御入力を作るＯＲゲート、α
ηは基準クロック発生回路、（至）は映像信号データの
時間軸変動を補正するためのバッファとなるメイン・メ
モリ、四はメイン・メモリ（ト）の舊キ込み制御回路、
■はメイン・メモリ四の読み出し制御回路、？刀はメイ
ン・メモリ（ト）の読み出しデータをアナログ映像信号
に戻すＤ−Ａ変換器、□□□はＤ−Ａ変換器出力を補間
して最終的な映像信号出力とする補間フィルタである。

次に動作について説明する。時間軸変動を含んだＶＴＲ
などからの再生映像信号が時間軸変動補正装置の入力と
して送られて来ると、まづＡ−Ｄ変換器（１）において
ディジタル・データに変換される。

ディジタμ・データに変換された再生映像信号はドロツ
トアウト補償回路（２）に入る。ドロップ・アウト補償
回路に入った再生映像信号データは、ドロップ・アウト
補償用ライン・メモリの書き込み読み出し制御回路（４
）で発生されたアドレスに従ってドロップ・アウト補償
用のライン・メモリ（３）（こ書き込まれるか、あるい
は読み出される一方、これをバイパスする経路を通って
切り換え回路（５）に入る。切り換え回路（５）にはド
ロップ・アウト補償用のライン・メモリ（３）からの読
み出しデータも入力される構成になっており、Ａ−Ｄ変
換器（１）の出力データかドロツトアウト補償用ライン
・メモリ（３）の読み出しデータか、どちらか片方を選
択する。

その選択切り換え制御信号を作るのがＯＲゲート（６）
で、その片端の入力はドロップ・アウト検出信号である
。ドロップ・アウト検出名号は、例えばＶＴＲＣＤＦＭ
系＋こおいて、再生ＦＭ信号のエンベロープから検出さ
れる。そこで、ドロツトアウトがない場合には、ドロッ
プ・アウト補償用のライン・メモリ（３）への書き込み
を行なわせる一方、ドロラフ゛・アウト補償回路（２）
の出力として前記ライン・メモリ（３）をバイパスし１
こデータを選ぶ制御信号が切り換え回路（５）と前記ラ
イン・メモリの書き込み読み出し制御回路（４）に入力
される。ドロップ・アウトが発生した場合には、ドロッ
プ・アウト補償用のライン・メモリ（３）への書き込み
を禁止し、このライン・メモリ（３）から読み出したデ
ータを選ぶ制御信号が切り換え回路（５）と前記制御回
路（４）に入力される。ＯＲゲート（６）にはもう一つ
の信号が入力されているが、これについては後で説明す
る。ドロラフ゛・アウト補償された再生映像信号データ
はメイン・メモリ（至）、同期分離回路（７）、位相検
出回路ＧＯに入力される。同期分離回路（７）では再生
映像信号データから同期信号を分離するが、これには判
定回路（８）がついており、同期分離回路（７）で検出
した水平同期信号が予め設定された所定の周期変動範囲
に入っているか否かを判定する。まず、直前の水平走査
線で検出された水平同期信号から次の検出までが短か過
ぎる場合、すなわち水平同期信号の周期が短か過ぎる場
合はこれを無視し、同期分離出力として出さないようマ
スクする。また、直前の水平走査線で検出された水平同
期信号から次の検出までが長過ぎる場合、すなわちＶＴ
Ｒなどの時間軸変動を考慮に入れたとしても水平同期信
号がいつまでたっても検出されず、当該走査線の水平同
期検出に失敗したと考えられる場合には、同期検出失敗
の判定出力をＯＲゲート（６）、擬似水平同期信号発生
回路（９）、選択回路口、ＯＲゲー）　（ＩＱに送る。

この水平同期検出失敗の場合、水平同期検出失敗の判定
出力を受けた擬似水平同期信号発生回路（９）は、検出
されなかつ１こ水平同期信号の代わりとなる擬似水平同
期信号を発生して選択回路（１３に送る。を記のいづれ
でもない場合、すなわち、同期分離回路（７）で検出し
た水平同期信号が予め設定された所定の周期変動範囲に
入っている場合にのみ、前記検出された水平同期信号を
同期分離回路（７）の出力として位相検出回路αＱとシ
フト回路＠に送る。位相検出回路ＱＯでは従来技術で説
明した方法により位相検出を行なう。その位相検出デー
タのうち、基準クロック周期単位の成分はシフト回路□
□□へ、基準クロック周期より小さな成分は位相変調回
路（１４へと送られる。リセット・パルス発生回路συ
では、所定の周期変動範囲で水平同期信号が検出された
場合、同期分離回路（７）からの出力をシフト回路（２
）で受け、基準クロック周期単位の水平同期検出誤差成
分を相殺すべくこれをシフトする。前記所定の周期変動
範囲で水平同期信号が検出された場合には、選択回路Ｑ
でこのシフト回路の出力が選ばれて、これをリセット・
パルス発生回路（ロ）の出力とする。他方、水平同期検
出に失敗した場合には、その判定出力による制御で選択
回路Ｕにおいて擬似水平同期信号が選ばれ、これをリセ
ット・パルス発生回路（６）の出力とする。このリセッ
ト・パルスによって、メモリ書き込み制御回路α９にお
いてアドレス・り七ットが行なわれるので、水平同期検
出（こ失敗していない場合ｆこは基準クロック周期単位
の前記誤差成分が補正される。また、位相変調回路α４
では、位相検出回路α０からの位相検出データのうち基
準クロック周期より小さな成分に応じてこれを相殺すべ
く基準クロック発生回路α力で発生した基準クロックに
位相変調をかけ、これをクロック切り換え回路（７）に
送る。

この基準クロックは、例えば水晶発振器などを用いて基
準クロック発生回路σηで発生されｔこ充分安定度の高
いクロックで、これもクロック切り換え回路四に入る。

クロック切り換え回路四は、この時間軸変動補正４Ａ置
において、メイン・メモリ（ト）への書き込み側のディ
ジタル動作系を駆動するクロックを選ぶ回路であり、水
平同期検出に失敗していない場合には、ＯＲゲー）　０
０を通過した前記リセット・パルスを制御入力として受
け、第８図に示した水平ブランキング期間には基準クロ
ックを、水平ブランキング期間以外の映像期間（こは位
相変調されたクロックを選ぶ。何故ならば、水平グフン
キング期間は時間軸変動検出のための参照信号がある期
間であり、この参照信号たる水平同期信号あるいはバー
スト信号を基準クロックでサンプリングし、このサンプ
リングによって検出し１こデータに従って基準クロック
に位相変調をかけ、前記水平ブランキング期間以外の映
像期間（こほこの位相変調されたクロックに切り換える
ことにより、基準クロック周期より小さな前記誤差成分
が補正されるからである。水平同期検出に失敗した場合
には、前述のごとく、水平同期検出失敗の判定出力に従
ってリセット・パルスとして選択されるのは擬似水平同
期信号である。同時に、位相検出にも失敗していること
からＯＲゲート０６１こおいて前記水平同期検出失敗の
判定出力でリセット・パルス通過のゲートを閉じ、クロ
ック切り換えは行わずに基準クロックを選択し続けるよ
うにする。さらにこの場合は、水平同期検出に失敗して
いることから再生画面とで当該走査線がずれて見えるの
を防ぐため（こ前記判定出力をＯＲゲート（６）を通じ
てドロップ・アウト補償用ライン・メモリ書き込み読み
出し制御回路（４）と切り換え回路（５）に送り、ドロ
ップ゛・アウト発生時と同様に当該走査線の信号を、こ
れと充分相関のあるドロップ゛・アウト補償用ライン・
メモリからの読み出しデータで置き換える。

この時、前記判定出力に同期して発生した擬似水平同期
信号をメイン・メモリ（ト）への書き込みアドレス・リ
セット・パルスとして書き込んでいるから、これを読み
出した出力映像信号が画面上で当該走査線のずれとして
見えることはない。

こうしてメイン・メモリ（至）に書き込まれた再生映像
信号は、基準クロックで駆動されるメイン・メモリ読み
出し制御回路四で発生したアドレスｉこ従って読み出さ
れ、Ｄ−Ａ変換器シυにおいて同じ基準クロックでＤ−
Ａ変換された後、補間フィルタ＠を通って最終的な映像
信号出力となる。

なお、上記実施例では、水平同期検出失敗の場合に当該
走査線の信号に代わる信号データとして、ドロラフ゛・
アウト補償用のライン・メモリからの読み出しデータを
用いる構成としたものを示し１こが、これを時間軸変動
補正装置のメイン・メモリからの読み出しデータを用い
る構成とすることもできる。この場合のブロック図を第
２図に示した。

第２図において、第１図と同じ番号を付けたものは、こ
れと同じ構成要素であるから、その詳しい説明を省略す
る。この第２の実施例においては、前記水平同期検出失
敗の場合における処置を、メイン・メモリ（至）への書
き込み側でなく、メイン・メモリ（７）からの読み出し
側で行なうので、第１図において示されていたＯＲゲー
ト（６）とαＱがなくなり、代わり（こ水平同期検出失
敗記憶回路Ｑが設けられている。そこで、水平同期検出
に失敗していない場合の動作は前記第１の実施例と同様
であるからこれを省略し、水平同期検出失敗の場合にこ
の第２の実施例がどのように動作するかを説明する。

前記判定回路（８）において水平同期信号の検出に失敗
したと判定されると、その判定出力は前記擬似水平同期
信号発生回路（９）と前記選択回路側、そして水平同期
検出失敗記憶回路−に送られる。ここで、水平同期検出
失敗時における当該走査線の信号データをドロップ・ア
ウト補償用のライン・メモリを用いて置き換えるのでは
ないにも拘らず、擬似水平同期信号を発生し、これをリ
セット・パルスとして選択する構成となっているのは、
メイン・メモリ（ト）の書き込み側と読み出し側で１フ
ィールド当りの水平走査線の数が合わなくなるのを避け
る１こめである。水平同期検出失敗記憶回路Ｑでは、水
平同期検出に失敗した１こめに擬似水平同期信号を用い
てメイン・メモリ霞に書き込んだ走査線がどれであった
かを記憶しておく。読み出し系において、前記水平同期
信号検出に失敗した走査線の信号データを読み出す時が
来ｔコら水平同期検出失敗記憶回路−はこれをメモリ読
み出し制御回路■に報らせ、当該走査線の代わりに一つ
前の走査線の信号データを読み出す。このように、ドロ
ップ・アウト補償用メモリでなく、メイン・メモリにお
いて一つ前の走査線で水平同期検出失敗時の走査線の信
号データを置き換えても、画面上で当該走査線がずれて
見えることがなく、この発明の第１の実施例と同様の効
果を奏する。

〔発明の効果〕

以上のように、この発明による時間軸変動補正装置では
、ライン・メモリで構成し１こドロップ・アウト補償回
路と、再生信号の水平同期信号が予め設定された所定の
周期変動範囲で検出２分離されたか否かを判定する判定
回路とを備え、前記水平同期信号の検出に失敗したと判
定された場合には、当該走査線の信号をドロップ・アウ
ト補償用のライン・メモリから読み出した信号データに
切り換える切り換え回路を備えた構成としためで、前記
水平同期信号の検出誤差が２クロツクより大きな場合で
も当該走査線のずれが画面上で目立たないようにできる
効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例による時間軸変動補正装置
を示すブロック図、第２図はこの発明の池の実施例によ
る時間軸変動補正装置を示すブロック図、第８図は再生
映像信号の水平ブランキング期間を概略的に示した波形
図である。 （２）はドロッフ゛アウト補償回路、（３）はドロップ
・アウト補償用のライン・メモリ、（５）は切り換え回
路、（７）は同期分離回路、（８）は判定回路、（至）
はメイン・メモリ、Ｑは水平同期検出失敗記憶回路。 なお、図中、同一符号は同一または相当部分を示す。

Claims (2)

【特許請求の範囲】
1. （１）ビデオ・テープ・レコーダなどの映像信号記録再
   生装置の再生信号を受け、この水平同期信号あるいはバ
   ースト信号などの参照信号をサンプリングすることによ
   って前記再生信号の時間軸変動を検出し、これを補正す
   る時間軸変動補正装置において、ライン・メモリで構成
   したドロップ・アウト補償回路と、再生信号の水平同期
   信号が予め設定された所定の周期変動範囲で検出、分離
   されたか否かを判定する判定回路とを備え、前記水平同
   期信号の検出に失敗したと判定された場合には、当該走
   査線の信号をドロップ・アウト補償用のライン・メモリ
   から読み出した信号データに切り換える切り換え回路を
   備えたことを特徴とする時間軸変動補正装置。
2. （２）ビデオ・テープ・レコーダなどの映像信号記録再
   生装置の再生信号を受け、この水平同期信号あるいはバ
   ースト信号などの参照信号をサンプリングすることによ
   って前記再生信号の時間軸変動る検出し、これを補正す
   る時間軸変動補正装置において、時間軸変動を補正する
   ためのバッファとなるメイン・メモリと、再生信号の水
   平同期信号が予め設定された所定の同期変動範囲で検出
   、分離されたか否かを判定する判定回路と、水平同期検
   出に失敗した走査線はどれであったかを記憶しておく水
   平同期検出失敗記憶回路を備え、前記水平同期信号の検
   出に失敗したと判定された場合には、前記水平同期検出
   失敗記憶回路の出力に基いて当該走査線の１水平走査周
   期前の信号データをメイン・メモリから読み出す構成と
   したことを特徴とする時間軸変動補正装置。