JPH06216739A - ゲートドライブ回路 - Google Patents
ゲートドライブ回路Info
- Publication number
- JPH06216739A JPH06216739A JP5007917A JP791793A JPH06216739A JP H06216739 A JPH06216739 A JP H06216739A JP 5007917 A JP5007917 A JP 5007917A JP 791793 A JP791793 A JP 791793A JP H06216739 A JPH06216739 A JP H06216739A
- Authority
- JP
- Japan
- Prior art keywords
- output
- photocoupler
- photocouplers
- gate
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electronic Switches (AREA)
- Inverter Devices (AREA)
- Dc-Dc Converters (AREA)
- Power Conversion In General (AREA)
Abstract
(57)【要約】
【目的】 単一の電源でスイッチング素子のスイッチン
グを高速に行なう。 【構成】 バッファ１およびインバータ２の入力側は、
不図示のサーボドライブ、ＰＷＭインバータ等の制御回
路の信号源に接続されている。バッファ１の出力側は第
１のフォトカプラ４の入力部のカソードに接続され、イ
ンバータ２の出力側は第２のフォトカプラ５の入力部の
カソードに接続されている。第１および第２のフォトカ
プラ４，５の入力部のアノードは、ともに抵抗３を介し
て不図示の制御回路の電源の正側に接続されている。第
１のフォトカプラ４の出力部はＩＧＢＴ８のソースに接
続され、第２のフォトカプラ４の出力部は抵抗７を介し
てＩＧＢＴ８のゲートに接続されている。このゲートド
ライブ回路には、第１および第２のフォトカプラ４，５
の出力部に共通に電圧Ｖｃｃの電力を供給する電源６が
設けられている。
グを高速に行なう。 【構成】 バッファ１およびインバータ２の入力側は、
不図示のサーボドライブ、ＰＷＭインバータ等の制御回
路の信号源に接続されている。バッファ１の出力側は第
１のフォトカプラ４の入力部のカソードに接続され、イ
ンバータ２の出力側は第２のフォトカプラ５の入力部の
カソードに接続されている。第１および第２のフォトカ
プラ４，５の入力部のアノードは、ともに抵抗３を介し
て不図示の制御回路の電源の正側に接続されている。第
１のフォトカプラ４の出力部はＩＧＢＴ８のソースに接
続され、第２のフォトカプラ４の出力部は抵抗７を介し
てＩＧＢＴ８のゲートに接続されている。このゲートド
ライブ回路には、第１および第２のフォトカプラ４，５
の出力部に共通に電圧Ｖｃｃの電力を供給する電源６が
設けられている。
Description
【０００１】
【産業上の利用分野】本発明は、サーボドライブ、ＰＷ
Ｍインバータ等のパワードライブ回路に用いられるパワ
ーＭＯＳＦＥＴ、ＩＧＢＴ等のスイッチング素子を駆動
するゲートドライブ回路に関する。
Ｍインバータ等のパワードライブ回路に用いられるパワ
ーＭＯＳＦＥＴ、ＩＧＢＴ等のスイッチング素子を駆動
するゲートドライブ回路に関する。
【０００２】
【従来の技術】図３はゲートドライブ回路の従来例を示
す回路図である。フォトカプラ３３の入力側には、抵抗
３１およびインバータ３２を介して不図示のサーボドラ
イブ、ＰＷＭインバータ等の制御回路の信号源が接続さ
れている。フォトカプラ３１の出力側には、コンデンサ
３４、正負の電源３５，３６、抵抗３７およびＩＧＢＴ
３８が接続されている。すなわち、信号源からの信号は
フォトカプラ３３で絶縁されている。このゲートドライ
ブ回路は、正負の電源３５，３６により、前記信号源か
ら出力される信号に対応してＩＧＢＴ３８を高速にスイ
ッチングさせるものである。
す回路図である。フォトカプラ３３の入力側には、抵抗
３１およびインバータ３２を介して不図示のサーボドラ
イブ、ＰＷＭインバータ等の制御回路の信号源が接続さ
れている。フォトカプラ３１の出力側には、コンデンサ
３４、正負の電源３５，３６、抵抗３７およびＩＧＢＴ
３８が接続されている。すなわち、信号源からの信号は
フォトカプラ３３で絶縁されている。このゲートドライ
ブ回路は、正負の電源３５，３６により、前記信号源か
ら出力される信号に対応してＩＧＢＴ３８を高速にスイ
ッチングさせるものである。
【０００３】
【発明が解決しようとする課題】上述した従来のゲート
ドライブ回路では、スイッチングを高速に行なわせるた
めにスイッチング素子のゲートを正負にドライブするこ
とが必要であり、このためには正負の電源が必要であっ
た。本発明の目的は、単一（正負いずれか一方）の電源
でスイッチング素子のスイッチングを高速に行なわせる
ことができるゲートドライブ回路を提供することにあ
る。
ドライブ回路では、スイッチングを高速に行なわせるた
めにスイッチング素子のゲートを正負にドライブするこ
とが必要であり、このためには正負の電源が必要であっ
た。本発明の目的は、単一（正負いずれか一方）の電源
でスイッチング素子のスイッチングを高速に行なわせる
ことができるゲートドライブ回路を提供することにあ
る。
【０００４】
【課題を解決するための手段】本発明のゲートドライブ
回路は、スイッチング素子を駆動するゲートドライブ回
路において、ＳＥＰＰ回路の出力部を備え、該出力部の
出力信号を前記スイッチング素子のソースへ出力する第
１のフォトカプラと、ＳＥＰＰ回路の出力部を備え、該
出力部の出力信号を前記スイッチング素子のゲートへ出
力する第２のフォトカプラと、第１および第２のフォト
カプラの出力部に共通に電力を供給する電源と、第１お
よび第２のフォトカプラの出力信号が互いに逆位相にな
るようにする手段とを有することを特徴とする。第１お
よび第２のフォトカプラの出力信号が互いに逆位相にな
るようにする手段は、第１および第２のフォトカプラの
一方の入力部に接続された反転回路と、第１および第２
のフォトカプラの他方の入力部に接続された非反転回路
とを備えたものとすることができる。
回路は、スイッチング素子を駆動するゲートドライブ回
路において、ＳＥＰＰ回路の出力部を備え、該出力部の
出力信号を前記スイッチング素子のソースへ出力する第
１のフォトカプラと、ＳＥＰＰ回路の出力部を備え、該
出力部の出力信号を前記スイッチング素子のゲートへ出
力する第２のフォトカプラと、第１および第２のフォト
カプラの出力部に共通に電力を供給する電源と、第１お
よび第２のフォトカプラの出力信号が互いに逆位相にな
るようにする手段とを有することを特徴とする。第１お
よび第２のフォトカプラの出力信号が互いに逆位相にな
るようにする手段は、第１および第２のフォトカプラの
一方の入力部に接続された反転回路と、第１および第２
のフォトカプラの他方の入力部に接続された非反転回路
とを備えたものとすることができる。
【０００５】
【作用】互いに逆位相の信号を出力する２個のＳＥＰＰ
（Ｓｉｎｇｌｅ ＥｎｄｅｄＰｕｓｈ−Ｐｕｌｌ）回路
の出力端間に負荷が接続されたものは、ＢＴＬ（Ｂａｌ
ａｎｃｅｄ ＴｒａｎｓｆｏｒｍｅｒＬｅｓｓ）回路と
呼ばれ、正負の両電圧をこの負荷に与えることができ
る。本発明は、このＢＴＬ回路を構成する第１および第
２のフォトカプラによって負荷であるスイッチング素子
のゲートおよびソースに正負の電圧を与えてスイッチン
グ素子をオンオフさせるもので、特にゲート・ソース電
圧の正から負への立下りのときにスイッチング素子のゲ
ートの容量に蓄えられた電荷を高速に放電することがで
きる。
（Ｓｉｎｇｌｅ ＥｎｄｅｄＰｕｓｈ−Ｐｕｌｌ）回路
の出力端間に負荷が接続されたものは、ＢＴＬ（Ｂａｌ
ａｎｃｅｄ ＴｒａｎｓｆｏｒｍｅｒＬｅｓｓ）回路と
呼ばれ、正負の両電圧をこの負荷に与えることができ
る。本発明は、このＢＴＬ回路を構成する第１および第
２のフォトカプラによって負荷であるスイッチング素子
のゲートおよびソースに正負の電圧を与えてスイッチン
グ素子をオンオフさせるもので、特にゲート・ソース電
圧の正から負への立下りのときにスイッチング素子のゲ
ートの容量に蓄えられた電荷を高速に放電することがで
きる。
【０００６】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。図１は本発明のゲートドライブ回路の一実
施例を示す説明図、図２（ａ）は図１のゲートドライブ
回路で用いるフォトカプラを示す図、図２（ｂ）はこの
フォトカプラを省略した形で示す図である。非反転回路
であるバッファ１および反転回路であるインバータ２の
入力側は、１点にまとめられ、不図示のサーボドライ
ブ、ＰＷＭインバータ等の制御回路の信号源に接続され
ている。バッファ１の出力側は第１のフォトカプラ４の
入力部のカソードに接続され、インバータ２の出力側は
第２のフォトカプラ５の入力部のカソードに接続されて
いる。第１および第２のフォトカプラ４，５の入力部の
アノードは、ともに抵抗３を介して不図示の制御回路の
電源の正側に接続されている。第１のフォトカプラ４の
出力部はＩＧＢＴ８（パワーＭＯＳＦＥＴでもよい）の
ソースに接続され、第２のフォトカプラ４の出力部は抵
抗７を介してＩＧＢＴ８のゲートに接続されている。こ
のゲートドライブ回路には、第１および第２のフォトカ
プラ４，５の出力部に共通に電圧Ｖｃｃの電力を供給す
る電源６が設けられている。第１および第２のフォトカ
プラ４，５は、図２（ａ）に示すように、入力部のアノ
ード端子１１およびカソード端子１２と、出力部の正電
源端子１３、負電源端子１４および出力端子１５を有
し、出力部が２個のトランジスタ１６，１７で構成され
るＳＥＰＰ回路となっている。これら２個のＳＥＰＰ回
路は、ＢＴＬ（フルブリッジ）回路を構成している。図
１においてフォトカプラ４，５は、図２（ｂ）に示すよ
うに、省略形で示されている。
て説明する。図１は本発明のゲートドライブ回路の一実
施例を示す説明図、図２（ａ）は図１のゲートドライブ
回路で用いるフォトカプラを示す図、図２（ｂ）はこの
フォトカプラを省略した形で示す図である。非反転回路
であるバッファ１および反転回路であるインバータ２の
入力側は、１点にまとめられ、不図示のサーボドライ
ブ、ＰＷＭインバータ等の制御回路の信号源に接続され
ている。バッファ１の出力側は第１のフォトカプラ４の
入力部のカソードに接続され、インバータ２の出力側は
第２のフォトカプラ５の入力部のカソードに接続されて
いる。第１および第２のフォトカプラ４，５の入力部の
アノードは、ともに抵抗３を介して不図示の制御回路の
電源の正側に接続されている。第１のフォトカプラ４の
出力部はＩＧＢＴ８（パワーＭＯＳＦＥＴでもよい）の
ソースに接続され、第２のフォトカプラ４の出力部は抵
抗７を介してＩＧＢＴ８のゲートに接続されている。こ
のゲートドライブ回路には、第１および第２のフォトカ
プラ４，５の出力部に共通に電圧Ｖｃｃの電力を供給す
る電源６が設けられている。第１および第２のフォトカ
プラ４，５は、図２（ａ）に示すように、入力部のアノ
ード端子１１およびカソード端子１２と、出力部の正電
源端子１３、負電源端子１４および出力端子１５を有
し、出力部が２個のトランジスタ１６，１７で構成され
るＳＥＰＰ回路となっている。これら２個のＳＥＰＰ回
路は、ＢＴＬ（フルブリッジ）回路を構成している。図
１においてフォトカプラ４，５は、図２（ｂ）に示すよ
うに、省略形で示されている。
【０００７】次に、本実施例の動作について説明する。
不図示のサーボドライブ、ＰＷＭインバータ等の制御回
路の信号源から出力された信号（以下、入力信号とい
う）はバッファ１およびインバータ２にそれぞれ入力さ
れる。入力信号がＨになると、バッファ１の出力はＨに
なるので、第１のフォトカプラ４はインアクティブにな
り、その出力端に接続されたＩＧＢＴ８のソースは０Ｖ
になる。また、このとき、インバータ２の出力はＬにな
るので、第２のフォトカプラ５はアクティブになり、そ
の出力端に接続されたＩＧＢＴ８のゲートにはＶｃｃが
加えられる。すなわち、ＩＧＢＴ８のゲート・ソース電
圧は＋Ｖｃｃになり、ＩＧＢＴ８はオンとなる。入力信
号がＬになると、バッファ１の出力はＬになるので、第
１のフォトカプラ４はアクティブになり、その出力端に
接続されたＩＧＢＴ８のソースにはＶｃｃが加えられ
る。また、このとき、インバータ２の出力はＨになるの
で、第２のフォトカプラ５はインアクティブになり、そ
の出力端に接続されたＩＧＢＴ８のゲートは０Ｖにな
る。すなわち、ＩＧＢＴ８のゲート・ソース電圧は−Ｖ
ｃｃになり、ＩＧＢＴ８のゲートの容量に蓄えられた電
荷は放電され、ＩＧＢＴ８は高速にオフとなる。したが
って、正負にＩＧＢＴ８のゲート電圧を変化させること
が電源６による単電源で可能となる。
不図示のサーボドライブ、ＰＷＭインバータ等の制御回
路の信号源から出力された信号（以下、入力信号とい
う）はバッファ１およびインバータ２にそれぞれ入力さ
れる。入力信号がＨになると、バッファ１の出力はＨに
なるので、第１のフォトカプラ４はインアクティブにな
り、その出力端に接続されたＩＧＢＴ８のソースは０Ｖ
になる。また、このとき、インバータ２の出力はＬにな
るので、第２のフォトカプラ５はアクティブになり、そ
の出力端に接続されたＩＧＢＴ８のゲートにはＶｃｃが
加えられる。すなわち、ＩＧＢＴ８のゲート・ソース電
圧は＋Ｖｃｃになり、ＩＧＢＴ８はオンとなる。入力信
号がＬになると、バッファ１の出力はＬになるので、第
１のフォトカプラ４はアクティブになり、その出力端に
接続されたＩＧＢＴ８のソースにはＶｃｃが加えられ
る。また、このとき、インバータ２の出力はＨになるの
で、第２のフォトカプラ５はインアクティブになり、そ
の出力端に接続されたＩＧＢＴ８のゲートは０Ｖにな
る。すなわち、ＩＧＢＴ８のゲート・ソース電圧は−Ｖ
ｃｃになり、ＩＧＢＴ８のゲートの容量に蓄えられた電
荷は放電され、ＩＧＢＴ８は高速にオフとなる。したが
って、正負にＩＧＢＴ８のゲート電圧を変化させること
が電源６による単電源で可能となる。
【０００８】
【発明の効果】以上説明したように本発明は、ＳＥＰＰ
回路の出力部を備えた２個のフォトカプラでスイッチン
グ素子のゲートおよびソースに正負の電圧を与えてスイ
ッチング素子をオンオフさせることにより、単一の電源
でスイッチング素子のスイッチングを高速に行なわせる
ことができる効果がある。また、本発明は、必要な部品
点数が少ないうえ、コイルやトランス等を必要としない
ので、小型化が容易である。
回路の出力部を備えた２個のフォトカプラでスイッチン
グ素子のゲートおよびソースに正負の電圧を与えてスイ
ッチング素子をオンオフさせることにより、単一の電源
でスイッチング素子のスイッチングを高速に行なわせる
ことができる効果がある。また、本発明は、必要な部品
点数が少ないうえ、コイルやトランス等を必要としない
ので、小型化が容易である。
【図１】本発明のゲートドライブ回路の一実施例を示す
説明図である。
説明図である。
【図２】（ａ）は図１のゲートドライブ回路で用いるフ
ォトカプラを示す図、（ｂ）はこのフォトカプラを省略
した形で示す図である。
ォトカプラを示す図、（ｂ）はこのフォトカプラを省略
した形で示す図である。
【図３】ゲートドライブ回路の従来例を示す回路図であ
る。
る。
１ バッファ ２ インバータ ３，７ 抵抗 ４，５ フォトカプラ ６ 電源 ８ ＩＧＢＴ
フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０３Ｋ 17/56 Ｚ 9184−5Ｊ
Claims (2)
- 【請求項１】 スイッチング素子を駆動するゲートドラ
イブ回路において、 ＳＥＰＰ回路の出力部を備え、該出力部の出力信号を前
記スイッチング素子のソースへ出力する第１のフォトカ
プラと、 ＳＥＰＰ回路の出力部を備え、該出力部の出力信号を前
記スイッチング素子のゲートへ出力する第２のフォトカ
プラと、 第１および第２のフォトカプラの出力部に共通に電力を
供給する電源と、 第１および第２のフォトカプラの出力信号が互いに逆位
相になるようにする手段とを有することを特徴とするゲ
ートドライブ回路。 - 【請求項２】 第１および第２のフォトカプラの出力信
号が互いに逆位相になるようにする手段は、第１および
第２のフォトカプラの一方の入力部に接続された反転回
路と、第１および第２のフォトカプラの他方の入力部に
接続された非反転回路とを備えたものである請求項１記
載のゲートドライブ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5007917A JPH06216739A (ja) | 1993-01-20 | 1993-01-20 | ゲートドライブ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5007917A JPH06216739A (ja) | 1993-01-20 | 1993-01-20 | ゲートドライブ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06216739A true JPH06216739A (ja) | 1994-08-05 |
Family
ID=11678889
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5007917A Pending JPH06216739A (ja) | 1993-01-20 | 1993-01-20 | ゲートドライブ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06216739A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006141177A (ja) * | 2004-11-15 | 2006-06-01 | Mels Corp | Ｍｏｓｆｅｔのゲート駆動装置及びそれを用いたインバータ |
| JP2012090435A (ja) * | 2010-10-20 | 2012-05-10 | Mitsubishi Electric Corp | 駆動回路及びこれを備える半導体装置 |
-
1993
- 1993-01-20 JP JP5007917A patent/JPH06216739A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006141177A (ja) * | 2004-11-15 | 2006-06-01 | Mels Corp | Ｍｏｓｆｅｔのゲート駆動装置及びそれを用いたインバータ |
| JP2012090435A (ja) * | 2010-10-20 | 2012-05-10 | Mitsubishi Electric Corp | 駆動回路及びこれを備える半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS635553A (ja) | バツフア回路 | |
| JP2914667B2 (ja) | Ｈ−ブリッジ段を通る電流の大きさと方向を検出する電流検出回路 | |
| US8258823B2 (en) | Method of and driver circuit for operating a semiconductor power switch | |
| US6326819B1 (en) | Current buffer for gate drive | |
| JPH06216739A (ja) | ゲートドライブ回路 | |
| JP3163896B2 (ja) | ３相ｐｗｍインバータ | |
| JP4326638B2 (ja) | 半導体双方向スイッチ用信号伝送回路 | |
| JP4953968B2 (ja) | ブランキング回路 | |
| JP3568068B2 (ja) | 駆動装置 | |
| JP2000152606A (ja) | 制御回路 | |
| KR900000644B1 (ko) | Fet게이트 구동회로 | |
| JP2845524B2 (ja) | 静電誘導形トランジスタのゲート駆動回路 | |
| JPH0430765B2 (ja) | ||
| JPS58161418A (ja) | パルス増幅回路 | |
| JPH0728947Y2 (ja) | 圧電素子の駆動装置 | |
| JP3018681B2 (ja) | Ｄ／ａ変換装置 | |
| JPS6188787A (ja) | パルス幅変調駆動回路 | |
| JPH0526827Y2 (ja) | ||
| JPS62292015A (ja) | 出力バツフア回路 | |
| JPH06120794A (ja) | スイッチング装置 | |
| JPH0374189A (ja) | モータ制御ｉｃの駆動回路 | |
| JPH0834425B2 (ja) | スイッチング制御装置 | |
| JP4640680B2 (ja) | トランジスタブリッジの駆動方法及びその回路 | |
| JPS61112577A (ja) | 電力変換装置の制御回路 | |
| JPH07303389A (ja) | サーボモータの駆動制御回路 |