JPS61112577A - 電力変換装置の制御回路 - Google Patents
電力変換装置の制御回路Info
- Publication number
- JPS61112577A JPS61112577A JP59233458A JP23345884A JPS61112577A JP S61112577 A JPS61112577 A JP S61112577A JP 59233458 A JP59233458 A JP 59233458A JP 23345884 A JP23345884 A JP 23345884A JP S61112577 A JPS61112577 A JP S61112577A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- transmission delay
- mosfets
- delay time
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Inverter Devices (AREA)
- Pulse Circuits (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
この発明は酸化金属半導体電界効果トランジスタ（以下
テはＭＯＳ ＦＥＴと略記する）をブリ、ジ接続して構
成せる゛心力変換装置の制御回路に関する。
テはＭＯＳ ＦＥＴと略記する）をブリ、ジ接続して構
成せる゛心力変換装置の制御回路に関する。
第４図はＭＯＳ ＦＥＴで構成せる電力変換装置の制御
回路の従来例を示す回路図である。この第４図において
、４個のＭＯ８ＦＥＴ２〜５を単相ブリッジ接続し、直
流電源６からの直流電力をこれらＭＯ８ＦＥＴ２〜５を
順次オンオフさせることにより交流電力に変換して負荷
７に供給しようとするものであるが、この電力変換装置
の制御回路は、図示が複雑になるのを避けるために１相
分の上下アームすなわちＭＯＳ ＦＥＴ２とＭＯＳ Ｆ
ＥＴ４の制御回路のみを図示しており、ＭＯＳ ＦＥＴ
３と５の制御回路の図示は省略している。
回路の従来例を示す回路図である。この第４図において
、４個のＭＯ８ＦＥＴ２〜５を単相ブリッジ接続し、直
流電源６からの直流電力をこれらＭＯ８ＦＥＴ２〜５を
順次オンオフさせることにより交流電力に変換して負荷
７に供給しようとするものであるが、この電力変換装置
の制御回路は、図示が複雑になるのを避けるために１相
分の上下アームすなわちＭＯＳ ＦＥＴ２とＭＯＳ Ｆ
ＥＴ４の制御回路のみを図示しており、ＭＯＳ ＦＥＴ
３と５の制御回路の図示は省略している。
制御信号入力端子８に入力された制御信号はタイマ回路
３２と非反転増幅器あと信号絶縁手段としてのホトカブ
ラあと非反転増幅器３７を経てＭ Ｏ５ＦＥＴ２のゲー
トに与えられる。ここで符号あとあは抵抗である。他方
のＭＯ８ＦＥＴ４のゲートには反転増幅器４１とタイマ
回路４２と非反転増幅器４３と信号絶縁手段としてのホ
トカプラ４４と非反転増幅器４７を介して制御信号が与
えられる。ここで符号４５と４６は抵抗である。
３２と非反転増幅器あと信号絶縁手段としてのホトカブ
ラあと非反転増幅器３７を経てＭ Ｏ５ＦＥＴ２のゲー
トに与えられる。ここで符号あとあは抵抗である。他方
のＭＯ８ＦＥＴ４のゲートには反転増幅器４１とタイマ
回路４２と非反転増幅器４３と信号絶縁手段としてのホ
トカプラ４４と非反転増幅器４７を介して制御信号が与
えられる。ここで符号４５と４６は抵抗である。
上述の回路構成により制御信号入力端子８に人力する制
御信号がＨレベルのときＭＵＳ ＦＥＴ２はオン、ＭＵ
Ｓ ＦＥ′ｌ’４はオフとなるよう動作し、制＃信号が
ＬレベルのときＭＯＳＦＥＴ２はオフ。
御信号がＨレベルのときＭＵＳ ＦＥＴ２はオン、ＭＵ
Ｓ ＦＥ′ｌ’４はオフとなるよう動作し、制＃信号が
ＬレベルのときＭＯＳＦＥＴ２はオフ。
ＩＶＩＵＳ Ｆ’ＥＴ４はオンとなる。制御信号がＨレ
ベルとＬレベルとを交互１こ出力するのに従ってＭＯＳ
ＦＥＴ２と４はそれぞれオン・オフおよびオフ・オンを
繰返すのであるが、このＭ（ＪＳ Ｆ’Ｅ’ｒ ２と４
とは直列に接続されてその両端にｌｌｉ流′成源６の正
゛戒位と負′電位が印」されているので、もしも両Ｐｖ
ｌＯ８Ｆｈ：Ｔ２と４が一時にオンの瞬間があるといわ
ゆるアーム短絡事故を発生する。
ベルとＬレベルとを交互１こ出力するのに従ってＭＯＳ
ＦＥＴ２と４はそれぞれオン・オフおよびオフ・オンを
繰返すのであるが、このＭ（ＪＳ Ｆ’Ｅ’ｒ ２と４
とは直列に接続されてその両端にｌｌｉ流′成源６の正
゛戒位と負′電位が印」されているので、もしも両Ｐｖ
ｌＯ８Ｆｈ：Ｔ２と４が一時にオンの瞬間があるといわ
ゆるアーム短絡事故を発生する。
そこでＭＵＳ ＦＥＴ２のゲート信号が切れてからＭＵ
ＳｔＥＴ４のゲート信号が与えられるまでの時間および
ＭＯ８ｉ−”ＥＴ４のゲート’＋：ｉ−４が切れてから
ＩＶｉ（Ｊ Ｓ Ｆ Ｅ Ｔ ２のゲート１ｇ号が与え
られるまでの時間とし−（１険なる信号休止時間を設け
、＆１０ＳＦＥＴ２．４に固有のターンオフ時間遅れよ
りもこの信号休止時間Ｔｗの方を長くして前述のアーム
短絡を防止するのであるが、タイマ回路３２と鯰とでこ
の信号休止時間Ｔｗを確保している。
ＳｔＥＴ４のゲート信号が与えられるまでの時間および
ＭＯ８ｉ−”ＥＴ４のゲート’＋：ｉ−４が切れてから
ＩＶｉ（Ｊ Ｓ Ｆ Ｅ Ｔ ２のゲート１ｇ号が与え
られるまでの時間とし−（１険なる信号休止時間を設け
、＆１０ＳＦＥＴ２．４に固有のターンオフ時間遅れよ
りもこの信号休止時間Ｔｗの方を長くして前述のアーム
短絡を防止するのであるが、タイマ回路３２と鯰とでこ
の信号休止時間Ｔｗを確保している。
一方ホトカフラあと柄は制御・信号を絶縁して伝達する
のが目的であるから伝達する信号波形が変化しないよう
に、信号がＬレベルからＨレベルに変化するときの伝達
遅延時間ＴＬＨと、Ｈレベル→Ｌレベルに変化するとき
の伝達遅延時間ＴＨＬとが等しくなるような動作点でこ
れらホトカブラ具と４４を使用しているので、アーム短
絡防止のためにタイマ回路３２と４２が必要であり制御
回路がｇ罐高価になるという欠点を有する。
のが目的であるから伝達する信号波形が変化しないよう
に、信号がＬレベルからＨレベルに変化するときの伝達
遅延時間ＴＬＨと、Ｈレベル→Ｌレベルに変化するとき
の伝達遅延時間ＴＨＬとが等しくなるような動作点でこ
れらホトカブラ具と４４を使用しているので、アーム短
絡防止のためにタイマ回路３２と４２が必要であり制御
回路がｇ罐高価になるという欠点を有する。
第５図は第４図りこ示す従来例におけるタイムチャート
であって、第５図（イ）はタイマ回路羽に人力する信号
Ａの波形、第５図（ロ）はホトカプラ３４に入力する４
８号Ｂの波形、第５図ビｊはホトカブラスから出力する
信号Ｃの波形、第５図１−４はＭＵＳ ＦＢ’ｌ”２の
ゲート・ソース間４圧の波形、ｌＡ５図（刑はタイマ回
路１２（こ入力する信号りの波形、第５図（へ）はホト
カプラ４４に入力する信号Ｅの波形、第５図（ト）はホ
トカプラ伺ρ）ら出力する猪号Ｆ ｔ／）波形、第５図
（ホ）はＭＯＳＦＥＴ４のゲート・ソース間電圧の波形
をそれぞれあられしており、信号休止時間Ｔｗは王とし
てタイマ回路３２と４２による遅延時間によっているこ
とがわかる。
であって、第５図（イ）はタイマ回路羽に人力する信号
Ａの波形、第５図（ロ）はホトカプラ３４に入力する４
８号Ｂの波形、第５図ビｊはホトカブラスから出力する
信号Ｃの波形、第５図１−４はＭＵＳ ＦＢ’ｌ”２の
ゲート・ソース間４圧の波形、ｌＡ５図（刑はタイマ回
路１２（こ入力する信号りの波形、第５図（へ）はホト
カプラ４４に入力する信号Ｅの波形、第５図（ト）はホ
トカプラ伺ρ）ら出力する猪号Ｆ ｔ／）波形、第５図
（ホ）はＭＯＳＦＥＴ４のゲート・ソース間電圧の波形
をそれぞれあられしており、信号休止時間Ｔｗは王とし
てタイマ回路３２と４２による遅延時間によっているこ
とがわかる。
この発明は、アーム短絡防止用タイマ回路を設けること
なくＭＯＳＦＥＴで構成される電力変換装置のアーム短
絡を防止でさる制御回路を提供することを目的とする。
なくＭＯＳＦＥＴで構成される電力変換装置のアーム短
絡を防止でさる制御回路を提供することを目的とする。
この発明は、信号がＬレベル→Ｈレベルに変化するとき
の伝達遅延時間ＴＬＨが比較的に長く、かつ信号がＨレ
ベル→Ｌレベルに変化するときの伝達遅延時間ＴＩＬＬ
の方がＴＬＨよりも短かく、この両伝達遅延時間の差が
ＭＵＳ ＦＥＴのターンオフ時間遅れよりも大であるよ
うな信号絶縁手段があればタイ１回路を使用しなくても
アーム短絡を防止できることに着目したものであって、
たとえばホトカプラのような信号絶縁手段をその伝達遅
延時間が上述のようになる動作領域で使用することによ
りＭＵＳ ＦＥＴで構成される電力変換装置の制御回路
を簡素化しようとするものである。
の伝達遅延時間ＴＬＨが比較的に長く、かつ信号がＨレ
ベル→Ｌレベルに変化するときの伝達遅延時間ＴＩＬＬ
の方がＴＬＨよりも短かく、この両伝達遅延時間の差が
ＭＵＳ ＦＥＴのターンオフ時間遅れよりも大であるよ
うな信号絶縁手段があればタイ１回路を使用しなくても
アーム短絡を防止できることに着目したものであって、
たとえばホトカプラのような信号絶縁手段をその伝達遅
延時間が上述のようになる動作領域で使用することによ
りＭＵＳ ＦＥＴで構成される電力変換装置の制御回路
を簡素化しようとするものである。
第１図は本発明の実施例を示す回路図である。
この第１図において４個のＭＯＳＦＥＴ２〜５を単相ブ
リ、ジ接続し、これら４個のＭＵＳ ＦＥＴ２〜５を順
次オン・オフさせることにより直流電源６からの直流電
力は交流電力に変換されて負荷７に供給される。この第
１図では第１相の上下アームを形成するＭＯＳＦＥＴ２
と４の制御回路のみを図示しており、他相の上下アーム
を構成するＭＯＳＦＥＴ３と５の制御回路は上述のもの
と同じであるから、その図示は省略している。
リ、ジ接続し、これら４個のＭＵＳ ＦＥＴ２〜５を順
次オン・オフさせることにより直流電源６からの直流電
力は交流電力に変換されて負荷７に供給される。この第
１図では第１相の上下アームを形成するＭＯＳＦＥＴ２
と４の制御回路のみを図示しており、他相の上下アーム
を構成するＭＯＳＦＥＴ３と５の制御回路は上述のもの
と同じであるから、その図示は省略している。
制御信号入力端子８からはＨレベルとＬレベルの制御信
号が交互に入力されるのであるが、この制御信号がＨレ
ベルのとき非反転増幅器１１を経て信号絶縁手段として
のホトカプラ１２はオフ、さらに非反転増幅器１５を経
てＭＯＳＦＥＴ２はオンするように動作し、制御信号が
ＨレベルからＬレベルに変化するとホトカプラ１２の出
力は伝達遅延時間ＴＨＬを経過したのちにオフからオン
に変化するのでＭＯＳＦＥＴ２はオンからオフに移行す
る。一方制御信号入力端子８から入力されるＨレベルの
制御信号は反転増幅器２１で反転されるので信号絶縁手
段としてのホトカプラｎはオンであり、非反転増幅器５
を経てＭＯＳＦＥＴ４はオフするように動作し、制御信
号がＨレベルからＬレベルに変化するとホトカプラ乙の
出力は伝達遅延時間ＴＬＨを経過したのちにオンからオ
フに、従ってＭＯＳ ＦＥＴ４はオフからオンの状態に
移行する。なお符号１３゜１４ 、 Ｚ３ 、２４は抵
抗である。
号が交互に入力されるのであるが、この制御信号がＨレ
ベルのとき非反転増幅器１１を経て信号絶縁手段として
のホトカプラ１２はオフ、さらに非反転増幅器１５を経
てＭＯＳＦＥＴ２はオンするように動作し、制御信号が
ＨレベルからＬレベルに変化するとホトカプラ１２の出
力は伝達遅延時間ＴＨＬを経過したのちにオフからオン
に変化するのでＭＯＳＦＥＴ２はオンからオフに移行す
る。一方制御信号入力端子８から入力されるＨレベルの
制御信号は反転増幅器２１で反転されるので信号絶縁手
段としてのホトカプラｎはオンであり、非反転増幅器５
を経てＭＯＳＦＥＴ４はオフするように動作し、制御信
号がＨレベルからＬレベルに変化するとホトカプラ乙の
出力は伝達遅延時間ＴＬＨを経過したのちにオンからオ
フに、従ってＭＯＳ ＦＥＴ４はオフからオンの状態に
移行する。なお符号１３゜１４ 、 Ｚ３ 、２４は抵
抗である。
次いで制御信号入力端子８に入力される制御信号がＬレ
ベル→Ｈレベルに変化するとホトカプラ１２は伝達遅延
時間ＴＬＨ経過後にオフとなりＭＯＳＦＥＴ２は再びオ
ンとなるが一方ホトヵプラｎは伝達遅延時間ＴＨＬ経過
後にオンとなりＭＯＳ ＦＥＴ４はオフ状態にもどる。
ベル→Ｈレベルに変化するとホトカプラ１２は伝達遅延
時間ＴＬＨ経過後にオフとなりＭＯＳＦＥＴ２は再びオ
ンとなるが一方ホトヵプラｎは伝達遅延時間ＴＨＬ経過
後にオンとなりＭＯＳ ＦＥＴ４はオフ状態にもどる。
ここでホトカプラ１２と乙の前述した２種類の伝達遅延
時間の差すなわちＴＬＨ−ＴＨＬの値がＭＯＳＦＥＴ２
と４のターンオフ時間遅れよりも大となる領域でこれら
ホトカプラ１２ 、２２を作動させるならば、従来例の
ようなタイマ回路を使用しな（でもアーム短絡事故を生
ずるおそれはない。
時間の差すなわちＴＬＨ−ＴＨＬの値がＭＯＳＦＥＴ２
と４のターンオフ時間遅れよりも大となる領域でこれら
ホトカプラ１２ 、２２を作動させるならば、従来例の
ようなタイマ回路を使用しな（でもアーム短絡事故を生
ずるおそれはない。
第２図は第１図に示す実施例におけるタイムチャートで
あって、第２図（イ）は制御信号入力端子８に入力され
る信号Ａの波形、第２図（ロ）′はホトカプラ１２から
出力する信号Ｃの波形、第２図（ハ）はＭＯＳＦＥＴ２
のゲート・ソース間電圧の波形、第２図（−、ｌはホト
カプラ乙に入力する信号りの波形、第２図（ホ）はホト
カプラｎから出力する信号Ｆの波形、第２図（へ）はＭ
ＯＳＦＥＴ４のゲート・ソース間電圧の波形をそれぞれ
あられしている。この第２図から、信号がＬレベル→Ｈ
レベルになるときのホトカプラ１２と乙の伝達遅延時間
ＴＬＨは比較的長（、逆に信号がＨレベル→Ｌレベルに
なるときの伝達遅延時間ＴＨＬは比較的短時間であり、
この両伝達遅延時間の差が信号休止時間Ｔｗであって、
ＭＯＳＦＥＴ２．４のターンオフ時間遅れの値がこの信
号休止時間Ｔｗよりも短かければアーム短絡事故は発生
しない。
あって、第２図（イ）は制御信号入力端子８に入力され
る信号Ａの波形、第２図（ロ）′はホトカプラ１２から
出力する信号Ｃの波形、第２図（ハ）はＭＯＳＦＥＴ２
のゲート・ソース間電圧の波形、第２図（−、ｌはホト
カプラ乙に入力する信号りの波形、第２図（ホ）はホト
カプラｎから出力する信号Ｆの波形、第２図（へ）はＭ
ＯＳＦＥＴ４のゲート・ソース間電圧の波形をそれぞれ
あられしている。この第２図から、信号がＬレベル→Ｈ
レベルになるときのホトカプラ１２と乙の伝達遅延時間
ＴＬＨは比較的長（、逆に信号がＨレベル→Ｌレベルに
なるときの伝達遅延時間ＴＨＬは比較的短時間であり、
この両伝達遅延時間の差が信号休止時間Ｔｗであって、
ＭＯＳＦＥＴ２．４のターンオフ時間遅れの値がこの信
号休止時間Ｔｗよりも短かければアーム短絡事故は発生
しない。
第３図はホトカプラの伝達遅延時間特性グラフであって
横軸はホトカプラの負荷抵抗を、縦軸はホトカプラの伝
達遅延時間をあられしている。
横軸はホトカプラの負荷抵抗を、縦軸はホトカプラの伝
達遅延時間をあられしている。
この第３図における曲＃Ｘは信号がＬレベル→Ｈレベル
に変化するときの伝達遅延時間ＴＬＨと負荷抵抗との関
係をあられしており、曲線Ｙは信号がＨレベル→Ｌレベ
ルに変化するときの伝達遅延時間ＴＨＬの変化をあられ
している。従来は両伝達遅延時間が等しくなるところす
なわち曲線Ｘと曲［Ｙとが交差するＰ点で動作するよう
に負荷抵抗の値を定めていたが、本発明に」ｄいてはよ
り負荷抵抗が大きい動作領域たとえは曲線Ｘ上のＱ点と
曲４Ｉ ｙ上のＲ点でホトカプラ１２．２２ｉ作動させ
ることζこより両伝達遅延時間の差である信号休止持出
１’ｌ’ｗを十分に大きな値にすることにより、アーム
短絡防止用タイマ回路を省略しているにも拘らずアーム
煙路事故を住じないようにすることができる。
に変化するときの伝達遅延時間ＴＬＨと負荷抵抗との関
係をあられしており、曲線Ｙは信号がＨレベル→Ｌレベ
ルに変化するときの伝達遅延時間ＴＨＬの変化をあられ
している。従来は両伝達遅延時間が等しくなるところす
なわち曲線Ｘと曲［Ｙとが交差するＰ点で動作するよう
に負荷抵抗の値を定めていたが、本発明に」ｄいてはよ
り負荷抵抗が大きい動作領域たとえは曲線Ｘ上のＱ点と
曲４Ｉ ｙ上のＲ点でホトカプラ１２．２２ｉ作動させ
ることζこより両伝達遅延時間の差である信号休止持出
１’ｌ’ｗを十分に大きな値にすることにより、アーム
短絡防止用タイマ回路を省略しているにも拘らずアーム
煙路事故を住じないようにすることができる。
この発明によれば、ＭＯＳ ＦＥＴをブ１１ッジ接続し
て得られる電力変換装置において、ＭＯＳＦＥＴのゲー
ト駆動回路の高圧側と低圧側とを電気的に絶縁しつつ制
御信号を伝達する信号絶縁手段の伝達遅延時間’ｌ’Ｌ
ＨとＴＨＬとの差が大きくなるような動作領域でこの信
号絶縁手段を動作させ、伝達遅延時間ＴＬＨかＭＯＳ
Ｆｇ’ｒのオン信号印加時の遅れ時間、また伝達遅延時
間’Ｉ’ｍ（ＬがＭＯＳ ＦＥＴのオフ信号印加時の遅
れ時間となるようにしておき、両伝達遅延時間の差をア
ーム短絡防止タイマの代りに利用するようにしているの
で、アーム短絡防止用タイマを省略でさるので制御回路
を藺累化し、低コストのものにすることができる。
て得られる電力変換装置において、ＭＯＳＦＥＴのゲー
ト駆動回路の高圧側と低圧側とを電気的に絶縁しつつ制
御信号を伝達する信号絶縁手段の伝達遅延時間’ｌ’Ｌ
ＨとＴＨＬとの差が大きくなるような動作領域でこの信
号絶縁手段を動作させ、伝達遅延時間ＴＬＨかＭＯＳ
Ｆｇ’ｒのオン信号印加時の遅れ時間、また伝達遅延時
間’Ｉ’ｍ（ＬがＭＯＳ ＦＥＴのオフ信号印加時の遅
れ時間となるようにしておき、両伝達遅延時間の差をア
ーム短絡防止タイマの代りに利用するようにしているの
で、アーム短絡防止用タイマを省略でさるので制御回路
を藺累化し、低コストのものにすることができる。
第１図は本発明の実施例を示す回路図であり、第２図は
第１図１こ示す実施例に２けるタイムチャート、′＃４
３図はホトカプラの伝達遅延時間特性グラフである。第
４図はＭＯＳＦＥＴで構成せる電力変換装置の制御回路
の従来例を示す回路図であり、第５図は第４図に示す従
来例におけるタイムチャートである。 ２．３，４．５・・・ＭＯＳ ＦＥＴ、６−０．直流・
ｈｔ源、７・・・負荷、８・・・制御信号入力端子、ｌ
ｌ 、 １５ 、２５・・・非反転増幅器、氏、２２・
・・信号絶縁手段としてのホトカプラ、１３８１４ ｍ
７２＊ ＊ ２４・・・抵抗、２１・・・・反転増幅
器、支、４２・・・タイマ回路、お１３７１砺、４７・
・・非反転増幅器、３４ 、４４−８号絶縁手段として
のホトカプラ、３５ 、３６ 、４５ 、４６・・・抵
抗、牡・・・反転増幅器。 第１図 第２面 第３図 第５図
第１図１こ示す実施例に２けるタイムチャート、′＃４
３図はホトカプラの伝達遅延時間特性グラフである。第
４図はＭＯＳＦＥＴで構成せる電力変換装置の制御回路
の従来例を示す回路図であり、第５図は第４図に示す従
来例におけるタイムチャートである。 ２．３，４．５・・・ＭＯＳ ＦＥＴ、６−０．直流・
ｈｔ源、７・・・負荷、８・・・制御信号入力端子、ｌ
ｌ 、 １５ 、２５・・・非反転増幅器、氏、２２・
・・信号絶縁手段としてのホトカプラ、１３８１４ ｍ
７２＊ ＊ ２４・・・抵抗、２１・・・・反転増幅
器、支、４２・・・タイマ回路、お１３７１砺、４７・
・・非反転増幅器、３４ 、４４−８号絶縁手段として
のホトカプラ、３５ 、３６ 、４５ 、４６・・・抵
抗、牡・・・反転増幅器。 第１図 第２面 第３図 第５図
Claims (1)
- ブリッジ接続せる酸化金属半導体電界効果トランジスタ
のそれぞれのゲートに信号絶縁手段を介してオン・オフ
信号を与えることにより電力変換を行なう電力変換装置
において、前記信号絶縁手段は酸化金属半導体電界効果
トランジスタをオンさせる信号の伝達遅れ時間とオフさ
せる信号の伝達遅れ時間との差の時間が当該酸化金属半
導体電界効果トランジスタのターンオフ遅れ時間よりも
長くなる特性を有する信号絶縁手段であることを特徴と
する電力変換装置の制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59233458A JPS61112577A (ja) | 1984-11-06 | 1984-11-06 | 電力変換装置の制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59233458A JPS61112577A (ja) | 1984-11-06 | 1984-11-06 | 電力変換装置の制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61112577A true JPS61112577A (ja) | 1986-05-30 |
Family
ID=16955346
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59233458A Pending JPS61112577A (ja) | 1984-11-06 | 1984-11-06 | 電力変換装置の制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61112577A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02214218A (ja) * | 1989-02-15 | 1990-08-27 | Nohmi Bosai Ltd | 極性転換回路 |
| JPH043512A (ja) * | 1990-04-19 | 1992-01-08 | Nec Corp | 半導体装置 |
-
1984
- 1984-11-06 JP JP59233458A patent/JPS61112577A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02214218A (ja) * | 1989-02-15 | 1990-08-27 | Nohmi Bosai Ltd | 極性転換回路 |
| JPH043512A (ja) * | 1990-04-19 | 1992-01-08 | Nec Corp | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5200738B2 (ja) | インバータ回路 | |
| JP2006314154A (ja) | 電力変換器 | |
| JPS6349271B2 (ja) | ||
| JPS61112577A (ja) | 電力変換装置の制御回路 | |
| WO1988008643A1 (en) | Pre-drive circuit | |
| JPH07221261A (ja) | 温度センサを有する電力用半導体デバイス | |
| JP2560710B2 (ja) | 集積化スイツチング回路 | |
| JP2001111401A (ja) | 半導体双方向スイッチ用信号伝送回路 | |
| JPH0735458Y2 (ja) | Ｄ／ａ変換回路 | |
| JPH049016B2 (ja) | ||
| JPH0369448B2 (ja) | ||
| JPH06216739A (ja) | ゲートドライブ回路 | |
| JPH0724947Y2 (ja) | ゲートドライブ回路 | |
| GB2313495A (en) | Synchronous/driving circuit for a synchronous rectifier | |
| JPH08251938A (ja) | インバータ装置 | |
| JPH0623330U (ja) | パルス幅変調方式を採用したディジタル・アナログ・コンバータ | |
| JPS642556Y2 (ja) | ||
| JP3302779B2 (ja) | 入出力絶縁型電流／電流変換器 | |
| JPH01160377A (ja) | インバータの制御回路 | |
| JPH05328745A (ja) | デットタイム補償方式 | |
| JPS59148425A (ja) | レベル比較器 | |
| JPS6238332Y2 (ja) | ||
| JPH02912Y2 (ja) | ||
| JPH0613586Y2 (ja) | パワ−出力素子の保護回路 | |
| SU1381697A1 (ru) | Ключевое устройство |