JPS642556Y2 - - Google Patents
Info
- Publication number
- JPS642556Y2 JPS642556Y2 JP13833981U JP13833981U JPS642556Y2 JP S642556 Y2 JPS642556 Y2 JP S642556Y2 JP 13833981 U JP13833981 U JP 13833981U JP 13833981 U JP13833981 U JP 13833981U JP S642556 Y2 JPS642556 Y2 JP S642556Y2
- Authority
- JP
- Japan
- Prior art keywords
- transformer
- power supply
- circuit
- voltage
- systems
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000004804 winding Methods 0.000 claims description 7
- 230000003321 amplification Effects 0.000 claims description 5
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 5
- 238000006243 chemical reaction Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 3
- 230000004907 flux Effects 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000009499 grossing Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229920006395 saturated elastomer Polymers 0.000 description 1
Description
【考案の詳細な説明】
本考案は直流電源を交流電源に変換する所謂イ
ンバータ回路の改良に関するものである。
ンバータ回路の改良に関するものである。
本考案は特に、電力スイツチング素子に
MOSFETを用いたプツシユプルインバータ回路
に関するものである。
MOSFETを用いたプツシユプルインバータ回路
に関するものである。
この種、プツシユプルインバータ回路としては
第１図に示す構成のものが知られている。すなわ
ち、第２図に示すタイミングパルス出力端子３及
び４に出力する制御回路１によりスイツチングの
タイミングが決定された後、該出力パルスをトラ
ンジスタ６及び７により増幅し、該出力信号によ
り、MOSFET９及び１０を駆動する。
MOSFET９のドレインは端子１１を介して、ま
た、MOSFET１０のドレインは端子１２を介し
てトランス１４の一次巻線に接続されている。又
該巻線の中間タツプには直流電源端子１３から一
定直流電圧（＋Vc）印加されている。従つて、
第２図に示すタイミングでMOSFET９及び１０
が交互にオン・オフで繰り返し、トランス１４に
交番磁束を発生させる。該交番磁束による交流電
圧をトランス１４の２次巻線よりフイルタ１５を
介して端子１６と１７間から取り出すことができ
る。尚、フイルタ１５は矩形波に含まれている成
分の内、必要とする基本波成分のみ取り出すため
のものである。又この部分をダイオードブリツジ
等の整流回路とし、直流電圧に変換して使用する
ことも可能である。
第１図に示す構成のものが知られている。すなわ
ち、第２図に示すタイミングパルス出力端子３及
び４に出力する制御回路１によりスイツチングの
タイミングが決定された後、該出力パルスをトラ
ンジスタ６及び７により増幅し、該出力信号によ
り、MOSFET９及び１０を駆動する。
MOSFET９のドレインは端子１１を介して、ま
た、MOSFET１０のドレインは端子１２を介し
てトランス１４の一次巻線に接続されている。又
該巻線の中間タツプには直流電源端子１３から一
定直流電圧（＋Vc）印加されている。従つて、
第２図に示すタイミングでMOSFET９及び１０
が交互にオン・オフで繰り返し、トランス１４に
交番磁束を発生させる。該交番磁束による交流電
圧をトランス１４の２次巻線よりフイルタ１５を
介して端子１６と１７間から取り出すことができ
る。尚、フイルタ１５は矩形波に含まれている成
分の内、必要とする基本波成分のみ取り出すため
のものである。又この部分をダイオードブリツジ
等の整流回路とし、直流電圧に変換して使用する
ことも可能である。
以上が一般的なプツシユプルインバータ回路の
動作であり、車載用バツテリまたは乾電池等の低
い直流電圧源を高電圧の交流電源に変換すると
か、或は商用交流電源の周波数を変換するといつ
た用途に使用され、非常に高い変換効率が得られ
る。しかし、実際に使用する場合、特に１次側電
圧、すなわち直流電源電圧が低い場合、変換効率
が低下するという問題がでてくる。これは第１図
に示すように、電力スイツチング素子を
MOSFETとした場合、該素子を充分駆動できる
だけのパルスの波高値が得られなくなつてくるた
めである。MOSFETは電圧制御素子であり、導
通時の抵抗値が飽和状態（通常0.5Ω〜1Ω）に達
するには、ソース・ゲート間の駆動電圧として
15V〜20V程度必要である。この値に対し、通常
の回路では第１図に示すようにMOSFETのソー
ス・ゲート間の駆動電圧の最大値は直流電源電圧
（＋Vc）とほぼ等しい値となるため、直流電源電
圧が低い程、MOSFETの駆動電圧も低くなり、
導通時の抵抗値を低い値にできなくなる。従つ
て、この抵抗値による損失が変換効率の低下の原
因となる。
動作であり、車載用バツテリまたは乾電池等の低
い直流電圧源を高電圧の交流電源に変換すると
か、或は商用交流電源の周波数を変換するといつ
た用途に使用され、非常に高い変換効率が得られ
る。しかし、実際に使用する場合、特に１次側電
圧、すなわち直流電源電圧が低い場合、変換効率
が低下するという問題がでてくる。これは第１図
に示すように、電力スイツチング素子を
MOSFETとした場合、該素子を充分駆動できる
だけのパルスの波高値が得られなくなつてくるた
めである。MOSFETは電圧制御素子であり、導
通時の抵抗値が飽和状態（通常0.5Ω〜1Ω）に達
するには、ソース・ゲート間の駆動電圧として
15V〜20V程度必要である。この値に対し、通常
の回路では第１図に示すようにMOSFETのソー
ス・ゲート間の駆動電圧の最大値は直流電源電圧
（＋Vc）とほぼ等しい値となるため、直流電源電
圧が低い程、MOSFETの駆動電圧も低くなり、
導通時の抵抗値を低い値にできなくなる。従つ
て、この抵抗値による損失が変換効率の低下の原
因となる。
そこで、従来は第３図に示すようにトランス１
８及び１９を用い、その１次巻線と２次巻線との
比を適当な値にすることにより、MOSFETの駆
動電圧を端子１３から供給される直流電源電圧よ
りも高い値を得るようにした回路が提案されてい
る。すなわち、トランス１８及び１９の１次側と
２次側の巻数比を直流電源電圧とMOSFETを駆
動するに必要な電圧との比率に応じて設定してや
れば、前述のような変換効率の問題を解決できる
わけである。しかし、このように、トランスを使
用する場合型状、寸法及びコストアツプという問
題が出てくる。これは、一般にトランス等の磁性
体部品はトランジスタやダイオード等の半導体部
品に比較して型状、寸法が大きく、さらに値段が
高いという性質の部品であるという理由による。
８及び１９を用い、その１次巻線と２次巻線との
比を適当な値にすることにより、MOSFETの駆
動電圧を端子１３から供給される直流電源電圧よ
りも高い値を得るようにした回路が提案されてい
る。すなわち、トランス１８及び１９の１次側と
２次側の巻数比を直流電源電圧とMOSFETを駆
動するに必要な電圧との比率に応じて設定してや
れば、前述のような変換効率の問題を解決できる
わけである。しかし、このように、トランスを使
用する場合型状、寸法及びコストアツプという問
題が出てくる。これは、一般にトランス等の磁性
体部品はトランジスタやダイオード等の半導体部
品に比較して型状、寸法が大きく、さらに値段が
高いという性質の部品であるという理由による。
本考案はこの点に鑑みて、トランス等の磁性体
部品を使用せず、半導体部品により、前述の変換
効率の問題点を解決するものであり、本考案につ
いて第４図と共に説明する。制御回路１により端
子３，４に出力されたタイミングパルスとトラン
ジスタ６，７でパルス増幅し、該増幅された信号
によりMOSFET９，１０を交互にオン・オフさ
せることにより、トランス１４に交番磁束を発生
させることは前述の第１図とまつたく同じである
が、本考案においてはパルス増幅を行うトランジ
スタ６，７の電源として、トランス１４の１次巻
線に接続されたMOSFET９，１０のドレイン出
力をそれぞれダイオード２０，２１によりピーク
整流して使用している。尚、コンデンサ２２は平
滑用である。このような回路構成とすることによ
り、端子２３には端子１３に供給される直流電源
電圧の２倍の電圧が得られ、従つてMOSFET
９，１０を駆動するパルスの波高値を＋2Vcとす
ることができる。これは次のような理由による。
即ちプツシユプル・インバータ回路の場合、前記
MOSFET９，１０が交互にオン・オフすること
により、トランス１４とのそれぞれの接続端子１
１，１２はMOSFET９，１０のオフ期間に＋
2Vcの電圧値になるからである。従つて、車載用
バツテリ、例えば＋12Vの場合でも駆動用電源電
圧として２倍の＋24Vが得られ、又乾電池を使用
する際、例えば＋6Vの場合でも＋12Vという値
が得られる。
部品を使用せず、半導体部品により、前述の変換
効率の問題点を解決するものであり、本考案につ
いて第４図と共に説明する。制御回路１により端
子３，４に出力されたタイミングパルスとトラン
ジスタ６，７でパルス増幅し、該増幅された信号
によりMOSFET９，１０を交互にオン・オフさ
せることにより、トランス１４に交番磁束を発生
させることは前述の第１図とまつたく同じである
が、本考案においてはパルス増幅を行うトランジ
スタ６，７の電源として、トランス１４の１次巻
線に接続されたMOSFET９，１０のドレイン出
力をそれぞれダイオード２０，２１によりピーク
整流して使用している。尚、コンデンサ２２は平
滑用である。このような回路構成とすることによ
り、端子２３には端子１３に供給される直流電源
電圧の２倍の電圧が得られ、従つてMOSFET
９，１０を駆動するパルスの波高値を＋2Vcとす
ることができる。これは次のような理由による。
即ちプツシユプル・インバータ回路の場合、前記
MOSFET９，１０が交互にオン・オフすること
により、トランス１４とのそれぞれの接続端子１
１，１２はMOSFET９，１０のオフ期間に＋
2Vcの電圧値になるからである。従つて、車載用
バツテリ、例えば＋12Vの場合でも駆動用電源電
圧として２倍の＋24Vが得られ、又乾電池を使用
する際、例えば＋6Vの場合でも＋12Vという値
が得られる。
このように、本考案によれば、直流電源電圧が
低い場合でも、電力スイツチング素子を駆動する
に充分な駆動電圧が得られ、又、トランス等高価
な磁性体部品を使用する必要がないため、安価で
しかも、変換効率のよいプツシユプルインバータ
回路が得られる。
低い場合でも、電力スイツチング素子を駆動する
に充分な駆動電圧が得られ、又、トランス等高価
な磁性体部品を使用する必要がないため、安価で
しかも、変換効率のよいプツシユプルインバータ
回路が得られる。
第１図は一般的なプツシユプルインバータ回路
を説明するための図、第２図は第１図の端子３，
４の波形図、第３図は低電圧使用時の高効率化を
計つた従来のプツシユプルインバータ回路例、第
４図は本考案のプツシユプルインバータ回路の回
路図である。 １……制御回路、６，７……パルス増幅用トラ
ンジスタ、９，１０……MOSFET、１４……ト
ランス、２０，２１……整流用ダイオード、２２
……平滑コンデンサ。
を説明するための図、第２図は第１図の端子３，
４の波形図、第３図は低電圧使用時の高効率化を
計つた従来のプツシユプルインバータ回路例、第
４図は本考案のプツシユプルインバータ回路の回
路図である。 １……制御回路、６，７……パルス増幅用トラ
ンジスタ、９，１０……MOSFET、１４……ト
ランス、２０，２１……整流用ダイオード、２２
……平滑コンデンサ。
Claims (1)
- 互いに位相が逆相となる２種類のタイミングパ
ルスを出力する制御回路と、該制御回路の出力を
それぞれパルス増幅すると共に共通電源供給端子
を有する２系統のパルス増幅回路と、該パルス増
幅回路の出力により駆動され、且つソースが接地
された略同じ特性を有する２系統のMOSFET
と、該MOSFETのそれぞれのドレインに１次巻
線の始端及び終端が接続され且つ該始端と終端と
のほぼ中間となるタツプには直流電源が印加され
るトランスと、該トランスの始端と終端のそれぞ
れに同じ極性で接続される２系統の整流用ダイオ
ードとを備え、前記パルス増幅回路の電源供給端
子には前記２系統の整流用ダイオードから直流電
源を供給することを特徴とするプツシユプルイン
バータ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13833981U JPS5843194U (ja) | 1981-09-17 | 1981-09-17 | プツシユプルインバ−タ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13833981U JPS5843194U (ja) | 1981-09-17 | 1981-09-17 | プツシユプルインバ−タ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5843194U JPS5843194U (ja) | 1983-03-23 |
| JPS642556Y2 true JPS642556Y2 (ja) | 1989-01-20 |
Family
ID=29931567
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13833981U Granted JPS5843194U (ja) | 1981-09-17 | 1981-09-17 | プツシユプルインバ−タ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5843194U (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0714274B2 (ja) * | 1986-03-19 | 1995-02-15 | 日本電装株式会社 | 交流電力の制御回路 |
-
1981
- 1981-09-17 JP JP13833981U patent/JPS5843194U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5843194U (ja) | 1983-03-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| USRE37510E1 (en) | Self-synchronized drive circuit for a synchronized rectifier in a clamped-mode power converter | |
| US5907481A (en) | Double ended isolated D.C.--D.C. converter | |
| US6188592B1 (en) | Externally-driven scheme for synchronous rectification | |
| KR100729058B1 (ko) | 브리지형 동기식 정류용 외부 구동 회로 | |
| US6061254A (en) | Forward converter with active clamp circuit | |
| US7400519B2 (en) | Switching power supply | |
| JP3346543B2 (ja) | スイッチング電源装置 | |
| JPH08289538A (ja) | Ｄｃ−ｄｃコンバータ | |
| JPS642556Y2 (ja) | ||
| JP2638625B2 (ja) | Ｍｏｓ−ｆｅｔゲート駆動回路 | |
| JP2918006B2 (ja) | 昇圧型アクティブフィルタ回路 | |
| JP3268118B2 (ja) | 直流安定化電源装置 | |
| JPH0740785B2 (ja) | 多チヤンネルインバ−タ回路 | |
| JP3066720B2 (ja) | 同期整流回路 | |
| EP1145415A1 (en) | A synchronous flyback converter | |
| JPH07337006A (ja) | 同期整流回路 | |
| JPH0622560A (ja) | Ｄｃ−ａｃコンバータ | |
| JP3341441B2 (ja) | スイッチング電源装置 | |
| JP3619116B2 (ja) | フライバック・コンバータにおける同期整流器の駆動回路 | |
| GB2313495A (en) | Synchronous/driving circuit for a synchronous rectifier | |
| JP3400425B2 (ja) | チョッパ型スイッチング電源装置 | |
| JPS6336230B2 (ja) | ||
| JPH0540714Y2 (ja) | ||
| JPH05344718A (ja) | 電力変換装置の駆動回路 | |
| JPS6412185B2 (ja) |