JP3268118B2 - 直流安定化電源装置 - Google Patents
直流安定化電源装置Info
- Publication number
- JP3268118B2 JP3268118B2 JP10118594A JP10118594A JP3268118B2 JP 3268118 B2 JP3268118 B2 JP 3268118B2 JP 10118594 A JP10118594 A JP 10118594A JP 10118594 A JP10118594 A JP 10118594A JP 3268118 B2 JP3268118 B2 JP 3268118B2
- Authority
- JP
- Japan
- Prior art keywords
- resonance
- switch element
- primary winding
- turned
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Dc-Dc Converters (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、例えば電力供給装置
として用いられる直流安定化電源装置に関する。
として用いられる直流安定化電源装置に関する。
【０００２】
【従来の技術】従来の電力供給装置にあっては、図３に
示す構成の直流安定化電源装置がよく用いられる。図３
において、コンバータトランス１は一次巻線ｎ１の両端
がそれぞれ第１、第２のスイッチ素子（例えばＦＥＴ
（電界効果トランジスタ））２，３を介して直流電圧源
（出力電圧をＶINとする）４の正電極端子（＋）、負電
極端子（−）に接続されている。また、スイッチング制
御回路５はそれぞれ時比率制御されたＣＯＮＴ信号（パ
ルス信号）からそのレベル変化に同期した第１、第２の
ドライブ信号Ｄ１，Ｄ２を生成する。第１のドライブ信
号Ｄ１は第１のスイッチ素子２に供給され、第２のドラ
イブ信号Ｄ２は第２のスイッチ素子２に供給される。
示す構成の直流安定化電源装置がよく用いられる。図３
において、コンバータトランス１は一次巻線ｎ１の両端
がそれぞれ第１、第２のスイッチ素子（例えばＦＥＴ
（電界効果トランジスタ））２，３を介して直流電圧源
（出力電圧をＶINとする）４の正電極端子（＋）、負電
極端子（−）に接続されている。また、スイッチング制
御回路５はそれぞれ時比率制御されたＣＯＮＴ信号（パ
ルス信号）からそのレベル変化に同期した第１、第２の
ドライブ信号Ｄ１，Ｄ２を生成する。第１のドライブ信
号Ｄ１は第１のスイッチ素子２に供給され、第２のドラ
イブ信号Ｄ２は第２のスイッチ素子２に供給される。
【０００３】各スイッチ素子２，３はドライブ信号Ｄ
１，Ｄ２によって同時にオン／オフされる。このため、
上記一次巻線ｎ１には断続的に電流が流れる。また、上
記スイッチ素子２，３がオフとなるとき一次巻線ｎ１に
励起される電流は第１、第２のダイオード６，７により
直流電圧源４に送り返される。これによって一次巻線ｎ
１はリセットされる。二次巻線ｎ２には巻線比に合った
交流出力が発生し、これを整流平滑回路８で平滑するこ
とで、出力端子９，１０より時比率に見合った電圧の直
流出力が得られる。
１，Ｄ２によって同時にオン／オフされる。このため、
上記一次巻線ｎ１には断続的に電流が流れる。また、上
記スイッチ素子２，３がオフとなるとき一次巻線ｎ１に
励起される電流は第１、第２のダイオード６，７により
直流電圧源４に送り返される。これによって一次巻線ｎ
１はリセットされる。二次巻線ｎ２には巻線比に合った
交流出力が発生し、これを整流平滑回路８で平滑するこ
とで、出力端子９，１０より時比率に見合った電圧の直
流出力が得られる。
【０００４】しかしながら、上記構成による従来の直流
安定化電源装置では、高圧のかかった状態でスイッチ素
子をスイッチング駆動しているため、スイッチ素子がオ
ンからオフになるときに電力損失が生じ、これが効率低
下の要因となっている。また、スイッチングが高速であ
るため、オフになる瞬間にスパイク電圧が発生し、スイ
ッチ素子の高耐圧化が必要になると共に、電源や周辺回
路への外乱となる電磁干渉が問題となっている。
安定化電源装置では、高圧のかかった状態でスイッチ素
子をスイッチング駆動しているため、スイッチ素子がオ
ンからオフになるときに電力損失が生じ、これが効率低
下の要因となっている。また、スイッチングが高速であ
るため、オフになる瞬間にスパイク電圧が発生し、スイ
ッチ素子の高耐圧化が必要になると共に、電源や周辺回
路への外乱となる電磁干渉が問題となっている。
【０００５】
【発明が解決しようとする課題】以上述べたように、従
来の直流安定化電源装置では、コンバータトランスの一
次巻線を直流電圧源に接続するスイッチ素子を高速スイ
ッチング駆動するため、スイッチ素子がオンからオフに
切り替わるとき、電力損失やスパイク電圧発生による電
磁干渉の問題が生じている。
来の直流安定化電源装置では、コンバータトランスの一
次巻線を直流電圧源に接続するスイッチ素子を高速スイ
ッチング駆動するため、スイッチ素子がオンからオフに
切り替わるとき、電力損失やスパイク電圧発生による電
磁干渉の問題が生じている。
【０００６】この発明は上記の課題を解決するためにな
されたもので、高速スイッチング駆動を行っても電力損
失が極めて低く、しかもスパイク電圧発生を防止してス
イッチ素子の高耐圧化や電磁干渉の問題を解消できる直
流安定化電源装置を提供することを目的とする。
されたもので、高速スイッチング駆動を行っても電力損
失が極めて低く、しかもスパイク電圧発生を防止してス
イッチ素子の高耐圧化や電磁干渉の問題を解消できる直
流安定化電源装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】上記目的を達成するため
にこの発明に係る直流安定化電源装置は、所定の巻線比
の一次巻線と二次巻線を有するコンバータトランスと、
前記一次巻線の一方端を選択的に直流電圧源の電圧出力
電極に接続する第１のスイッチ素子と、前記一次巻線の
他方端を選択的に前記直流電圧源の接地電極に接続する
第２のスイッチ素子と、前記第１、第２のスイッチ素子
を時比率制御されたドライブ信号で同時にオン・オフ制
御することで前記コンバータトランスの一次巻線に流れ
る電流を断続させる第１のスイッチング制御手段と、こ
の手段で第１、第２のスイッチ素子がオフ状態となると
き、一次巻線の励磁電流を前記直流電圧源に返してコン
バータトランスのリセットを第１及び第２のダイオード
で行うリセット手段と、前記二次巻線に発生する交流電
流を整流平滑出力することで直流定電圧を得る整流平滑
回路と、前記一次巻線と並列接続されて当該一次巻線と
第１の共振ループを形成するコンデンサと、前記第１の
共振ループの並列接続を断続する第３のスイッチ素子
と、前記第１の共振ループ内に介在され、前記第３のス
イッチ素子の断続と共振による転流を防止する第３のダ
イオードと、前記コンデンサと並列接続されて当該コン
デンサと第２の共振ループを形成するコイルと、前記第
２の共振ループを断続する第４のスイッチ素子と、前記
第２の共振ループ内に介在され、前記第４のスイッチ素
子の断続と共振による転流を防止する第４のダイオード
と、前記第１、第２のスイッチのオフ期間内で、少なく
とも前記第１、第２のスイッチ素子がオフになってから
前記第１の共振ループが共振するまでの期間、前記第３
のスイッチ素子をオン状態とし、その期間終了後、第３
のスイッチ素子をオフ状態に切り替え、さらに第４のス
イッチを前記第２の共振ループが半波共振するに十分な
期間オン状態とする第２のスイッチング制御手段とを具
備して構成される。
にこの発明に係る直流安定化電源装置は、所定の巻線比
の一次巻線と二次巻線を有するコンバータトランスと、
前記一次巻線の一方端を選択的に直流電圧源の電圧出力
電極に接続する第１のスイッチ素子と、前記一次巻線の
他方端を選択的に前記直流電圧源の接地電極に接続する
第２のスイッチ素子と、前記第１、第２のスイッチ素子
を時比率制御されたドライブ信号で同時にオン・オフ制
御することで前記コンバータトランスの一次巻線に流れ
る電流を断続させる第１のスイッチング制御手段と、こ
の手段で第１、第２のスイッチ素子がオフ状態となると
き、一次巻線の励磁電流を前記直流電圧源に返してコン
バータトランスのリセットを第１及び第２のダイオード
で行うリセット手段と、前記二次巻線に発生する交流電
流を整流平滑出力することで直流定電圧を得る整流平滑
回路と、前記一次巻線と並列接続されて当該一次巻線と
第１の共振ループを形成するコンデンサと、前記第１の
共振ループの並列接続を断続する第３のスイッチ素子
と、前記第１の共振ループ内に介在され、前記第３のス
イッチ素子の断続と共振による転流を防止する第３のダ
イオードと、前記コンデンサと並列接続されて当該コン
デンサと第２の共振ループを形成するコイルと、前記第
２の共振ループを断続する第４のスイッチ素子と、前記
第２の共振ループ内に介在され、前記第４のスイッチ素
子の断続と共振による転流を防止する第４のダイオード
と、前記第１、第２のスイッチのオフ期間内で、少なく
とも前記第１、第２のスイッチ素子がオフになってから
前記第１の共振ループが共振するまでの期間、前記第３
のスイッチ素子をオン状態とし、その期間終了後、第３
のスイッチ素子をオフ状態に切り替え、さらに第４のス
イッチを前記第２の共振ループが半波共振するに十分な
期間オン状態とする第２のスイッチング制御手段とを具
備して構成される。
【０００８】
【作用】上記構成による直流安定化電源装置では、第
１、第２のスイッチ素子がオフになるとき、第３のスイ
ッチ素子がオンさせることで、一次巻線のインダクタン
スとコンデンサの容量による第１の共振を生じさせ、第
１、第２のスイッチ素子の両端電圧の急俊な変化をなく
す。これによって、スパイク電圧を防止し、電磁干渉の
問題を解消する。また、第２の共振ループの共振により
電圧変化と電流変化に位相差をもたせることで、電圧と
電流の交鎖をなくし、これによって零電流スイッチング
を可能とし、高速スイッチング駆動による電力損失の低
減を図る。
１、第２のスイッチ素子がオフになるとき、第３のスイ
ッチ素子がオンさせることで、一次巻線のインダクタン
スとコンデンサの容量による第１の共振を生じさせ、第
１、第２のスイッチ素子の両端電圧の急俊な変化をなく
す。これによって、スパイク電圧を防止し、電磁干渉の
問題を解消する。また、第２の共振ループの共振により
電圧変化と電流変化に位相差をもたせることで、電圧と
電流の交鎖をなくし、これによって零電流スイッチング
を可能とし、高速スイッチング駆動による電力損失の低
減を図る。
【０００９】
【実施例】以下、図１及び図２を参照してこの発明の一
実施例を詳細に説明する。但し、図１において、図３と
同一部分には同一符号を付して示し、ここでは異なる部
分を中心に述べる。
実施例を詳細に説明する。但し、図１において、図３と
同一部分には同一符号を付して示し、ここでは異なる部
分を中心に述べる。
【００１０】図１はこの発明に係る直流安定化電源装置
の構成を示すもので、コンバータトランス１の一次巻線
ｎ１には、当該一次巻線ｎ１のインダクタンスと共振時
間ＴR で共振する共振用コンデンサ１１と、その共振を
半波でカットする第３のダイオード１２との直列回路
が、第３のスイッチ素子１３のオン／オフ駆動により選
択的に並列接続される。
の構成を示すもので、コンバータトランス１の一次巻線
ｎ１には、当該一次巻線ｎ１のインダクタンスと共振時
間ＴR で共振する共振用コンデンサ１１と、その共振を
半波でカットする第３のダイオード１２との直列回路
が、第３のスイッチ素子１３のオン／オフ駆動により選
択的に並列接続される。
【００１１】また、コンデンサ１１には、当該コンデン
サ１１の電位を無損失で反転させるインダクタンスを有
するコイル１４と、このコイル１４とコンデンサ１１の
共振を半波でカットする第４のダイオード１５との直列
回路が、第４のスイッチ素子１６のオン／オフ駆動によ
り選択的に並列接続される。
サ１１の電位を無損失で反転させるインダクタンスを有
するコイル１４と、このコイル１４とコンデンサ１１の
共振を半波でカットする第４のダイオード１５との直列
回路が、第４のスイッチ素子１６のオン／オフ駆動によ
り選択的に並列接続される。
【００１２】上記第３、第４のスイッチ素子１３，１６
をオン／オフ駆動する第３、第４のドライブ信号Ｄ３，
Ｄ４は、共に第１、第２のドライブ信号Ｄ１，Ｄ２を生
成しているスイッチング制御回路５によって生成され
る。
をオン／オフ駆動する第３、第４のドライブ信号Ｄ３，
Ｄ４は、共に第１、第２のドライブ信号Ｄ１，Ｄ２を生
成しているスイッチング制御回路５によって生成され
る。
【００１３】この場合、第３のスイッチ素子１３へのド
ライブ信号Ｄ３は、第１、第２のドライブ信号Ｄ１，Ｄ
２と同時にオンレベルとなり、Ｄ１，Ｄ２がオフレベル
になる時点から少なくとも一次巻線ｎ１のインダクタン
スとコンデンサ１１の容量によって決まる共振時間ＴR
遅れてオフレベルとなる。
ライブ信号Ｄ３は、第１、第２のドライブ信号Ｄ１，Ｄ
２と同時にオンレベルとなり、Ｄ１，Ｄ２がオフレベル
になる時点から少なくとも一次巻線ｎ１のインダクタン
スとコンデンサ１１の容量によって決まる共振時間ＴR
遅れてオフレベルとなる。
【００１４】一方、第４のスイッチ素子１６へのドライ
ブ信号Ｄ４は、第３のドライブ信号Ｄ３がオフレベルに
なると同時あるいはやや遅れてオンレベルとなり、その
時点から少なくともコンデンサ１１とコイル１４の共振
時間ＴC の半分の時間遅れてオフレベルとなる。
ブ信号Ｄ４は、第３のドライブ信号Ｄ３がオフレベルに
なると同時あるいはやや遅れてオンレベルとなり、その
時点から少なくともコンデンサ１１とコイル１４の共振
時間ＴC の半分の時間遅れてオフレベルとなる。
【００１５】上記構成において、以下、図２を参照して
その動作を説明する。図２において、（ａ）はＣＯＮＴ
信号、（ｂ）は第１、第２のドライブ信号Ｄ１，Ｄ２、
（ｃ）は第３のドライブ信号Ｄ３、（ｄ）は第４のドラ
イブ信号Ｄ４、（ｅ）はコンデンサ１１の両端電圧ＶC
、（ｆ）はコンデンサ１１に流れる電流、（ｇ）は第
１あるいは第２のスイッチ素子２，３に流れる電流、
（ｈ）は第１スイッチ素子２（あるいは第２のスイッチ
素子３）にかかる電圧ＶQ1（あるいはＶQ2）、（ｉ）は
第１のダイオード６（あるいは第２のダイオード７）に
流れる電流ＩR を示している。
その動作を説明する。図２において、（ａ）はＣＯＮＴ
信号、（ｂ）は第１、第２のドライブ信号Ｄ１，Ｄ２、
（ｃ）は第３のドライブ信号Ｄ３、（ｄ）は第４のドラ
イブ信号Ｄ４、（ｅ）はコンデンサ１１の両端電圧ＶC
、（ｆ）はコンデンサ１１に流れる電流、（ｇ）は第
１あるいは第２のスイッチ素子２，３に流れる電流、
（ｈ）は第１スイッチ素子２（あるいは第２のスイッチ
素子３）にかかる電圧ＶQ1（あるいはＶQ2）、（ｉ）は
第１のダイオード６（あるいは第２のダイオード７）に
流れる電流ＩR を示している。
【００１６】いま、スイッチング制御回路５に図２
（ａ）示す時比率制御されたＣＯＮＴ信号が供給されて
いるとする。このとき、スイッチング制御回路５は、図
２（ｂ）に示すようにＣＯＮＴ信号に同期した第１、第
２のドライブ信号Ｄ１，Ｄ２を生成する。また、図２
（ｃ）に示すように第１、第２のドライブ信号Ｄ１，Ｄ
２と同時にオンレベルとなり、Ｄ１，Ｄ２がオフレベル
になった時点からＴR 時間遅れてオフレベルとなる第３
のドライブ信号Ｄ３を生成する。さらに、図２（ｄ）に
示すように第３のドライブ信号Ｄ３がオフレベルになる
と同時にオンレベルとなり、その時点からＴC ／２時間
遅れてオフレベルとなる第４のドライブ信号Ｄ４を生成
する。
（ａ）示す時比率制御されたＣＯＮＴ信号が供給されて
いるとする。このとき、スイッチング制御回路５は、図
２（ｂ）に示すようにＣＯＮＴ信号に同期した第１、第
２のドライブ信号Ｄ１，Ｄ２を生成する。また、図２
（ｃ）に示すように第１、第２のドライブ信号Ｄ１，Ｄ
２と同時にオンレベルとなり、Ｄ１，Ｄ２がオフレベル
になった時点からＴR 時間遅れてオフレベルとなる第３
のドライブ信号Ｄ３を生成する。さらに、図２（ｄ）に
示すように第３のドライブ信号Ｄ３がオフレベルになる
と同時にオンレベルとなり、その時点からＴC ／２時間
遅れてオフレベルとなる第４のドライブ信号Ｄ４を生成
する。
【００１７】すなわち、第１及び第２のスイッチ素子
２，３がオンの期間（一次巻線ｎ１には電流ＩD が流れ
ている）、第３のスイッチ素子１３もオンであるから、
コンデンサ１１には＋ＶINの電圧がかかっている。ここ
で、第１、第２のスイッチ素子２，３がオフになり、電
源電圧ＶIN（電流ＩD ）の供給が遮断されると、第３の
スイッチ素子１３はオンのままであるから、一次巻線ｎ
1 とコンデンサ１１による閉回路が共振状態となる。
２，３がオンの期間（一次巻線ｎ１には電流ＩD が流れ
ている）、第３のスイッチ素子１３もオンであるから、
コンデンサ１１には＋ＶINの電圧がかかっている。ここ
で、第１、第２のスイッチ素子２，３がオフになり、電
源電圧ＶIN（電流ＩD ）の供給が遮断されると、第３の
スイッチ素子１３はオンのままであるから、一次巻線ｎ
1 とコンデンサ１１による閉回路が共振状態となる。
【００１８】このとき、コンデンサ１１の両端電圧ＶC
は極性が反転し、負方向に上昇していく。そして、−Ｖ
INに達すると、ダイオード６，７によるリセットがかか
り、そのレベルで安定する。この間に、スイッチ素子
２，３にかかる電圧ＶQ1，ＶQ2は、コンデンサ１１の容
量と一次巻線ｎ１によって決まる時定数により徐々に＋
ＶINのレベルまで復帰する。
は極性が反転し、負方向に上昇していく。そして、−Ｖ
INに達すると、ダイオード６，７によるリセットがかか
り、そのレベルで安定する。この間に、スイッチ素子
２，３にかかる電圧ＶQ1，ＶQ2は、コンデンサ１１の容
量と一次巻線ｎ１によって決まる時定数により徐々に＋
ＶINのレベルまで復帰する。
【００１９】この一連の処理が終了すると、第３のスイ
ッチ素子１３がオフに切り替えられ、代わって第４のス
イッチ素子１６がオンに設定される。この結果、コンデ
ンサ１１が一次巻線ｎ１から切り離され、代わってコイ
ル１４と共に形成される閉回路が共振状態となる。
ッチ素子１３がオフに切り替えられ、代わって第４のス
イッチ素子１６がオンに設定される。この結果、コンデ
ンサ１１が一次巻線ｎ１から切り離され、代わってコイ
ル１４と共に形成される閉回路が共振状態となる。
【００２０】この共振により、コンデンサ１１の両端電
圧ＶC が極性反転する。この共振は逆流防止用のダイオ
ード１５の働きによりＶC が＋ＶINのレベルになった時
点で停止する。この直後に第４のスイッチ素子１６はオ
フ状態に切り替えられる。この結果、コンデンサ１１の
両端電圧ＶC は＋ＶINのレベルで一定となる。
圧ＶC が極性反転する。この共振は逆流防止用のダイオ
ード１５の働きによりＶC が＋ＶINのレベルになった時
点で停止する。この直後に第４のスイッチ素子１６はオ
フ状態に切り替えられる。この結果、コンデンサ１１の
両端電圧ＶC は＋ＶINのレベルで一定となる。
【００２１】この処理はリセット電流ＩR が完全に流れ
切るまでの間に行われる。リセット電流ＩR が零になる
と、第１及び第２のスイッチ素子２，３にかかる電圧Ｖ
Q1，ＶQ2はそれぞれ＋（１／２）ＶINのレベルで落ち着
くことになる。
切るまでの間に行われる。リセット電流ＩR が零になる
と、第１及び第２のスイッチ素子２，３にかかる電圧Ｖ
Q1，ＶQ2はそれぞれ＋（１／２）ＶINのレベルで落ち着
くことになる。
【００２２】したがって、上記構成による直流安定化電
源装置は、第１、第２のスイッチ素子２，３がオフにな
るとき、第３のスイッチ素子１３がオンしているため、
一次巻線ｎ１のインダクタンスとコンデンサ１１の容量
による共振が発生し、スイッチ素子２，３の両端電圧Ｖ
Q1，ＶQ2の急俊な変化がなくなる。よって、スパイク電
圧を防止することができ、素子の高耐圧化及び電磁干渉
の問題を解消することができる。
源装置は、第１、第２のスイッチ素子２，３がオフにな
るとき、第３のスイッチ素子１３がオンしているため、
一次巻線ｎ１のインダクタンスとコンデンサ１１の容量
による共振が発生し、スイッチ素子２，３の両端電圧Ｖ
Q1，ＶQ2の急俊な変化がなくなる。よって、スパイク電
圧を防止することができ、素子の高耐圧化及び電磁干渉
の問題を解消することができる。
【００２３】また、コンデンサ１１とコイル１４の共振
により、電圧変化と電流変化に位相差を持たせるている
ので、電圧と電流の交鎖がなくなり、これによって零電
流スイッチングが可能となる。この結果、高速スイッチ
ング駆動による電力損失の低減を図ることができる。
尚、この発明は上記実施例を限定されるものではなく、
この発明の要旨を逸脱しない範囲で種々変更しても、同
様に実施可能であることはいうまでもない。
により、電圧変化と電流変化に位相差を持たせるている
ので、電圧と電流の交鎖がなくなり、これによって零電
流スイッチングが可能となる。この結果、高速スイッチ
ング駆動による電力損失の低減を図ることができる。
尚、この発明は上記実施例を限定されるものではなく、
この発明の要旨を逸脱しない範囲で種々変更しても、同
様に実施可能であることはいうまでもない。
【００２４】
【発明の効果】以上のようにこの発明によれば、高速ス
イッチング駆動を行っても電力損失が極めて低く、しか
もスパイク電圧発生を防止してスイッチ素子の高耐圧化
や電磁干渉の問題を解消できる直流安定化電源装置を提
供することができる。
イッチング駆動を行っても電力損失が極めて低く、しか
もスパイク電圧発生を防止してスイッチ素子の高耐圧化
や電磁干渉の問題を解消できる直流安定化電源装置を提
供することができる。
【図１】この発明に係る直流安定化電源装置の一実施例
の構成を示す回路図である。
の構成を示す回路図である。
【図２】同実施例の動作を説明するための波形図であ
る。
る。
【図３】従来の直流安定化電源装置の構成を示す回路図
である。
である。
１…コンバータトランス、２，３，１３，１６…スイッ
チ素子、４…直流電圧源、５…スイッチング制御回路、
６，７，１２，１５…ダイオード、８…整流平滑回路、
９，１０…出力端子、１１…共振用コンデンサ、１４…
コイル、ｎ１…一次巻線、ｎ２…二次巻線。
チ素子、４…直流電圧源、５…スイッチング制御回路、
６，７，１２，１５…ダイオード、８…整流平滑回路、
９，１０…出力端子、１１…共振用コンデンサ、１４…
コイル、ｎ１…一次巻線、ｎ２…二次巻線。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 岩永 浩 神奈川県川崎市幸区小向東芝町１番地 株式会社東芝小向工場内 (72)発明者 井上 哲也 神奈川県川崎市幸区小向東芝町１番地 株式会社東芝小向工場内 (72)発明者 中島 啓 神奈川県川崎市幸区小向東芝町１番地 株式会社東芝小向工場内 (56)参考文献 特開 平４−256666（ＪＰ，Ａ) 特開 平５−83940（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H02M 3/00 - 3/44
Claims (1)
- 【請求項１】所定の巻線比の一次巻線と二次巻線を有す
るコンバータトランスと、 前記一次巻線の一方端を選択的に直流電圧源の電圧出力
電極に接続する第１のスイッチ素子と、 前記一次巻線の他方端を選択的に前記直流電圧源の接地
電極に接続する第２のスイッチ素子と、 前記第１、第２のスイッチ素子を時比率制御されたドラ
イブ信号で同時にオン・オフ制御することで前記コンバ
ータトランスの一次巻線に流れる電流を断続させる第１
のスイッチング制御手段と、 この手段で第１、第２のスイッチ素子がオフ状態となる
とき、一次巻線の励磁電流を前記直流電圧源に返してコ
ンバータトランスのリセットを第１及び第２のダイオー
ドで行うリセット手段と、 前記二次巻線に発生する交流電流を整流平滑出力するこ
とで直流定電圧を得る整流平滑回路と、 前記一次巻線と並列接続されて当該一次巻線と第１の共
振ループを形成するコンデンサと、 前記第１の共振ループの並列接続を断続する第３のスイ
ッチ素子と、 前記第１の共振ループ内に介在され、前記第３のスイッ
チ素子の断続と共振による転流を防止する第３のダイオ
ードと、 前記コンデンサと並列接続されて当該コンデンサと第２
の共振ループを形成するコイルと、 前記第２の共振ループを断続する第４のスイッチ素子
と、 前記第２の共振ループ内に介在され、前記第４のスイッ
チ素子の断続と共振による転流を防止する第４のダイオ
ードと、 前記第１、第２のスイッチのオフ期間内で、少なくとも
前記第１、第２のスイッチ素子がオフになってから前記
第１の共振ループが共振するまでの期間、前記第３のス
イッチ素子をオン状態とし、その期間終了後、第３のス
イッチ素子をオフ状態に切り替え、さらに第４のスイッ
チを前記第２の共振ループが半波共振するに十分な期間
オン状態とする第２のスイッチング制御手段とを具備す
る直流安定化電源装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10118594A JP3268118B2 (ja) | 1994-05-16 | 1994-05-16 | 直流安定化電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10118594A JP3268118B2 (ja) | 1994-05-16 | 1994-05-16 | 直流安定化電源装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07312864A JPH07312864A (ja) | 1995-11-28 |
| JP3268118B2 true JP3268118B2 (ja) | 2002-03-25 |
Family
ID=14293929
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10118594A Expired - Fee Related JP3268118B2 (ja) | 1994-05-16 | 1994-05-16 | 直流安定化電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3268118B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AT504121B1 (de) * | 2006-12-13 | 2008-03-15 | Siemens Ag Oesterreich | Schaltungsanordnung zur ansteuerung von schalttransistoren |
| AT504122B1 (de) * | 2006-12-19 | 2008-03-15 | Siemens Ag Oesterreich | Schaltwandler |
| JP5569085B2 (ja) * | 2010-03-25 | 2014-08-13 | サンケン電気株式会社 | スイッチモジュール及びそれを用いた共振型コンバータ装置 |
-
1994
- 1994-05-16 JP JP10118594A patent/JP3268118B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07312864A (ja) | 1995-11-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100852550B1 (ko) | 자기-구동 동기식 정류를 위한 방법 및 회로 | |
| EP0913026B1 (en) | Single ended forward dc-to-dc converter providing enhanced resetting for synchronous rectification | |
| US6188592B1 (en) | Externally-driven scheme for synchronous rectification | |
| JP4262886B2 (ja) | ダブルエンデッド絶縁ｄ．ｃ．−ｄ．ｃ．コンバータ | |
| WO2001067588A1 (en) | Synchronous rectification in a flyback converter | |
| US6819574B2 (en) | Self-driven circuit for synchronous rectifier DC/DC converter | |
| EP1495532B1 (en) | Soft switching converter using current shaping | |
| JP3268118B2 (ja) | 直流安定化電源装置 | |
| JP4452466B2 (ja) | 電力変換装置及びデッドタイム生成器 | |
| JP3259128B2 (ja) | 同期整流回路 | |
| JP3063823B2 (ja) | 電源回路 | |
| JPH10225114A (ja) | 同期整流回路 | |
| JPH0622560A (ja) | Ｄｃ−ａｃコンバータ | |
| JPS642556Y2 (ja) | ||
| KR960007997B1 (ko) | 영전압 스위칭 방식의 공진형 컨버터 | |
| JPH09285116A (ja) | 電源回路 | |
| JPH0715213Y2 (ja) | スイッチングトランジスタの駆動回路 | |
| JP2867676B2 (ja) | 同期整流回路 | |
| JP2742820B2 (ja) | 電源装置 | |
| JPS5941665Y2 (ja) | 水平ドライブ回路 | |
| JPH0246117Y2 (ja) | ||
| JP3269413B2 (ja) | Ｄｃ−ｄｃコンバ−タ | |
| JPH05260738A (ja) | フォワードコンバータ | |
| JP2002238253A (ja) | 絶縁型ｄｃーｄｃコンバータ | |
| JPH07203679A (ja) | 電力制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |