JPH02214218A

JPH02214218A - 極性転換回路

Info

Publication number: JPH02214218A
Application number: JP1033779A
Authority: JP
Inventors: Akira Igarashi; 明五十嵐
Original assignee: Nohmi Bosai Ltd
Current assignee: Nohmi Bosai Ltd
Priority date: 1989-02-15
Filing date: 1989-02-15
Publication date: 1990-08-27

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野］本発明は、極性転換回路に関するものである。

［従来の技術及び問題点］第３図は、本発明の極性反転もしくは転換回路が適用さ
れ得る装置の一例としての火災警報装置を示している。

第３図に示した火災警報装置は、−例として本件出願人
により本件出願と同日出願される「送電兼送信装置」内
に記載のものと同等としている。第３図では火災受信機
ＲＥから火災感知器ＤＥまたは中継器ＲＰに電源供給並
びに信号送出を行う場合の回路構成が示されているが、
これは説明のためであり、本発明の使用は、第３図に示
した火災警報装置に限定されるものではなく、電源供給
並びに信号送出を行うために極性転換回路の使用を必要
とするすべての装置に適用され得るのは当業者には容易
に理解されよう。

第３図の火災警報装置において、火災受信機ＲＥと、該
火災受信機ＲＥに複数個が接続される火災感知器ＤＥも
しくは中継器ＲＰとの間には、電源供給兼信号伝送の目
的で伝送線りが配設されている。大人受信機ＲＥから送
出される信号としては、中継器ＲＰに対する信号送出の
場合は、該中継器ＲＰに接続されている地区ベルに対し
てのディジタルの駆動指令信号や、種々の制御機に対し
てのディジタルの制御信号が、また、煙感知器のような
火災感知器ＤＥに対する信号送出の場合は、該煙感知器
の煙感知部に対してのディジタルの試験信号等が、シリ
アルもしくは直列伝送形態で送出される。

火災受信機ＲＥのマイクロプロセッサＭＰＵ　１で処理
されて送出されるべき駆動指令や制御指令もしくは試験
指令等のディジタル信号は、並列・直列変換器１により
直列形態に変換されて極性転換回路２の入力端子Ｉｎに
与えられる。該極性転換回路２は、入力端子Ｉｎに与え
られた信号の極性に応じて端末機器用電源Ｅの極性＋及
びを、それぞれ出力端子Ｓ１及びＳ２に接続するか、も
しくは逆転させてＳｌ及びＳ、に接続し、このようにし
て並列・直列変換器１から与えられた信号は、端末機器
用の電源としても用いられる電源Ｅの極性でもって極性
転換回路２の出力端子Ｓ１、ｓ２から伝送線り上に送出
される。

該伝送信号は、端末機器（火災感知器ＤＥもしくは中継
器ＲＰ）側の符号再生回路兼電源回路３で受信され、そ
こで整流されて、当該端末機器ＤＥもしくはＲＰで用い
られるべき電源として端末電源端子ＰＷかち取り出され
ると共に、符号再生回路兼電源回路３の信号出力端子Ｓ
Ｇからは、伝送されてきた直列形態の信号が取り出され
て直列・並列変換器４に与えられる。直列・並列変換器
４に与えられた直列形態の伝送信号は、そこで並列形態
に変換し戻されて、火災感知器ＤＥまたは中継器ＲＰの
マイクロプロセッサＭＰＵ２で信号処理された後、制御
指令用の駆動回路５、地区ベル用の駆動回路６、試験指
令用の駆動回路７等を駆動する。

第３図に示された極性転換回路２の内部回路構成が第４
図に示されており、ＰＮＰ型トランジスタＴｒ１．Ｔｒ
２、ＮＰＮ型トランジスタＴｒ１、Ｔ　Ｒｔ、インバー
タＩＶ、、ＩＶ、、バッファＢＵＢ　Ｕ　２が、入力端
子Ｉｎと出力端子Ｓ３、Ｓ、との間で、端末機器用電源
Ｅの第１の極性子及び第２の極性−に対して図示のよう
に接続されている。

並列・直列変換器１から入力端子Ｉｎに直列形態で入力
される信号が第１の符号「１」の場合には、線！、及び
インバータＩＶ１を介して「０」の信号がベースに与え
られるＰＮＰ）ランジスタＴｒ＋　と、線１１及びバッ
ファＢ　Ｕ　２を介して「１」の信号がベースに与えら
れるＮＰＮ）ランジスタＴＲ，とがオンとなり、かつイ
ンバータＩ　Ｖ　３、線１２及びインバータＩ　Ｖ　２
を介してｒｌ」の信号がベースに与えられるＰＮＰ）ラ
ンジスタＴｒ２と、インバータＩＶ、、線！、及びバ・
７フアＢ　Ｕ　＋を介して「０」の信号がベースに与え
られるＮＰＮトランジスタＴ　Ｒｓとがオフとなって、
これにより、出力端子の一方の側Ｓｌが電源Ｅの第１の
極性＋、他方の側Ｓ２が電源Ｅの第２の極性−に加電さ
れる。

また、並列・直列変換器１から入力端子Ｉｎに第２の符
号「０」信号が与えられた場合には、インバータ■■３
、線！、を介し、さらにインバータＩＶｚを通してベー
スに「０」信号が与えられるＰＮＰ）ランジスタＴｒｚ
と、インバータＩＶコ、線！、を介し、さらにバッファ
ＢＵ、を通してベースに「１」信号が与えられるＮＰＮ
）ランジスタＴｒｓがオンとなり、逆に、出力端子の一
方の側ｓ１が第２の極性−に、他方の側Ｓ２が第１の極
性子　に加電される。

このように、並列・直列変換器１からの「１」、「０」
の入力信号に応じて各出力端子Ｓ１、Ｓ２がそれぞれ＋
、−または−、十　に加電されて、各中継器もしくは火
災感知器に対してディジタルの指令信号が送出される。

第４図に示されるこのような極性転換回路２においては
、入力端子Ｉｎからの入力信号の符号が「１」→「０」
もしくは「０」→「１」に切換わるごとに転極が行われ
て出力端子Ｓ、及びＳ２における符号も転換するが、こ
の転極の際、ゲート回路やトランジスタのオフ時間にバ
ラツキや遅延があると、電源Ｅの短絡を起こす恐れがあ
る。

すなわち、入力信号のｒｌ、−ｒＯＪの切換時に、トラ
ンジスタＴｒ、のオフが遅れる場合は、トランジスタＴ
ｒｌ、Ｔｒ３が同時にオンする期間がわずかに発生し、
同様に、「０」→「１」の切換時に、トランジスタＴｒ
２のオフが遅れる場合は、トランジスタＴｒ２、Ｔｒ、
が同時にオンする期間がわずかに発生し、結果として、
電源Ｅの瞬時短絡が発生し、過大な短絡電流が流れて電
源Ｅの破壊あるいはトランジスタの破壊を招く恐れがあ
る。

この短絡を防ぐため、第４図の点Ａ、Ｂ、Ｃ等に直列に
抵抗を挿入する等して短絡を防止することが考えられる
が、その場合にも、これら抵抗による電圧降下が発生し
て無駄な電力が消費されるという不具合がある。

［問題点を解決するための手段］従って、本発明の目的は、直列抵抗を必要とせず、転極
時に符号の位相を制御することにより瞬時短絡を防止す
ることにある。

このため、本発明によれば、直列形態の入力信号の第１
の符号に応答して、電源の第１の極性を出力端子の一方
の側にかつ第２の極性を出力端子の他方の側に接続する
第１の接続を行うと共に、入力信号の第２の符号に応答
して、電源の第１の極性を出力端子の他方の側にかつ第
２の極性を出力端子の一方の側に接続する第２の接続を
行うようにした極性転換回路において、前記入力信号の符号の転喚時に、前記第２の符号から前
記第１の符号に転換するときは、前記第２の接続を解消
するように動作した後、所定の時間遅延後に前記第１の
接続を行わせるように動作すると共に、前記第１の符号
から前記第２の符号に転換するときは、前記第１の接続
を解消するように動作した後、所定の時間遅延後に前記
第２の接続を行わせるように動作する駆動回路を設けた
ことを特徴とする極性転換回路が提供される。

［作用］駆動回路を設け、入力信号の符号の転換時に、第２の符
号から第１の符号に転換するときは、第２の接続を解消
するように動作した後、所定の時間遅延後に第１の接続
を行わせるように動作すると共に、第１の符号から第２
の符号に転換するときは、第１の接続を解消するように
動作した後、所定の時間遅延後に第２の接続を行わせる
ようにしたので、素子のバラツキ等により極性転換時に
第１及び第２の接続の双方が同時に行われることによる
瞬時短絡は解消される。

［実施例］以下、本発明の一実施例による極性転換回路２′を第１
図により説明する。第１図に示す極性転換回路２′には
、第４図に示したものと同様の回路素子Ｔ　ｒ　＋　〜
Ｔ　ｒ　４、Ｅ、ＢＵ、、ＢＵ２、ＩＶ、、Ｉ　Ｖ　ｚ
を含む回路構成に加えて、−段のシフトレジスタＳＲ、
アンド回路Ａ１、及び負論理入力のアンド回路すなわち
ノア回路Ａ、を含む駆動回路２“が、入力端子Ｉｎと線
ｌ３、！、との間に追設されて示されている。

回路２″において、シフトレジスタＳＲの端子Ｄ　ａｔ
ａは並列・直列変換器１からの信号を受ける入力端子Ｉ
ｎに接続されていると共に、極性転換回路２°に与えら
れるクロック信号は、該シフトレジスタＳＲの端子ＣＬ
Ｋに与えられる。

シフトレジスタＳＲの論段の内のｎ段のみ（例えば、ｎ
＝４）を用いる場合について説明すると、シフトレジス
タＳＲの端子Ｑ、及びＱｎがアンド回路Ａ１及びノア回
路Ａ２の一方（上側）及び他方（下側）の端子にそれぞ
れ接続される。アンド回路Ａ１の出力は線１１に接続さ
れると共に、ノア回路Ａ２の出力は線１２に接続される
。線１．．１２は第４図に示したのと同様に、線ｉ１に
ついては、インバータＩＶ、及びバッファＢ　Ｕ　ｚを
介してそれぞれトランジスタＴｒ＋及びＴｒ、のベース
に接続されていると共に、線１２については、インバー
タＩＶ、及びバッファＢＵ、を介してそれぞれトランジ
スタＴｒ２及びＴｒ３のベースに接続されている。

今、シフトレジスタＳＲのクロック端子ＣＬＫに与えら
れるクロック信号の周波数をｆｃｌｋとし、また、入力
端子Ｉｎに与えられる並列・直列変換器１からのディジ
タルの指令信号の速度をＤａｔａ　Ｒａｔｅとすると、
第２図ノ（ａ）及び（ｂ）から分かるように、Ｄａｔａ　Ｒａｔｅ　　＜＜　　ｆｃｌｋとなることが
必要であり、すなわち、クロック信号の周波数は、ディ
ジタル指令信号の速度よりも充分に高いことが必要であ
る０通常、これらの周波数比は１６倍以上に設定される
。

第１図の動作を第２図をも用いて説明すると、極性転換
回路２°の入力端子ＩｎからシフトレジスタＳＲの端子
Ｄ　ａｔａに与えられる並列・直列変換器１からの信号
は、端子ＣＬＫに１つのクロックが与えられるごとに１
つづつ右にシフトされていく。

第２図（ｂ）に示すように、時刻ｔ１において入力信号
Ｄ　ａｔａが第２の符号「０」から第１の符号「１」に
変化したとすると、第２図（ｃ）に示すように端子Ｑ、
からの出力は、１つあとのクロックの立ち上がり時刻Ｌ
２において「０」→「１」に変化し、そして端子Ｑｎす
なわちＱ、からの出力は、第２図（ｄ）に示すように、
４つあとのクロックの立ち上がり時刻ｔ、において「０
」→「ｌ」に変化する。

アンド回路Ａ１からの出力すなわち線１１上の信号は、
第２図（ｅ）に示すように、端子Ｑ、及びＱ４の双方が
「１」を出力する時刻ｔ、において「０」から「１」に
転換され、また、ノア回路Ａ２からの出力すなわち線１
２上の信号は、第２図（「）に示すように、端子Ｑ、ま
たはＱ、のいずれか−方がｒｌ、になった時点、すなわ
ち時刻Ｌ２において　「１」から「０」に転換される。

これにより、時刻し、において並列・直列変換器１から
の信号Ｄ　ａｔａが第２の符号「０」→第１の符号「１
」に転換した場合は、ノア回路Ａ２の出力すなわち線１
２上の信号は時間間隔Ｔ１だけ遅れて立ち下がり、アン
ド回路Ａ、の出力すなわち線／、上の信号は時間間隔Ｔ
２だけ遅れて立ち上がり、従って時間間隔Ｔ、の間は、
線ＩＩ上及び１２上の双方の信号が「０」となる。

第４図で前述したように線！、上の信号が「１」のとき
はトランジスタＴｒ、及びＴｒ、がオンし、また、線１
２上の信号がｒｌ、のときはトランジスタＴｒ２及びＴ
ｒ３がオンするので、線１１及び１２の双方の信号が「
０」である時間間隔Ｔコの間は、トランジスタＴｒｌ〜
Ｔｒ、のすべてをオフとするようにする。トランジスタ
等のバラツキを吸収できるようにこの時間間隔Ｔ、の長
さを適当に選択することにより、電源の短絡の問題は解
消される。

なお、時刻ｔ１で入力信号Ｄ　ａｔａが立ち上がり後、
時刻ｔ、において、アンド回路ＡＩの出力すなわち線１
１上の信号が「１」となって、出力端子ｓ１．ｓ２にお
ける極性を　士、−に転極するので、本実・施例の場合
、入力信号Ｄ　ａｔａが「０」→「１」に切換わるとき
は時間間隔Ｔ２の位相遅れがあることになる。

同様に、第２図（ｂ）に示すように、時刻し、において
信号Ｄａｔａが第１の符号「１」から第２の符号「０」
に変化したとすると、第２図（ｃ）に示すように端子Ｑ
１からの出力は、１つあとのクロックの立ち上がり時刻
ｔ５において「１」→「０」に変化し、そして端子Ｑ、
からの出力は、第２図（ｄ）に示すように、４つあとの
クロックの立ち上がり時刻ｔ、において「１」→「０」
に変化する。

アンド回路Ａ１からの出力すなわち線ｌｌ上の信号は、
第２図（ｅ）に示すように、端子Ｑ１及びＱ４のいずれ
かが「０」となる時刻ｔ５において「１」から「０」に
転換され、また、ノア回路Ａ２からの出力すなわち線！
、上の信号は、第２図（ｆ）に示すように、端子Ｑ、及
びＱ、の双方が「０」になった時点、すなわち時刻り、
において「０」から「１」に転換される。

これにより、時刻ｔ４において並列・直列変換器１から
の信号Ｄ　ａｔａが第１の符号「１」→第２の符号「０
」に転換した場合は、アンド回路Ａ１の出力すなわち線
！、上の信号は時間間隔Ｔ４だけ遅れて立ち下がり、ノ
ア回路Ａ２の出力すなわち線１２上の信号は時間間隔Ｔ
、たけ遅れて立ち上がり、従って時間間隔Ｔ６の間は、
線ｒ１上及び１２上の双方の信号が「０」となり、前述
と同様、この時間間隔Ｔ、の間はトランジスタＴｒ＋〜
Ｔｒ４のすべてがオフとされるようにする。

なお、この場合も、時刻ｔ、で入力信号Ｄ　ａｔａが立
ち下がり後、時刻Ｌ６においてノア回路Ａ２の出力すな
わち線１２上の信号が「１」となって、出力端子ｓ１、
Ｓ、における極性を一１十に転極するので、入力信号Ｄ
ａｔａが第１の符号「１」→第２の符号「０」に切換わ
るときは時間間隔Ｔ。

の位相遅れがあることになる。

以上のように、入力信号の立ち上がり時には時間間隔Ｔ
、の間、また立ち下がり時には時間間隔Ｔ６の間、すべ
てのトランジスタＴｒ、〜Ｔｒ４をオフとするようにし
ているので、これら時間間隔Ｔ、及びＴ６を適切に選択
することにより、転極時の短絡を効果的に防止すること
が可能である。

なお、時間間隔Ｔ３及びＴ、は、シフトレジスタＳＲの
クロック周波数、あるいはシフトレジスタＳＲの出力タ
ップ段数Ｑｎを変更することにより自由に選択可能であ
る。

また、感知器や中継器等の端末は、受信機からの電源供
給が瞬停されることになるが、端末に、受信機から供給
される電源によって充電されるコンデンサ等のバックア
ップ電源を設け、瞬停時にバックアップ電源より電源を
供給するようにすれば良い。

［発明の効果］以上、本発明によれば、直列抵抗を用いずに、極性転極
時に符号の位相を制御して第１の接続と第２の接続が同
時に発生しないように構成したので、ゲート回路やトラ
ンジスタのオフ時間等にバラツキや遅延があっても、電
源の瞬時短絡を防止でき、過大な短絡電流が流れて電源
あるいはトランジスタを破壊してしまうという問題は解
消される。また、直列抵抗を用いていないので、無駄な
電力が消費されるという不具合も解消される。

【図面の簡単な説明】

第１図は、本発明の一実施例による極性転換回路を示す
回路図、第２図は、第１図の動作を説明するためのタイ
ミング・チャートを示す図、第３図は、本発明が適用さ
れ得る警報設備の一例を示すブロック回路図、第４図は
、従来の極性転換回路を示す回路図、である。図において、１は並列・直列変換器、２°は極性転換回
路、Ｅは電源、Ｓ２、ｓ２は出力端子、Ｉｎは入力端子
、２”は駆動回路、ＳＲはシフト、レジスタ、ＣＬＫは
クロック端子、Ａ１はアンド回路、Ａ２はノア回路、で
ある。第１図

Claims

【特許請求の範囲】直列形態の入力信号の第１の符号に応答して、電源の第
１の極性を出力端子の一方の側にかつ第２の極性を出力
端子の他方の側に接続する第１の接続を行うと共に、入
力信号の第２の符号に応答して、電源の第１の極性を出
力端子の他方の側にかつ第２の極性を出力端子の一方の
側に接続する第２の接続を行うようにした極性転換回路
において、前記入力信号の符号の転換時に、前記第２の符号から前
記第１の符号に転換するときは、前記第２の接続を解消
するように動作した後、所定の時間遅延後に前記第１の
接続を行わせるように動作すると共に、前記第１の符号
から前記第２の符号に転換するときは、前記第１の接続
を解消するように動作した後、所定の時間遅延後に前記
第２の接続を行わせるように動作する駆動回路を設けた
ことを特徴とする極性転換回路。