JPH02912Y2 - - Google Patents
Info
- Publication number
- JPH02912Y2 JPH02912Y2 JP4635383U JP4635383U JPH02912Y2 JP H02912 Y2 JPH02912 Y2 JP H02912Y2 JP 4635383 U JP4635383 U JP 4635383U JP 4635383 U JP4635383 U JP 4635383U JP H02912 Y2 JPH02912 Y2 JP H02912Y2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- base drive
- chip
- emitter
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 239000004020 conductor Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 208000019300 CLIPPERS Diseases 0.000 description 1
- 208000021930 chronic lymphocytic inflammation with pontine perivascular enhancement responsive to steroids Diseases 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
Landscapes
- Bipolar Transistors (AREA)
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
Description
【考案の詳細な説明】
本考案はパワートランジスタの素子構造に関す
る。
る。
パワートランジスタは、例えば第１図に示され
るように、破線ブロツクで示すシリコンチツプ１
上にトランジスタTrが形成され、シリコンチツ
プ１がトランジスタケース２（実線ブロツクで示
す）に収納され、トランジスタTrのチツプ上各
端子とケース２の外部引出し端子Ｂ，Ｃ，Ｅ間は
ボンデイング線３B，３C，３Eにより接続された
構造になる。なお、チツプ上に一体形成されてト
ランジスタTrに接続されるダイオードＤはエミ
ツタ・コレクタ間の逆バイアスからの保護用又は
該トランジスタをトランジスタ式電圧形インバー
タやチヨツパのスイツチ素子とする場合のフライ
ホイールダイオードとして用いられる。
るように、破線ブロツクで示すシリコンチツプ１
上にトランジスタTrが形成され、シリコンチツ
プ１がトランジスタケース２（実線ブロツクで示
す）に収納され、トランジスタTrのチツプ上各
端子とケース２の外部引出し端子Ｂ，Ｃ，Ｅ間は
ボンデイング線３B，３C，３Eにより接続された
構造になる。なお、チツプ上に一体形成されてト
ランジスタTrに接続されるダイオードＤはエミ
ツタ・コレクタ間の逆バイアスからの保護用又は
該トランジスタをトランジスタ式電圧形インバー
タやチヨツパのスイツチ素子とする場合のフライ
ホイールダイオードとして用いられる。
こうした構造のパワートランジスタをそのベー
ス電流制御によつてスイツチ動作させる場合（又
は高周波電流制御動作をさせる場合）、エミツタ
に接続されるボンデイング線３Eのインダクタン
ス分がベースドライブに問題となる。例えば第２
図のスイツチ回路に使用してエミツタボンデイン
グ線３Eが持つインダクタンス分をlEとすると、
トランジスタTrに順方向電流iCを流す状態でベー
スに逆バイアス電流を供給して電流ICをしや断し
たとき、ボンデイング線３Eに図示極性で発生す
る電圧eEは eE＝lEdiC／dt となる。この電圧eEはベースドライブ回路４から
トランジスタのベースに印加するドライブ信号に
逆極性で加算すなわちドライブ信号レベルを低下
させる作用を生じ、ベースドライブ不足を起した
りベースドライブ回路４の逆バイアス出力を十分
にする構成を必要とする。この電圧eEによる影響
はトランジスタをオン制御する場合にも起る。な
お、第２図中５はインダクタンス分を持つ負荷、
６はクリツパー用ダイオードである。
ス電流制御によつてスイツチ動作させる場合（又
は高周波電流制御動作をさせる場合）、エミツタ
に接続されるボンデイング線３Eのインダクタン
ス分がベースドライブに問題となる。例えば第２
図のスイツチ回路に使用してエミツタボンデイン
グ線３Eが持つインダクタンス分をlEとすると、
トランジスタTrに順方向電流iCを流す状態でベー
スに逆バイアス電流を供給して電流ICをしや断し
たとき、ボンデイング線３Eに図示極性で発生す
る電圧eEは eE＝lEdiC／dt となる。この電圧eEはベースドライブ回路４から
トランジスタのベースに印加するドライブ信号に
逆極性で加算すなわちドライブ信号レベルを低下
させる作用を生じ、ベースドライブ不足を起した
りベースドライブ回路４の逆バイアス出力を十分
にする構成を必要とする。この電圧eEによる影響
はトランジスタをオン制御する場合にも起る。な
お、第２図中５はインダクタンス分を持つ負荷、
６はクリツパー用ダイオードである。
本考案は上述までの事情に鑑みてなされたもの
で、チツプ上のエミツタ端子からケースに設けた
ベースドライブ専用外部引出し端子にボンデイン
グ接続した構造とすることにより、ベースドライ
ブを確実、容易にした素子構造を提供することを
目的とする。
で、チツプ上のエミツタ端子からケースに設けた
ベースドライブ専用外部引出し端子にボンデイン
グ接続した構造とすることにより、ベースドライ
ブを確実、容易にした素子構造を提供することを
目的とする。
第３図は本考案の一実施例を示す素子構成図で
ある。同図が第１図と異なる部分は、チツプ１上
のエミツタ端子ｅにはケース２のエミツタ外部引
出し端子Ｅとの接続のほかに、ケース２に設けた
ベースドライブ専用エミツタ外部引出し端子B0
とを接続した構造にある。この接続は他のボンデ
イング線３E，３B，３Cと同様のボンデイング線
３0によつてなされる。
ある。同図が第１図と異なる部分は、チツプ１上
のエミツタ端子ｅにはケース２のエミツタ外部引
出し端子Ｅとの接続のほかに、ケース２に設けた
ベースドライブ専用エミツタ外部引出し端子B0
とを接続した構造にある。この接続は他のボンデ
イング線３E，３B，３Cと同様のボンデイング線
３0によつてなされる。
こうした素子構造において、ベースドライブ回
路４は端子B0を基準電位としてベース端子Ｂに
ドライブ信号を加える。これにより、ボンデイン
グ線３Eに流れる負荷電流iCのオン・オフで発生
する電圧eEはベースドライブ電流経路から取除か
れ、該ドライブ信号への影響がなくなる。なお、
ボンデイング線３0に流れるベース電流による誘
起電圧は該ベース電流がエミツタ電流に比べて十
分に低いことから該電圧による影響は殆んどな
い。
路４は端子B0を基準電位としてベース端子Ｂに
ドライブ信号を加える。これにより、ボンデイン
グ線３Eに流れる負荷電流iCのオン・オフで発生
する電圧eEはベースドライブ電流経路から取除か
れ、該ドライブ信号への影響がなくなる。なお、
ボンデイング線３0に流れるベース電流による誘
起電圧は該ベース電流がエミツタ電流に比べて十
分に低いことから該電圧による影響は殆んどな
い。
本考案による素子構造は、パワートランジスタ
を並列接続して１つのスイツチ素子として動作さ
せる場合にも有効となる。例えば、第４図に示す
ように、第３図に示す構造のトランジスタを３つ
並列接続する接合、各トランジスタのケース21，
２2，２3のエミツタ端子Ｅを互いに接続する導体
７が持つインダクタンス分l7により、電流iCのオ
ン・オフ時に誘起電圧e7が発生するが、各トラン
ジスタのベースドライブ専用端子B0を導体８で
共通接続して各トランジスタにベースドライブ信
号を印加する構成にすれば該電圧e7によるベース
ドライブ信号への影響を無くして各トランジスタ
に同じレベルのベースドライブ信号を与えること
ができ、トランジスタ間のじよう乱電流の影響を
小さくすることができる。
を並列接続して１つのスイツチ素子として動作さ
せる場合にも有効となる。例えば、第４図に示す
ように、第３図に示す構造のトランジスタを３つ
並列接続する接合、各トランジスタのケース21，
２2，２3のエミツタ端子Ｅを互いに接続する導体
７が持つインダクタンス分l7により、電流iCのオ
ン・オフ時に誘起電圧e7が発生するが、各トラン
ジスタのベースドライブ専用端子B0を導体８で
共通接続して各トランジスタにベースドライブ信
号を印加する構成にすれば該電圧e7によるベース
ドライブ信号への影響を無くして各トランジスタ
に同じレベルのベースドライブ信号を与えること
ができ、トランジスタ間のじよう乱電流の影響を
小さくすることができる。
同様に、１チツプ上に複数のパワートランジス
タを形成してチツプ上又はケース内ボンデイング
線によつて各トランジスタを並列接続する場合に
も各トランジスタにベースドライブ専用端子を設
けることにより、同等の作用効果を得ることがで
きる。
タを形成してチツプ上又はケース内ボンデイング
線によつて各トランジスタを並列接続する場合に
も各トランジスタにベースドライブ専用端子を設
けることにより、同等の作用効果を得ることがで
きる。
以上のとおり、本考案によれば、パワートラン
ジスタのチツプ上エミツタ端子からケースのベー
スドライブ専用端子に引出した素子構造とするた
め、エミツタボンデイング線及び外部並列接続導
体が持つインダクタンス分によるベースドライブ
への影響を無くすことができ、スイツチ動作又は
高周波動作させる場合のベースドライブを確実に
するし該ドライブ回路構成の簡単化、コストダウ
ンを図ることができる効果がある。
ジスタのチツプ上エミツタ端子からケースのベー
スドライブ専用端子に引出した素子構造とするた
め、エミツタボンデイング線及び外部並列接続導
体が持つインダクタンス分によるベースドライブ
への影響を無くすことができ、スイツチ動作又は
高周波動作させる場合のベースドライブを確実に
するし該ドライブ回路構成の簡単化、コストダウ
ンを図ることができる効果がある。
第１図は従来のパワートランジスタの素子構成
図、第２図は従来構成におけるベースドライブへ
の影響を説明するためのスイツチ回路図、第３図
は本考案の一実施例を示す素子構成図、第４図は
本考案の応用例を示す回路図である。 １……シリコンチツプ、２……トランジスタケ
ース、３E，３B，３C，３0……ボンデイング線、
Ｂ，Ｃ，Ｅ……外部引出し端子、B0……ベース
ドライブ専用端子、４……ベースドライブ回路、
７，８……接続導体。
図、第２図は従来構成におけるベースドライブへ
の影響を説明するためのスイツチ回路図、第３図
は本考案の一実施例を示す素子構成図、第４図は
本考案の応用例を示す回路図である。 １……シリコンチツプ、２……トランジスタケ
ース、３E，３B，３C，３0……ボンデイング線、
Ｂ，Ｃ，Ｅ……外部引出し端子、B0……ベース
ドライブ専用端子、４……ベースドライブ回路、
７，８……接続導体。
Claims (1)
- パワートランジスタが形成され該トランジスタ
の各引出し端子が形成されたチツプと、このチツ
プを収納し上記各端子に対応づけてボンデイング
線で接続される外部引出し端子及び上記チツプ上
のエミツタ引出し端子とボンデイング線で接続さ
れるベースドライブ専用の基準電位端子にされる
外部引出し端子を有するトランジスタケースとを
備えたことを特徴とするパワートランジスタの素
子構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1983046353U JPS59152746U (ja) | 1983-03-30 | 1983-03-30 | パワ−トランジスタの素子構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1983046353U JPS59152746U (ja) | 1983-03-30 | 1983-03-30 | パワ−トランジスタの素子構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59152746U JPS59152746U (ja) | 1984-10-13 |
| JPH02912Y2 true JPH02912Y2 (ja) | 1990-01-10 |
Family
ID=30176908
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1983046353U Granted JPS59152746U (ja) | 1983-03-30 | 1983-03-30 | パワ−トランジスタの素子構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59152746U (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011151682A2 (ja) * | 2010-06-03 | 2011-12-08 | パナソニック電工株式会社 | 半導体装置およびこれを用いた半導体リレー |
-
1983
- 1983-03-30 JP JP1983046353U patent/JPS59152746U/ja active Granted
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011151682A2 (ja) * | 2010-06-03 | 2011-12-08 | パナソニック電工株式会社 | 半導体装置およびこれを用いた半導体リレー |
| JP2011254013A (ja) * | 2010-06-03 | 2011-12-15 | Panasonic Electric Works Co Ltd | 半導体装置およびこれを用いた半導体リレー |
| WO2011151682A3 (ja) * | 2010-06-03 | 2012-01-26 | パナソニック電工株式会社 | 半導体装置およびこれを用いた半導体リレー |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59152746U (ja) | 1984-10-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5981113U (ja) | 出力電力制御回路 | |
| JPH02912Y2 (ja) | ||
| JPS6369306A (ja) | 電流ミラ−回路 | |
| JPS6280421U (ja) | ||
| JP3198266B2 (ja) | 電力用半導体モジュール | |
| JPS60153315U (ja) | 過電流保護機能を有する定電圧電源回路 | |
| JPH03876Y2 (ja) | ||
| JPH0530181Y2 (ja) | ||
| JPS62187319U (ja) | ||
| JPS6238332Y2 (ja) | ||
| JPS606329U (ja) | 電力増幅器の保護回路 | |
| JPS6164744U (ja) | ||
| JPS6327996U (ja) | ||
| JPS6014684U (ja) | スイツチング電源装置 | |
| JPS59169139U (ja) | 電子ヒユ−ズ | |
| JPS6066291U (ja) | インバ−タ装置 | |
| JPS60134326U (ja) | 高耐圧直流スイツチング回路 | |
| JPS588206U (ja) | 半導体回路 | |
| JPS6052513U (ja) | 直流安定化回路 | |
| JPS5963684U (ja) | ゲ−トタ−ンオフ・サイリスタのゲ−ト電源回路 | |
| JPH01110525U (ja) | ||
| JPH0531847B2 (ja) | ||
| JPS59119623U (ja) | 電圧ミラ−回路 | |
| JPS62115731U (ja) | ||
| JPS6032820U (ja) | 電流ミラ−回路 |