JPS6188787A - パルス幅変調駆動回路 - Google Patents
パルス幅変調駆動回路Info
- Publication number
- JPS6188787A JPS6188787A JP59208542A JP20854284A JPS6188787A JP S6188787 A JPS6188787 A JP S6188787A JP 59208542 A JP59208542 A JP 59208542A JP 20854284 A JP20854284 A JP 20854284A JP S6188787 A JPS6188787 A JP S6188787A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- input
- reference electrode
- pulse width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
- H02P7/00—Arrangements for regulating or controlling the speed or torque of electric DC motors
- H02P7/06—Arrangements for regulating or controlling the speed or torque of electric DC motors for regulating or controlling an individual dc dynamo-electric motor by varying field or armature current
- H02P7/18—Arrangements for regulating or controlling the speed or torque of electric DC motors for regulating or controlling an individual dc dynamo-electric motor by varying field or armature current by master control with auxiliary power
- H02P7/24—Arrangements for regulating or controlling the speed or torque of electric DC motors for regulating or controlling an individual dc dynamo-electric motor by varying field or armature current by master control with auxiliary power using discharge tubes or semiconductor devices
- H02P7/28—Arrangements for regulating or controlling the speed or torque of electric DC motors for regulating or controlling an individual dc dynamo-electric motor by varying field or armature current by master control with auxiliary power using discharge tubes or semiconductor devices using semiconductor devices
- H02P7/285—Arrangements for regulating or controlling the speed or torque of electric DC motors for regulating or controlling an individual dc dynamo-electric motor by varying field or armature current by master control with auxiliary power using discharge tubes or semiconductor devices using semiconductor devices controlling armature supply only
- H02P7/288—Arrangements for regulating or controlling the speed or torque of electric DC motors for regulating or controlling an individual dc dynamo-electric motor by varying field or armature current by master control with auxiliary power using discharge tubes or semiconductor devices using semiconductor devices controlling armature supply only using variable impedance
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Control Of Direct Current Motors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈発明の技術分野〉
この発明は、ロボットのサーボアンプなどに用いられる
パルス幅変調（Ｐｕ１ｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａ
ｔｉｏｎ；以下単に「ＰＷ〜１」という）駆動回路に関
する。
パルス幅変調（Ｐｕ１ｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａ
ｔｉｏｎ；以下単に「ＰＷ〜１」という）駆動回路に関
する。
〈発明の背景〉
例えばロボットのサーボモータを駆動するこの種の駆動
回路は、第４図に示す如く、４個の電界効果トランジス
タ（以下、単にｌ’−ＦＥＴＪという）をもってブリッ
ジ回路５が形成され、このブリッジ回路５中へ被駆動モ
ータ〜■を含ませである。このブリッジ回路５は、パル
ス幅変調入力ＰＷλ１（以下、単に「ＰＷＭ入力」とい
う）とブリッジ回路５内の電流の方向を決定するための
入力Ｄ ｉ Ｒ（以下、単に「ＤｉＲ入力」という）と
に基いて、モータＭへの駆動電流を与えるためのもので
ある。尚パワー電源ＰＳ、ロジック電源ＶＤＤおよび電
源Ｖ、。は、ともに、正の電位に保たれている。
回路は、第４図に示す如く、４個の電界効果トランジス
タ（以下、単にｌ’−ＦＥＴＪという）をもってブリッ
ジ回路５が形成され、このブリッジ回路５中へ被駆動モ
ータ〜■を含ませである。このブリッジ回路５は、パル
ス幅変調入力ＰＷλ１（以下、単に「ＰＷＭ入力」とい
う）とブリッジ回路５内の電流の方向を決定するための
入力Ｄ ｉ Ｒ（以下、単に「ＤｉＲ入力」という）と
に基いて、モータＭへの駆動電流を与えるためのもので
ある。尚パワー電源ＰＳ、ロジック電源ＶＤＤおよび電
源Ｖ、。は、ともに、正の電位に保たれている。
次に、第４図の回路動作を、ブリッジ回路５のみを取り
出した第５図と、そのタイミングチャートである第６図
とを参照して説明する。
出した第５図と、そのタイミングチャートである第６図
とを参照して説明する。
まずＤｉＲ入力とＰＷＭ入力とがともに高レベル（以下
、“Ｈ”の如く表わす）であるときには、各ＦＥＴ１〜
４のそれぞれの前段の入力Ｅ。
、“Ｈ”の如く表わす）であるときには、各ＦＥＴ１〜
４のそれぞれの前段の入力Ｅ。
〜Ｅ４は、Ｅ１＝Ｅ４＝”Ｌ” であり、かつＥ２：Ｅ
３＝”Ｈ”である。このため、ＦＥＴ１〜４のそれぞれ
のゲート電圧は、第６図（ａ）中、ａｌで示す期間内の
レベルを有することとなり、ＦＥＴ１，４はＯＮ、ＦＥ
Ｔ２，３はＯＦＦとなって、第５図（ａｌに矢印Ｓｌで
示した方向の電流が、モータＭを通して流れる。次に、
ＰＷＭ入力が“Ｌ”となると、Ｅ２とＥ、どがそれぞれ
反転し、第６図（ａｌ中にａ２で示す期間内のゲート電
圧レベルとなって、ＦＥＴ１，２はＯＮ、ＦＥＴ３，４
はＯＦＦとなる。
３＝”Ｈ”である。このため、ＦＥＴ１〜４のそれぞれ
のゲート電圧は、第６図（ａ）中、ａｌで示す期間内の
レベルを有することとなり、ＦＥＴ１，４はＯＮ、ＦＥ
Ｔ２，３はＯＦＦとなって、第５図（ａｌに矢印Ｓｌで
示した方向の電流が、モータＭを通して流れる。次に、
ＰＷＭ入力が“Ｌ”となると、Ｅ２とＥ、どがそれぞれ
反転し、第６図（ａｌ中にａ２で示す期間内のゲート電
圧レベルとなって、ＦＥＴ１，２はＯＮ、ＦＥＴ３，４
はＯＦＦとなる。
これにより第５図（ａ）に矢印Ｓ２で示した回生電流と
、矢印Ｓ３で示したモータＭの逆起電力による電流とが
相殺されつつ、より大きな電流値を有する方向への電流
が流れることになる。
、矢印Ｓ３で示したモータＭの逆起電力による電流とが
相殺されつつ、より大きな電流値を有する方向への電流
が流れることになる。
第５図（ｂ）および第６図（ｂ）は、上述の場合と反対
に、ＤｉＲ入力が“Ｌ”で、かっｐｗ〜■入力が”Ｌ″
（第６図（ｂｌ中にす、で示す期間）および入力ＰＷ
Ｍが“Ｈ”（第６図（ｂ）中にｂ２で示す期間）にそれ
ぞれ対応しており、期間ｂ１においてＦＥＴ２，３がＯ
Ｎ となって第５図（ｂ）の矢印Ｔ。
に、ＤｉＲ入力が“Ｌ”で、かっｐｗ〜■入力が”Ｌ″
（第６図（ｂｌ中にす、で示す期間）および入力ＰＷ
Ｍが“Ｈ”（第６図（ｂ）中にｂ２で示す期間）にそれ
ぞれ対応しており、期間ｂ１においてＦＥＴ２，３がＯ
Ｎ となって第５図（ｂ）の矢印Ｔ。
の方向に、また、期間ｂ２においてＦＥＴ１，２がＯＮ
となって矢印Ｔ２およびＴ３の方向に、それぞれ電流が
流れることになる。
となって矢印Ｔ２およびＴ３の方向に、それぞれ電流が
流れることになる。
このようにＰＷＭ入力が”Ｈ”、“Ｌ”を繰返すことに
よって、モータＭへの駆動電流が制御されるが、第６図
（ａｌの期間ａ１のように、Ｆ ＥＴ ｌ 、４のそれ
ぞれのゲート電圧が“Ｈ”となって、ＦＥＴＩ、４がＯ
Ｎになると、ＦＥＴ１のソース電位がパワー電源ＰＳの
電位付近まで上昇してしまう。
よって、モータＭへの駆動電流が制御されるが、第６図
（ａｌの期間ａ１のように、Ｆ ＥＴ ｌ 、４のそれ
ぞれのゲート電圧が“Ｈ”となって、ＦＥＴＩ、４がＯ
Ｎになると、ＦＥＴ１のソース電位がパワー電源ＰＳの
電位付近まで上昇してしまう。
このため、ＦＥＴ１のゲート電極に与えるへき°Ｈ”
レベル電位として、パワー電源Ｐｓの電位と同程度のも
のを用いた場合には、ゲート・ソース間電圧が０ボルト
程度に下降してしまい、ＦＥＴ１はＯＮ状態を持続でき
なくなる。このような事態を防止するためには、電源■
Ｔｃとして、パワー電源ｐｓの電位よりも１０ボルト程
度高いものを用いるか、または、パワー電、原ＰＳに付
加するための１０ボルト電源を用いる必要があり、これ
は、ＦＥＴ２についても同様である（ただし、ＦＥＴ３
，４については、このような事態は発生しないため、第
４図に示す如く、１２■程度のロジック電源■ＤＤをゲ
ート電源として使用できる。）。
レベル電位として、パワー電源Ｐｓの電位と同程度のも
のを用いた場合には、ゲート・ソース間電圧が０ボルト
程度に下降してしまい、ＦＥＴ１はＯＮ状態を持続でき
なくなる。このような事態を防止するためには、電源■
Ｔｃとして、パワー電源ｐｓの電位よりも１０ボルト程
度高いものを用いるか、または、パワー電、原ＰＳに付
加するための１０ボルト電源を用いる必要があり、これ
は、ＦＥＴ２についても同様である（ただし、ＦＥＴ３
，４については、このような事態は発生しないため、第
４図に示す如く、１２■程度のロジック電源■ＤＤをゲ
ート電源として使用できる。）。
このように、従来のＰＷＭ駆動回路では、パワー電源よ
りも１０■程度高い定電位を得るための余分の電源を要
し、回路製作上のコストを引き上げる要因となっていた
。
りも１０■程度高い定電位を得るための余分の電源を要
し、回路製作上のコストを引き上げる要因となっていた
。
〈発明の目的〉
この発明は、ブリッジ回路を構成するＦＥＴの制御電極
に与えるべき信号を供給するための。
に与えるべき信号を供給するための。
余分の電源を不要とし、それによって、製作上のコスト
を低減できるＰＷＭ駆動回路を提供することを目的とす
る。
を低減できるＰＷＭ駆動回路を提供することを目的とす
る。
〈発明の構成および効果〉
上述の目的を達成するため、この発明にかかるＰ Ｗ
Ｍ駆動回路では、彼駆動負荷側に基ω電極が接続される
ＦＥＴの制御電極へ、ＰＷＭ入力に応じた信号を入力と
し、前記基準電極倶１１から取り出された信号を帰還入
力とするプートストラップ回路の出力を与えるように構
成した。
Ｍ駆動回路では、彼駆動負荷側に基ω電極が接続される
ＦＥＴの制御電極へ、ＰＷＭ入力に応じた信号を入力と
し、前記基準電極倶１１から取り出された信号を帰還入
力とするプートストラップ回路の出力を与えるように構
成した。
この発明によれば、当該ＦＥＴがＯＮ状態となって、そ
の基準電極電位が変動しても、基準電極と制御電極との
間の電圧はほぼ一定値をとることになり、余分な電源に
よってこの電工を維持する必要はない。したがって、こ
の種の電源は不要となり、回路製作上のコストを低減で
きる等、考案目的を達成した顕著な効果を奏する。
の基準電極電位が変動しても、基準電極と制御電極との
間の電圧はほぼ一定値をとることになり、余分な電源に
よってこの電工を維持する必要はない。したがって、こ
の種の電源は不要となり、回路製作上のコストを低減で
きる等、考案目的を達成した顕著な効果を奏する。
〈実施例の説明〉
この発明の一実施例であるＰ Ｗ Ｍモータｌｉ１９３
３回路の構成を第１図に示す。この回路は、Ｐ）〜°＼
ｆ入力およびＤｉＲ入力（または、その反転信号である
ＤｉＲ入力）に応じた信号を入力とする一対のプートス
トラップ回路１６．１８を含んでいる。このブートスト
ラップ回路１６．１８は、第１および第２の定電位点で
あるパワー電源ｌ′Ｓと接地レベルＧとの間に介挿され
たブリッジロ路１５に含まれるＦＥＴＩＩ、１２の基準
電極（ソース電極）から取り出された信号を、それぞれ
帰還入力とするものであり、そしてＦＥＴ１ｌ。
３回路の構成を第１図に示す。この回路は、Ｐ）〜°＼
ｆ入力およびＤｉＲ入力（または、その反転信号である
ＤｉＲ入力）に応じた信号を入力とする一対のプートス
トラップ回路１６．１８を含んでいる。このブートスト
ラップ回路１６．１８は、第１および第２の定電位点で
あるパワー電源ｌ′Ｓと接地レベルＧとの間に介挿され
たブリッジロ路１５に含まれるＦＥＴＩＩ、１２の基準
電極（ソース電極）から取り出された信号を、それぞれ
帰還入力とするものであり、そしてＦＥＴ１ｌ。
１２の制御電極としてのゲート電極には、これらブート
ストラップ回路１６．１８の出力がそれぞれ与えられて
いる。
ストラップ回路１６．１８の出力がそれぞれ与えられて
いる。
図示例の回路は、ＤｉＲ入力とＤｉＲ入力との違いを除
き、ＦＥＴＩＩ、１３の制御回路側とＦＥＴ１２．１４
の制御回路側との構成が同一となっているため、以下で
は、前者のみを拡大して示した第２図と、この第２図の
各部の波形を示す第３図とを参照して、回路の構成およ
びその動作とを説明する。
き、ＦＥＴＩＩ、１３の制御回路側とＦＥＴ１２．１４
の制御回路側との構成が同一となっているため、以下で
は、前者のみを拡大して示した第２図と、この第２図の
各部の波形を示す第３図とを参照して、回路の構成およ
びその動作とを説明する。
まず、ＮＡＮＤ回路２０に入力されるｐｗ￥入力および
ＤｉＲ入力のうち、少なくとも一方が′Ｌ” となって
、ＮＡＮＤ回路２０の出力■１がＨ” になったとする
。電源■ｃｃとして例えば＋１２ボルトを用いているた
め、トランジスタＴｒｌはＯＮとなり、そのコレクタ電
位■２は下降する。これに応じてＦＥＴ２１がＯＮ 、
ＦＥＴ２２かＯＦＦとなり、電位ｖ３および後記スピ
ードアップ回路１７の出力電位ｖ４が上昇する。したが
って、ＦＥＴ１３，２３のゲート電位か上昇し、ＦＥＴ
１３，２３はＯＮとなる。また、プートストラップ回路
１６に含まれるトランジスタＴｒ２はＯＦＦであり、Ｆ
ＥＴ１１もＯＦＦである。このため、電源ｖｃｏからダ
イオードＤ６ を介して。
ＤｉＲ入力のうち、少なくとも一方が′Ｌ” となって
、ＮＡＮＤ回路２０の出力■１がＨ” になったとする
。電源■ｃｃとして例えば＋１２ボルトを用いているた
め、トランジスタＴｒｌはＯＮとなり、そのコレクタ電
位■２は下降する。これに応じてＦＥＴ２１がＯＮ 、
ＦＥＴ２２かＯＦＦとなり、電位ｖ３および後記スピ
ードアップ回路１７の出力電位ｖ４が上昇する。したが
って、ＦＥＴ１３，２３のゲート電位か上昇し、ＦＥＴ
１３，２３はＯＮとなる。また、プートストラップ回路
１６に含まれるトランジスタＴｒ２はＯＦＦであり、Ｆ
ＥＴ１１もＯＦＦである。このため、電源ｖｃｏからダ
イオードＤ６ を介して。
コンデンサＣ１への充電電流が流れ、このコンデンサＣ
１には電源ｖｃｃ に応じた電荷が充電される。
１には電源ｖｃｃ に応じた電荷が充電される。
次に、ＰＷＭ入力とＤｉＲ入力とがともに゛ト■“とな
ると、ＮＡＮＤ回路２０の出力電位ＶＩは”Ｌ″となり
、トランジスタＴｒ１がＯＦＦ’、ＦＥＴ２１がＯＦＦ
、モしてＦＥＴ２２がＯＮとなる。したがって、電位■
３ ＋ ”４はともに”Ｌ”となり、ＦＥＴ１３．２３
はＯＦＦとなる。また、トランジスタＴｒ２はＯＮとな
り、ＦＥＴ１１がＯＮとなる。
ると、ＮＡＮＤ回路２０の出力電位ＶＩは”Ｌ″となり
、トランジスタＴｒ１がＯＦＦ’、ＦＥＴ２１がＯＦＦ
、モしてＦＥＴ２２がＯＮとなる。したがって、電位■
３ ＋ ”４はともに”Ｌ”となり、ＦＥＴ１３．２３
はＯＦＦとなる。また、トランジスタＴｒ２はＯＮとな
り、ＦＥＴ１１がＯＮとなる。
このため、パワー電ＲＰＳの電位が電位■５に現われて
、この電位Ｖ５は１Ｈ” となる。ところが、コンデン
サＣ１には電源■。Ｃ（＝１２Ｖ）に応じた電荷が充電
されているため、電位■６がポンプアップされ、この電
位■６がＦＥＴＩＩのゲート電極に与えられる。すなわ
ち、ＦＥＴ１１のソース電極の電位が上昇しても、この
ＦＥＴ１ｌのゲート・ソース間電圧はｖｃｃ程度に維持
されることになる。ただし、この動作は、コンデンサＣ
１が充電された状態にあることが条件であるため、Ｐ
Ｗ Ｍ入力がＨ”、“Ｌ”を繰返すことが必要であるが
、これは通常、満足される条件である。
、この電位Ｖ５は１Ｈ” となる。ところが、コンデン
サＣ１には電源■。Ｃ（＝１２Ｖ）に応じた電荷が充電
されているため、電位■６がポンプアップされ、この電
位■６がＦＥＴＩＩのゲート電極に与えられる。すなわ
ち、ＦＥＴ１１のソース電極の電位が上昇しても、この
ＦＥＴ１ｌのゲート・ソース間電圧はｖｃｃ程度に維持
されることになる。ただし、この動作は、コンデンサＣ
１が充電された状態にあることが条件であるため、Ｐ
Ｗ Ｍ入力がＨ”、“Ｌ”を繰返すことが必要であるが
、これは通常、満足される条件である。
第１図のブリッジ回路１５のＦＥＴ１２，１４を制御す
るための回路動作も同様であるため、。
るための回路動作も同様であるため、。
Ｐ ＸＶ Ｍ 入カドＤＩＲ入力（マタハＤＩＲ入力）
ノ゛Ｈ”、Ｌ”の組合せによって、第５図で説明した電
流が、ブリッジ部分の被駆動モータλ１に流れる。
ノ゛Ｈ”、Ｌ”の組合せによって、第５図で説明した電
流が、ブリッジ部分の被駆動モータλ１に流れる。
尚第４図の従来回路が含むフライホイールダイオードＤ
ｌ、〜Ｄ４ は、第１図の回路には用いられていない。
ｌ、〜Ｄ４ は、第１図の回路には用いられていない。
このフライホイールダイオードＤｌ〜Ｄ４ は、第５
図に示すように、回生電流とモータλ１の逆起電力によ
る電流とを流すために用いられているが、第１図のＦＥ
Ｔ１１〜１４の内部には、そのソース・ドレイン間にダ
イオードか内蔵されているため、これらをフライホイー
ルダイオードとして利用しているのである。
図に示すように、回生電流とモータλ１の逆起電力によ
る電流とを流すために用いられているが、第１図のＦＥ
Ｔ１１〜１４の内部には、そのソース・ドレイン間にダ
イオードか内蔵されているため、これらをフライホイー
ルダイオードとして利用しているのである。
次に、第１図および第２図に示したスピードアップ回路
１７について説明する。この回路は、ＦＥＴ１１のゲー
ト・ソース間が容量性負荷であることに起因してＦＥＴ
１１のゲート電位の立上りがなまることを防止するため
のものである。
１７について説明する。この回路は、ＦＥＴ１１のゲー
ト・ソース間が容量性負荷であることに起因してＦＥＴ
１１のゲート電位の立上りがなまることを防止するため
のものである。
前述したように、ＰＷＭ入力のレベル遷移によって電位
■ｌが”Ｈ”からＬ”に変化すると、トランジスタＴｒ
２はＯＦＦからＯＮへと変化する。
■ｌが”Ｈ”からＬ”に変化すると、トランジスタＴｒ
２はＯＦＦからＯＮへと変化する。
このときのトランジスタＴｒ２のベース電流は、第２図
中、矢印Ａ１で示した方向に流れるが、スピードアップ
回路１７内の抵抗Ｊ ＋ Ｒ２として、Ｒ１＜＜ Ｒ２
なる関係を有する抵抗を用いておけは、このベース電流
の高周波成分は、高周波インピーダンスの小さなコンデ
ンサＣ２を通して、ＦＥＴ２２へと流れる。このため、
遷移時のトランジスタＴｒ２のベース電流として大きな
値を得ることかでき、したがって、トランジスタＴｒ２
のエミッタ・コレクタ間電流は増大し、ＦＥＴ１１のス
イッチング速度が高まることになる。また、トランジス
タＴｒ２のベース電流が安定してくると、その高周波成
分が低下して、ベース電流は抵抗Ｒ２を通して流れるよ
うになり、無用の電力を消費することもない。これらの
事情は、スピードアップ回路１９においても同様である
。
中、矢印Ａ１で示した方向に流れるが、スピードアップ
回路１７内の抵抗Ｊ ＋ Ｒ２として、Ｒ１＜＜ Ｒ２
なる関係を有する抵抗を用いておけは、このベース電流
の高周波成分は、高周波インピーダンスの小さなコンデ
ンサＣ２を通して、ＦＥＴ２２へと流れる。このため、
遷移時のトランジスタＴｒ２のベース電流として大きな
値を得ることかでき、したがって、トランジスタＴｒ２
のエミッタ・コレクタ間電流は増大し、ＦＥＴ１１のス
イッチング速度が高まることになる。また、トランジス
タＴｒ２のベース電流が安定してくると、その高周波成
分が低下して、ベース電流は抵抗Ｒ２を通して流れるよ
うになり、無用の電力を消費することもない。これらの
事情は、スピードアップ回路１９においても同様である
。
ブートストラップ回路１６内のダイオードＤ５は、トラ
ンジスタＴｒ２のベース・エミッタ間の逆耐圧保護のた
めに設けられている。すなわち、電位■５が上昇すると
、コンデンサＣ２には、トランジスタＴ「２のベース電
流によってコンデンサＣ１よりも大きな電荷が充電され
るため、トランジスタＴｒ２かＯＦＦとなったときには
、トランジスタＴｒ２のベース・エミッタ間逆耐圧を超
えて、トランジスタ′ｒｒ２を破壊するおそれがある。
ンジスタＴｒ２のベース・エミッタ間の逆耐圧保護のた
めに設けられている。すなわち、電位■５が上昇すると
、コンデンサＣ２には、トランジスタＴ「２のベース電
流によってコンデンサＣ１よりも大きな電荷が充電され
るため、トランジスタＴｒ２かＯＦＦとなったときには
、トランジスタＴｒ２のベース・エミッタ間逆耐圧を超
えて、トランジスタ′ｒｒ２を破壊するおそれがある。
このため、矢印Ａ２で示すように、コンデンサＣ２から
ダイオードＤ５を通してコンデンサＣ１へ檄電を行なわ
せ、これら２つのコンデンサＣ１，Ｃ２の電荷を等価に
するのである。
ダイオードＤ５を通してコンデンサＣ１へ檄電を行なわ
せ、これら２つのコンデンサＣ１，Ｃ２の電荷を等価に
するのである。
ＦＥＴ１１のゲート・ソース間に設けられたツェナーダ
イオードＺＤ、は、コンデンサＣ１の電荷によるＦＥＴ
１１のゲート・ソース間の逆耐圧保護を目的としている
。すなわち、ＦＥＴ１３がＯＮのときｌこは、コンデン
サＣ１に蓄えられた電荷によって、ＦＥＴＩＩのゲート
・ソース間に逆耐圧を超えた電圧が印加され、ＦＥＴＩ
Ｉが破壊される危険性がある。このため、矢印Ａ３ど示
したように、ＦＥＴｌ３，２３がＯＮのとき、ツェナー
ダイオードＺＤ、を介して、コンデンサＣ１の電荷を放
電するのである。
イオードＺＤ、は、コンデンサＣ１の電荷によるＦＥＴ
１１のゲート・ソース間の逆耐圧保護を目的としている
。すなわち、ＦＥＴ１３がＯＮのときｌこは、コンデン
サＣ１に蓄えられた電荷によって、ＦＥＴＩＩのゲート
・ソース間に逆耐圧を超えた電圧が印加され、ＦＥＴＩ
Ｉが破壊される危険性がある。このため、矢印Ａ３ど示
したように、ＦＥＴｌ３，２３がＯＮのとき、ツェナー
ダイオードＺＤ、を介して、コンデンサＣ１の電荷を放
電するのである。
上述した実施例では、被駆動負荷としてモータＭを想定
しているが、これに限らず、他の種類の負荷を駆動する
目的でこの発明を用いることも可能である。また、ブー
トストラップ回路は、その基準電極が負荷側に接続され
たＦＥＴに関して設ければよく、前記ＦＥＴ１３，１４
のように、基準電極が定電位点側に設けられているＦＥ
Ｔについては、特に必要はない。
しているが、これに限らず、他の種類の負荷を駆動する
目的でこの発明を用いることも可能である。また、ブー
トストラップ回路は、その基準電極が負荷側に接続され
たＦＥＴに関して設ければよく、前記ＦＥＴ１３，１４
のように、基準電極が定電位点側に設けられているＦＥ
Ｔについては、特に必要はない。
第１図はこの発明の一実施例を示す回路図、第２図は第
１図に示した回路の部分拡大図、第３図は第２図に示し
た回路部分の各部波形を示すタイミングチャート、第４
図は従来のＰＷ〜■駆動回路の例を示す回路図、第５図
は第４図の回路の動作を説明するための図、第６図は第
４図の回路の動作におけるタイミングチャートである。 １１〜１４・・・ＦＥＴ １５・・・ブリッジ回路１
６．１８・・・ブートストラップ回路〜１ ・・・ モ
ータ 特許出願人 立石電機株式会社 ｔ（１） 升 とタ ［ｋコ
iＪ〕 （ａ）
（）Ｊ暴と ２ ・ −；」ｌ」」１ ７１Ｔｒｎケート′ぞノｉ−Ｌ、、。 ・Ｔ−四
１図に示した回路の部分拡大図、第３図は第２図に示し
た回路部分の各部波形を示すタイミングチャート、第４
図は従来のＰＷ〜■駆動回路の例を示す回路図、第５図
は第４図の回路の動作を説明するための図、第６図は第
４図の回路の動作におけるタイミングチャートである。 １１〜１４・・・ＦＥＴ １５・・・ブリッジ回路１
６．１８・・・ブートストラップ回路〜１ ・・・ モ
ータ 特許出願人 立石電機株式会社 ｔ（１） 升 とタ ［ｋコ
iＪ〕 （ａ）
（）Ｊ暴と ２ ・ −；」ｌ」」１ ７１Ｔｒｎケート′ぞノｉ−Ｌ、、。 ・Ｔ−四
Claims (1)
- （１）第１、第２の定電位点の間に介挿されかつそのブ
リッジ部分に被駆動負荷が接続されたブリッジ回路を含
み、このブリッジを構成する各辺に介挿された第１ない
し第４の電界効果形トランジスタを通じて前記被駆動負
荷をパルス幅変調入力に基づき駆動するパルス幅変調駆
動回路であつて、 前記電界効果形トランジスタのうち、前記 彼駆動負荷側に基準電極が接続される電界効果形トラン
ジスタの制御電極には、前記パルス幅変調入力に応じた
信号を入力とし、前記基準電極側から取り出された信号
を帰還入力とするブートストラップ回路の出力を与える
ようにしたパルス幅変調駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59208542A JPS6188787A (ja) | 1984-10-04 | 1984-10-04 | パルス幅変調駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59208542A JPS6188787A (ja) | 1984-10-04 | 1984-10-04 | パルス幅変調駆動回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6188787A true JPS6188787A (ja) | 1986-05-07 |
Family
ID=16557910
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59208542A Pending JPS6188787A (ja) | 1984-10-04 | 1984-10-04 | パルス幅変調駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6188787A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0249388U (ja) * | 1988-09-29 | 1990-04-05 | ||
| JPH0622590A (ja) * | 1992-07-02 | 1994-01-28 | Nippondenso Co Ltd | 負荷体駆動装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5717228A (en) * | 1980-05-14 | 1982-01-28 | Siemens Ag | Switch with mis-fet |
-
1984
- 1984-10-04 JP JP59208542A patent/JPS6188787A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5717228A (en) * | 1980-05-14 | 1982-01-28 | Siemens Ag | Switch with mis-fet |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0249388U (ja) * | 1988-09-29 | 1990-04-05 | ||
| JPH0622590A (ja) * | 1992-07-02 | 1994-01-28 | Nippondenso Co Ltd | 負荷体駆動装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4942309A (en) | High side driver MOS circuit | |
| US6256215B1 (en) | Multiple output bootstrapped gate drive circuit | |
| JP3148070B2 (ja) | 電圧変換回路 | |
| JPH09153775A (ja) | モストランジスタ駆動用チャージングポンプ回路 | |
| JP3315286B2 (ja) | パルス倍電圧回路 | |
| JPS61265794A (ja) | 半導体記憶装置のデコ−ダ回路 | |
| JPS6188787A (ja) | パルス幅変調駆動回路 | |
| JP2820980B2 (ja) | 論理回路 | |
| JP3561790B2 (ja) | アクチュエータ駆動回路 | |
| EP0678969B1 (en) | BiMOS semiconductor integrated circuit having boosted voltage line | |
| JPS596528B2 (ja) | シユツリヨクバツフアカイロ | |
| JPH0430207B2 (ja) | ||
| JP3259700B2 (ja) | コンパレータ | |
| JPH0431443B2 (ja) | ||
| JP3396555B2 (ja) | 半導体ポンプ回路 | |
| JPH0374189A (ja) | モータ制御ｉｃの駆動回路 | |
| JPH08221142A (ja) | 液晶駆動用電源回路 | |
| JPH03248619A (ja) | 半導体出力回路 | |
| JPH06216739A (ja) | ゲートドライブ回路 | |
| JPH0462497B2 (ja) | ||
| JPS62292015A (ja) | 出力バツフア回路 | |
| JP2601399Y2 (ja) | 昇圧回路 | |
| JPH033658A (ja) | 半導体装置 | |
| JPS61166222A (ja) | 複合形スイツチ回路 | |
| JPH023152A (ja) | 駆動回路 |