JPH06120794A

JPH06120794A - スイッチング装置

Info

Publication number: JPH06120794A
Application number: JP27159992A
Authority: JP
Inventors: Yukio Yano; 幸雄矢野
Original assignee: Fuji Electric Co Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 1992-10-09
Filing date: 1992-10-09
Publication date: 1994-04-28

Abstract

(57)【要約】【目的】論理信号等の低電位の入力信号を、負荷を駆
動可能な高電位の出力信号に変換するスイッチング装置
において、スイッチング速度が速く、安価で、消費電流
が少なく、さらに、ゲート保護が可能なスイッチング装
置を実現する。【構成】入力された信号を、直列に接続されたｎチャ
ンネル型のＭＯＳＦＥＴ２２とインピーダンス２１によ
り構成されたレベルシフト回路２０で反転し、出力回路
３０を構成する第１のＭＯＳＦＥＴ３１に印加する。第
１のＭＯＳＦＥＴ３１と直列に接続されて出力回路３０
を構成する第２のＭＯＳＦＥＴ３２には、入力信号を印
加する。第１および第２のＭＯＳＦＥＴは、ｎチャンネ
ル型で構成でき、スイッチング速度を速くでき、またウ
ェハプロセスの工数を削減して安価に製造できる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、電界効果トランジスタ
を回路要素として用いたスイッチング装置の構成に関
し、特に、論理信号等の低電位の信号の入力により、３
相モータ、表示パネルの画素等を駆動する高電位の駆動
信号を制御可能なスイッチング装置の構成に関するもの
である。

【０００２】

【従来の技術】装置の論理部を構成するデジタル回路
は、一般にＭＯＳ回路で構成されることが多く、集積回
路装置に高密度で形成され、様々な用途に用いられる。
このような論理部は、通常何らかの負荷を駆動させるた
めの論理を構成するために用いられる。従って、その負
荷を駆動する電圧が論理部、すなわち、デジタル回路を
動作させる電圧と異なる電圧である場合は、負荷を駆動
する電圧に変換する必要がある。デジタル回路は５Ｖ程
度の低電圧で作動されることが一般的であるため、負荷
と駆動するためには、昇圧する場合が多い。

【０００３】例えば、３相モータを駆動す３相ブリッジ
回路においては、モータ駆動の起動時に大電流をブリッ
ジ回路からモータへ供給する必要がある。従って、オン
抵抗が低いｎ型ＭＯＳＦＥＴのみで３相ブリッジ回路を
構成する場合がある。このような３相ブリッジ回路のハ
イサイド側のＭＯＳＦＥＴのゲート駆動電圧は、この３
相ブリッジ回路に供している電源電圧より高い電位に設
定することが多い。また、ＬＣＤ、プラズマ等の表示パ
ネルを例にとると、その種類によて異なるが、１００〜
２００Ｖの駆動電圧を必要とするものもある。このよう
に、駆動電圧が高い場合は、５Ｖ程度のデジタル回路か
らの制御信号を１００Ｖ等の駆動電圧に昇圧、変換しな
くてはならず、そのために、スイッチング駆動回路が用
いられる。

【０００４】このスイッチング駆動回路においては、昇
圧する機能を有すると共に、スイッチング駆動回路に入
力されるデジタル信号に鋭敏に応答できることが必要で
ある。従って、スイッチング駆動回路の入力インピーダ
ンスを高く設定するために、スイッチング回路を構成す
る要素としてＭＯＳ等の電界効果トランジスタが多く用
いられる。

【０００５】図４および図５に、電圧変換機能を有する
電界効果トランジスタで構成されたスイッチング駆動回
路の例を示してある。これらの回路は、本出願人によっ
て出願された特開昭６３−２６９６１７および特開昭６
３−２２６１１３に詳しいが、概略は以下の通りであ
る。

【０００６】図４に示したスイッチング駆動回路は、電
圧変換回路であり、左側の電源電圧Ｖｄ下で動作する論
理回路４０から低圧論理信号として、例えばシフトレジ
スタの各段のフリップフロップのＱ出力と、その補信号
を受け、それに応じて右側の負荷５０を出力端子Ｔ０を
介して駆動する回路である。負荷５０を駆動するための
出力回路は、高電圧の電源電位Ｖと、低電圧を基準電位
Ｖｅとの間に直列に接続されたｐチャンネル型のＦＥＴ
６１およびｎチャンネル型のＦＥＴ６２からなり、両者
の相互接続点から出力端子Ｔ０が導出される。

【０００７】この出力回路の左側にＦＥＴ６１、６２に
対してゲート操作電圧をそれぞれ発生するツェナーダイ
オード７１、７２がその間に抵抗７３を介して電源電位
Ｖと基準電位Ｖｅとの間に直列に接続された駆動電位設
定回路が設けられている。この駆動電位設定回路におい
ては、ツェナーダイオード７１、７２がそれぞれｐチャ
ンネルＦＥＴ６３およびｎチャンネルＦＥＴ６４と並列
に接続されている。電源電位Ｖの側に接続されたＦＥＴ
６３に対しては、電源電位Ｖと基準電位Ｖｅとの間に直
列に接続されたｎチャンネルＦＥＴ６５、抵抗７４、７
５によってレベルシフト回路が構成されており、抵抗７
４と７５の相互接続点の電位がＦＥＴ６３のゲートに印
加される。論理回路４０の論理信号はＦＥＴ６５のゲー
トに印加され、その補信号はＦＥＴ６４のゲートに印加
される。

【０００８】このようなスイッチング駆動回路において
は、先ず、論理信号が高レベルの場合、その論理信号が
印加されるＦＥＴ６５がオンし、抵抗７４の電圧降下に
よってＦＥＴ６３がオンとなる。従って、ツェナーダイ
オード７１によるＦＥＴ６１のゲート操作電圧は、短絡
され、ＦＥＴ６１はオフとなる。一方、論理信号の補信
号である低レベル信号が印加されるＦＥＴ６４は、オフ
となり、ＦＥＴ６２のゲートには、ツェナーダイオード
７２によるゲート操作電圧が印加され、ＦＥＴ６２はオ
ンとなる。従って、出力端子Ｔ０は低レベル、すなわ
ち、基準電位Ｖｅとなり、負荷５０は駆動されない。

【０００９】逆に、論理信号が低レベルの場合は、ＦＥ
Ｔ６３がオフとなり、ＦＥＴ６１には、ツェナーダイオ
ード７１によるゲート操作電圧が印加され、ＦＥＴ６１
はオンとなる。一方、論理信号の補信号、この場合は高
レベルの信号が印加されるＦＥＴ６１は、オンとなり、
ツェナーダイオード７２によるゲート操作電圧は短絡さ
れ、ＦＥＴ６２はオフとなる。従って、出力端子Ｔ０は
高レベル、すなわち、電源電位Ｖとなり、負荷５０が駆
動される。

【００１０】また、このスイッチング駆動回路において
は、ツェナーダイオード７１、７２がそれぞれのＦＥＴ
６１、６２のゲート操作電圧を発生させると共に、これ
らのゲートとサブストレートとの間の電圧をツェナーダ
イオードのツェナー電圧以下に制限する機能を果たし、
これにより、各ＦＥＴの破壊が防がれる。

【００１１】また、レベルシフト回路の抵抗７５は、ｐ
チャンネルＭＯＳＦＥＴ６３のゲート保護を目的として
挿入されている。すなわち、ＦＥＴ６５がオンすると、
抵抗７４、７５およびＦＥＴ６５のオン抵抗の抵抗比に
従ってＦＥＴ６３のゲート電位が決定される。従って、
抵抗７５を適当な値に設定することにより、ＦＥＴ６３
のゲートおよびソース間の電位差を制限でき、ＦＥＴ６
３がゲート破壊に至ることが防止される。

【００１２】図５に示すスイッチング駆動回路も、図４
に示すスイッチング駆動回路と同様に、電圧変換回路で
ある。図５に示すスイッチング駆動回路においては、出
力回路がｎチャンネル型のＦＥＴ６２単体からなる点
が、図４に示すスイッチング駆動回路と異なり、他の構
成、例えば、駆動電位設定回路等の構成は、略同様であ
る。従って、駆動電位設定回路を構成するｐチャンネル
型のＭＯＳＦＥＴ６３のゲート保護のため、インピーダ
ンスを形成する抵抗７５も、図４と同様に挿入されてい
る。

【００１３】

【発明が解決しようとする課題】上記のようなスイッチ
ング駆動回路は、スイッチング駆動動作が確実で、かつ
負荷の動作に必要な電位、すなわち、電源電位のレベル
が高くても、すべてのＦＥＴのゲートを過電圧から安全
に保護できる点で優れている。しかしながら、下記のよ
うな幾つかの点においてまだ改良すべき余地が残されて
いる。

【００１４】その主な点は、スイッチング速度の改善に
ある。例えば、上記のスイッチング駆動回路において
は、ｐチャンネルおよびｎチャンネルの２つの導電型の
ＭＯＳＦＥＴを用いて回路を構成しているが、動作速度
の観点からはｎチャンネル型の方が速いため、ｎチャン
ネル型のみにより回路が構成されることが望ましい。ま
た、単一の導電型のＭＯＳＦＥＴのみで回路が構成でき
れば、ウェルプロセスの工程数を削減でき、コストの低
減を目指すことも可能である。

【００１５】また、動作電圧設定回路の構成に着目する
と、抵抗７４、７５の抵抗値を下げて、抵抗７４の抵抗
値Ｒ７４とｐチャンネルＭＯＳＦＥＴ６３のゲート容量
Ｃ６３、および抵抗７５の抵抗値７５とゲート容量Ｃ６
３の時定数（Ｒ７４、Ｃ６３）、（Ｒ７５、Ｃ６３）を
下げることが必要となる。すなわち、ＭＯＳＦＥＴ６３
のゲート電極の充電、および放電速度を速くすることに
よりＭＯＳＦＥＴ６３の動作速度を速くすることが必要
である。しかし、抵抗値Ｒ７４、Ｒ７５を下げるとＭＯ
ＳＦＥＴ６５をオンした時の貫通電流が増加する。従っ
て、このスイッチング駆動回路の消費電流が増加してし
まうため、動作速度と消費電流との間にはトレードオフ
の関係がある。このため、容易にスイッチング速度を改
善することはできない。

【００１６】また、抵抗値７５を小さくすると、ＭＯＳ
ＦＥＴ６３のゲートにかかる電位の制御ができなくな
り、ＭＯＳＦＥＴ６３のゲート保護が図れなくなるとい
う問題もある。

【００１７】そこで、本発明においては、上記の課題に
鑑みて、スイッチング速度の改善が可能なスイッチング
駆動回路を提供することを目的としている。

【００１８】

【課題を解決するための手段】上記の課題を解決するた
めに、本発明においては、２つの同じ導電型のＭＯＳＦ
ＥＴ等の電界効果トランジスタで出力部を構成し、その
一方に入力信号の電位レベルをシフトしてゲート電極に
印加し、他方には、入力信号の電位レベルをその儘ゲー
ト電極に印加するようにしている。すなわち、本発明に
係るスイッチング装置は、入力信号の電位レベルがシフ
トされてゲート電極に印加される第１の電界効果トラン
ジスタと、この第１の電界効果トランジスタと同じ導電
型で、第１の電界効果トランジスタと直列に接続され、
入力信号の電位レベルがゲート電極に印加される第２の
電界効果トランジスタとからなる出力部を有することを
特徴としている。

【００１９】また、多段の出力部を有するスイッチング
装置であっても良く、それは、第１の電界効果トランジ
スタと、この第１の電界効果トランジスタと同じ導電型
で、第１の電界効果トランジスタと直列に接続された第
２の電界効果トランジスタとを備える出力部を２以上有
するスイッチング装置であって、これらの出力部の内、
第１段の出力部の第１の電界効果トランジスタのゲート
電極には、入力信号の電位レベルがシフトされて印加さ
れ、第２段以降の出力部の第１の電界効果トランジスタ
のゲート電極には、前段の出力部の第１および第２の電
界効果トランジスタの相互接続点の電位が印加され、第
１段および第２段以降の出力部の第２の電界効果トラン
ジスタのゲート電極には、入力信号が電位レベルが印加
されることを特徴としている。

【００２０】入力信号のレベルは、シフトされたものが
それぞれ入力されても良いが、入力信号の電位レベルを
シフトする信号レベルシフト回路を形成しても良い。こ
のような信号レベルシフト回路は、入力信号がゲート電
極に印加されるシフト用電界効果トランジスタと、この
シフト用電界効果トランジスタと直列に接続されたイン
ピーダンス手段とを備えている回路で実現でき、シフト
用電界効果トランジスタは、第１および第２の電界効果
トランジスタと同じ導電型とすることも可能である。

【００２１】また、ゲート保護の観点からは、第１の電
界効果トランジスタのゲート電極と、この第１の電界効
果トランジスタおよび第２の電界効果トランジスタの相
互接続点との間に、所定の電位差以上の場合に導通する
クランプ回路を形成することが望ましい。このクランプ
回路は、第１の電界効果トランジスタのゲート電極側か
ら順に、アノード、カソード、カソード、アノードと接
続された２つの定電圧ダイオードで構成でき、また、第
１の電界効果トランジスタのゲート電極側から順に、カ
ソード、アノード、アノード、カソードと接続された２
つの定電圧ダイオードで構成することも可能である。

【００２２】

【作用】上記のように、入力信号がシフトされてゲート
電極に印加される第１の電界効果トランジスタと、入力
信号がその儘ゲート電極に印加される第２の電界効果ト
ランジスタとが直列に接続された出力部に、高電位の電
源電位と、低電位の基準電位を供給することにより、同
じ導電型の電界効果トランジスタを用いて、その第１と
第２の電界効果トランジスタの相互接続点からプッシュ
プル出力信号となる駆動電圧を導きだすことが可能であ
る。従って、例えばｎチャンネル型のＭＯＳＦＥＴのみ
で出力部を構成することも可能であり、スイッチング速
度の速いスイッチング装置を実現することができる。同
時に、単一の導電型の電界効果トランジスタで回路を構
成できるので、ウェハプロセスの工程数の削減を図るこ
ともでき、製造コストの低減が実現できる。

【００２３】入力信号のレベルシフトは、入力信号がゲ
ート電極に印加されるシフト用電界効果トランジスタ
と、このシフト用電界効果トランジスタと直列に接続さ
れたインピーダンス手段とを備えている回路で実現で
き、インピーダンス手段とシフト用電界効果トランジス
タとの相互接続点の電位を第１の電界効果トランジスタ
のゲート電極に供給すれば良い。このシフト用電界効果
トランジスタは、第１および第２の電界効果トランジス
タと同じ導電型とすることが可能であり、例えば、ｎチ
ャンネル型のＭＯＳＦＥＴを用いた場合は、インピーダ
ンス手段を電源電位側に接続することにより、入力信号
からシフトされた電位を第１の電界効果トランジスタに
印加することができる。従って、上記のような構成の信
号レベルシフト回路を用いることにより、スイッチング
装置の動作の高速化を図ると同時に、ウェハプロセスの
工程数を削減することが可能となる。

【００２４】複数の出力部を用いて多段のスイッチング
装置を構成することも可能である。

【００２５】この場合は、次段のゲート電極に駆動電圧
を供給できる程度に前段のインピーダンスを高く設定す
ることが可能であり、消費電流を抑えながらスイッチン
グ速度を速くすることができる。信号レベルシフト回路
を用いる場合は、そのインピーダンス手段は、そのイン
ピーダンス手段を介して駆動する１段目の電界効果トラ
ンジスタがバッファとして作用するだけのゲート電極の
面積があれば良いので、十分に高いインピーダンスであ
っても高速で充放電可能である。従って、インピーダン
ス手段の抵抗値を高く設定して、貫通電流を削減するこ
とが可能であり、消費電流の低減を図ることができる。

【００２６】出力部の第１の電界効果トランジスタを電
源電位側に設定すると、出力部の出力は入力信号に対し
シフトした信号となり、これを次段の第１の電界効果ト
ランジスタのゲート電極に印加することにより、前段の
インピーダンスを高く設定しながらスイッチング速度を
速くすることができる。一方、出力部の第２の電界効果
トランジスタが電源電位側として多段とすることももち
ろん可能であり、この場合は、出力部の出力は入力信号
からシフトしていないため、これを次段の第２の電界効
果トランジスタのゲート電極に印加し、次段の第１の電
界効果トランジスタのゲート電極には、信号レベルシフ
ト回路にてシフトされた信号を印加すれば良い。

【００２７】また、クランプ回路を、第１の電界効果ト
ランジスタのゲート電極に導入することにより、シフト
された信号として第１の電界効果トランジスタのゲート
電極に印加される電位を制限することができる。従っ
て、信号レベルシフト回路のインピーダンス手段の抵抗
値等に左右されることなく、ゲート電極を保護すること
が可能であり、インピーダンス手段の抵抗値を高く設定
して貫通電流を削減することができる。２以上の多段の
出力部を持つスイッチング装置においても同様であり、
前段のインピーダンスの値を高く設定して貫通電流を制
限し、消費電流の低減を図ることができる。

【００２８】

【実施例】以下に図面を参照して本発明の実施例を説明
する。

【００２９】〔実施例１〕図１に、実施例１に係るスイ
ッチング駆動回路の構成を示してある。本例のスイッチ
ング駆動回路１０は、入力端子３に供給された低い電圧
の入力信号を、電源電位Ｖとして電源電位点１に供給さ
れている駆動電圧に変換して出力端子４に出力する回路
である。本例のスイッチング駆動回路１０は、入力信号
のレベルをシフト（反転）するレベルシフト回路２０
と、レベルシフトされた信号および入力信号によって駆
動される出力回路３０とから構成されている。

【００３０】先ず、レベルシフト回路２０は、直列に接
続された抵抗２１とｎチャンネル型のＭＯＳＦＥＴ２２
から構成されており、抵抗２１は、高電位の電源電位点
１側に、ＭＯＳＦＥＴ２２は、低電位である基準電位点
２側に接続されている。入力端子３に供給された入力信
号は、ＭＯＳＦＥＴ２２のゲート電極に印加されてい
る。従って、高レベルの入力信号が供給されると、ＭＯ
ＳＦＥＴ２２はオンとなり、抵抗２１を通って電流が流
れ、抵抗２１とＭＯＳＦＥＴ２２との相互接続点Ｃ１の
電位は基準電位に引っ張られ低くなる。一方、低レベル
の入力信号が供給されるとＭＯＳＦＥＴ２２はオフとな
り、相互接続点Ｃ１の電位は電源電位に引っ張られ高く
なる。

【００３１】出力回路３０は、直列に接続された２つの
ｎチャンネル型のＭＯＳＦＥＴ３１、３２から構成され
ている。この２つのＭＯＳＦＥＴ３１、３２の内、電源
電位点１側に接続されたＭＯＳＦＥＴ３１のゲート電極
には、レベルシフト回路２０の相互接続点Ｃ１の電位が
印加される。一方、基準電位点２側に接続されたＭＯＳ
ＦＥＴ３２のゲート電極には、入力端子３に入力された
入力信号がその儘印加される。このＭＯＳＦＥＴ３１お
よび３２の相互接続点Ｃ２は出力端子４と接続され、相
互接続点Ｃ２の電位がこのスイッチング駆動回路１０の
出力電圧として出力される。

【００３２】さらに、ＭＯＳＦＥＴ３１のゲート電極と
接続点Ｃ２との間にはクランプ回路３５が形成されてお
り、本例においては、このクランプ回路３５は２つのツ
ェナーダイオード３６、３７によって構成されている。
ツェナーダイオード３６のカソード側はＭＯＳＦＥＴ３
１のゲート電極側に接続されており、アノード側は、ツ
ェナーダイオード３７のアノード側と接続されている。
そして、ツェナーダイオード３７のカソード側は、接続
点Ｃ２に接続されている。もちろん、２つのツェナーダ
イオード３６、３７の接続方法は逆であっても良く、こ
の場合は、ＭＯＳＦＥＴ３１のゲート電極側からアノー
ド、カソード、カソード、アノードの順に接続される。

【００３３】このようなスイッチング駆動回路１０は、
入力端子３に論理回路４１からのデジタル信号が入力さ
れ、一方、出力端子４には、負荷容量５１と負荷抵抗５
２とを有する負荷５０が接続される。そして、論理回路
４１から高レベルの入力信号が入力端子３に供給される
と、その入力信号は出力回路３０のＭＯＳＦＥＴ３２の
ゲート電極に印加され、このＭＯＳＦＥＴ３２はオンと
なる。一方、レベルシフト回路２０においては、その入
力信号がゲート電極に印加されるＭＯＳＦＥＴ２２はオ
ンとなり、抵抗２１で電圧降下し、レベルが反転された
信号が接続点Ｃ１に現れる。このレベルが反転され、低
レベルとなった信号が出力回路３０のＭＯＳＦＥＴ３１
のゲート電極に印加され、ＭＯＳＦＥＴ３１はオフとな
る。従って、出力回路３０の接続点Ｃ２の電位は、シン
ク出力で、基準電位点２側の低レベルとなる。このた
め、スイッチング駆動回路１０の出力端子４には低レベ
ルの信号が現れ、負荷５０に供給される。

【００３４】逆に、論理回路４１から低レベルの入力信
号が入力端子３に供給されると、その入力信号は出力回
路３０のＭＯＳＦＥＴ３２のゲート電極に印加され、こ
のＭＯＳＦＥＴ３２はオフとなる。一方、レベルシフト
回路２０においては、その入力信号がゲート電極に印加
されるＭＯＳＦＥＴ２２はオフとなり、抵抗２１はオー
プンとなるので、高レベルの信号が出力回路３０のＭＯ
ＳＦＥＴ３１のゲート電極に印加され、ＭＯＳＦＥＴ３
１はオンとなる。従って、出力回路３０の接続点Ｃ２の
電位は、電源電位１側の高レベルとなる。このため、ス
イッチング駆動回路１０の出力端子４には高レベルの信
号が現れ、負荷５０に供給される。このように、本例の
出力回路３０は、ｎチャンネルのＭＯＳＦＥＴのみで構
成されているが、従来、ｐチャンネルおよびｎチャンネ
ルのＭＯＳＦＥＴで構成されていたインバータ回路と略
同様に働き、貫通電流が少ない動作で、信号レベルの変
換を行なうことができる。

【００３５】さらに、本例の出力回路３０には、クラン
プ回路３５が設置されている。これにより、ＭＯＳＦＥ
Ｔ３１のゲート電極と、ソースの間の電位差が非常に大
きくなった時、例えば、オン・オフの切り換え時、負荷
側の影響でソース側の電位が高くなった時などにおいて
も、ゲート保護を図ることができる。従って、耐圧性能
が良く、長寿命のスイッチング駆動回路とすることがで
きる。

【００３６】本実施例に示すように、スイッチング駆動
回路は３つのｎチャンネル型のＭＯＳＦＥＴ、抵抗等の
インピーダンス、さらにツェナーダイオードで構成さ
れ、ｐチャンネル型のＭＯＳＦＥＴを用いていないた
め、ウェハープロセスにおける工数を削減できる。ま
た、ｎチャンネル型を用いて制御等を行なっているた
め、スイッチング速度の改善も図られており、さらに、
ゲート保護の対策も施されている。

【００３７】〔実施例２〕図２に、実施例２に係るスイ
ッチング駆動回路の構成を示してある。本例のスイッチ
ング駆動回路１０も、実施例１と同様に、ｎチャンネル
型のＭＯＳＦＥＴ、抵抗等のインピーダンス、さらにツ
ェナーダイオードで構成され回路であり、レベルシフト
回路２０と、出力回路３０から構成されている。それぞ
れの回路の構成は、実施例１と同様であり、詳しい説明
は省略する。本例において着目すべきことは、出力回路
３０が２段で構成されていることである。すなわち、出
力回路３０は、第１段の出力回路３０．１と、第２段の
出力回路３０．２によって構成されていることである。
第１段の出力回路３０．１の第１のＭＯＳＦＥＴ３１．
１のゲート電極には、実施例１と同様にレベルシフト回
路２０によって反転された信号が印加される。また、第
２のＭＯＳＦＥＴ３２．１のゲート電極には、入力信号
がその儘印加される。一方、第２段の出力回路３０．２
の第１のＭＯＳＦＥＴ３１．２のゲート電極には、第１
段の出力回路３０．１の相互接続点Ｃ２．１の電位が印
加される。また、第２のＭＯＳＦＥＴ３２．２のゲート
電極には、入力信号がその儘印加される。

【００３８】このような回路構成は、従来、ｐチャンネ
ル型およびｎチャンネル型のＭＯＳＦＥＴで構成される
インバータ回路をバッファとして用いる場合の回路構成
と類似の構成であり、本発明に係るスイッチング駆動回
路は、同一の、例えばｎチャンネル型のＭＯＳＦＥＴの
みで構成される回路であるが、従来のインバータ回路と
ほぼ同様に用いることが可能であることを示している。
本例のような２段の出力回路３０．１、３０．２を有す
るスイッチング駆動回路１０においては、高レベルの入
力信号が入力されると、実施例１で説明したように、出
力回路３０．１からは低レベルの信号が出力される。従
って、第２段の出力回路３０．２においては、実施例１
で説明したように、第１のＭＯＳＦＥＴ３１．２はオフ
となり、第２のＭＯＳＦＥＴ３２．２はオンとなるた
め、相互接続点Ｃ２．２の電位は基準電位２側の低レベ
ルとなる。従って、このスイッチング駆動回路１０から
は低レベルの駆動信号が負荷５０に供給される。逆に、
低レベルの信号が入力された場合は、実施例１において
説明したように、高レベルの駆動信号が負荷５０に供給
される。

【００３９】本例のスイッチング駆動回路１０は、実施
例１と同様に同一の型のＭＯＳＦＥＴで構成されるた
め、製造プロセスが簡単であり、安価であると同時に、
スイッチング速度の改善を図ることができる回路であ
る。また、第１段および第２段の出力部３０．１、３
０．２にはそれぞれ実施例１と同様にクランプ回路３
５．１、３５．２が接続されているので、ゲート電極の
保護が図られており、信頼性の高い回路である。さら
に、本例のスイッチング駆動回路１０は、スイッチング
速度の改善を図りながら消費電流の削減を図ることが可
能な回路である。

【００４０】すなわち、第１段の出力回路３０．１のス
イッチング速度を改善するためには、レベルシフト回路
２０のインピーダンス手段２１の抵抗値を小さくして、
ＭＯＳＦＥＴ３１．１のゲート電極の充放電の時間を短
縮することが必要である。しかし、インピーダンス手段
２１の抵抗値を小さくすると、貫通電流が増加するため
に、消費電流が増えることとなる。従って、本例のスイ
ッチング駆動回路１０においては、第１段の出力回路３
０．１をバッファとして用い、このバッファによって第
２段の出力回路３０．２を駆動することにより、スイッ
チング速度の改善を図っている。すなわち、第１段の出
力回路３０．１のＭＯＳＦＥＴ３１．１のゲート電極の
幅を、第２段の出力回路３０．２のＭＯＳＦＥＴ３１．
２より狭くすることにより、ゲート電極の充放電時間を
短縮し、インピーダンス手段２１の抵抗値を減ずること
なるスイッチング速度を改善しているのである。このた
め、貫通電流が増加することはなく、消費電流を増やさ
ずにスイッチング速度の改善を行なうことができる。

【００４１】図３は、ｎ段の出力回路３０．１〜３０．
ｎを用いてスイッチング駆動回路を構成した場合を示し
てある。各出力回路の構成は、実施例１において説明し
た回路と同様であり、また、各段の接続は２段の出力回
路３０．１および３０．２からなるスイッチング駆動回
路と同様である。本例のスイッチング駆動回路は、従来
のインバータ回路を複数バッファとして用いたスイッチ
ング駆動回路と同様の効果を持ち、さらに、単一のチャ
ンネル型のであることから、安価で、スイッチング速度
が速い等の長所を備えている。

【００４２】以上の実施例においては、レベルシフト回
路を設けて入力信号のレベルを反転させているが、従来
の回路に示してたように、入力信号として、その補信号
が得られる場合は、レベルシフト回路を省略することも
勿論可能である。また、以上の実施例においては、ｎチ
ャンネル型のＭＯＳＦＥＴを用いたスイッチング駆動回
路に基づき説明したきたが、略同様の構成でｐチャンネ
ル型単一のスイッチング駆動回路も構成できる。また、
反転された信号で駆動される第１のＭＯＳＦＥＴを電源
電位側としているが、逆に、第１のＭＯＳＦＥＴを基準
電位側として構成することも可能である。しかしなが
ら、スイッチング速度の改善、また、貫通電流の削減等
を考慮すると、上述した実施例のスイッチング駆動回路
が望ましい。

【００４３】

【発明の効果】以上に説明したように、本発明に係るス
イッチング装置は、単一の電界効果トランジスタを用い
て構成可能な装置であり、例えば、ｎ型のＭＯＳＦＥＴ
を用いて構成することにより、スイッチング速度の改善
を図ることが可能である。そして、単一の電界効果トラ
ンジスタを用いて製造可能であることから、ウェハプロ
セスの工程数を削減することができ、製造コストの低減
も図ることができる。

【００４４】さらに、多段の出力部を採用することによ
り、スイッチング速度の改善を図り、同時に消費電流の
低減も可能である。また、ゲートとソース間の規定以上
の電位差が発生した場合でも、採用されているクランプ
手段により電位差を規定範囲内に限定でき、ゲート保護
を図ることができる。このように、本発明に係るスイッ
チング装置によって、安価でありながら、スイッチング
速度が速く信頼性も高いスイッチング装置を実現するこ
とができる。

【図面の簡単な説明】

【図１】本発明の実施例１に係るスイッチング駆動回路
の構成を示す回路図である。

【図２】本発明の実施例２に係るスイッチング駆動回路
の構成を示す回路図である。

【図３】本発明の実施例２に係る他のスイッチング駆動
回路の構成を示す回路図である。

【図４】従来のスイッチング駆動回路の構成を示す回路
図である。

【図５】従来の他のスイッチング駆動回路の構成を示す
回路図である。

【符号の説明】

１・・電源電位２・・基準電位３・・入力端子４・・出力端子１０・・スイッチング駆動回路２０・・レベルシフト回路２１・・インピーダンス２２・・レベルシフト用のＭＯＳＦＥＴ３０・・出力回路３１・・第１のＭＯＳＦＥＴ３２・・第２のＭＯＳＦＥＴ３５・・クランプ回路３６、３７・・ツェナーダイオード４０、４１・・論理回路５０・・負荷６１、６３・・ｐチャンネル型ＭＯＳＦＥＴ６２、６４、６５・・ｎチャンネル型ＭＯＳＦＥＴ７１、７２、７９・・ツェナーダイオード７３、７４、７５、７６・・抵抗７７、７８・・ダイオード

Claims

【特許請求の範囲】

【請求項１】入力信号の電位レベルがシフトされてゲ
ート電極に印加される第１の電界効果トランジスタと、
この第１の電界効果トランジスタと同じ導電型で、該第
１の電界効果トランジスタと直列に接続され、前記入力
信号の電位レベルがゲート電極に印加される第２の電界
効果トランジスタとからなる出力部を有することを特徴
とするスイッチング装置。
【請求項２】第１の電界効果トランジスタと、この第
１の電界効果トランジスタと同じ導電型で、前記第１の
電界効果トランジスタと直列に接続された第２の電界効
果トランジスタとを備える出力部を２以上有するスイッ
チング装置であって、これらの出力部の内、第１段の出力部の第１の電界効果
トランジスタのゲート電極には、入力信号の電位レベル
がシフトされて印加され、第２段以降の出力部の第１の電界効果トランジスタのゲ
ート電極には、前段の出力部の第１および第２の電界効
果トランジスタの相互接続点の電位が印加され、前記第１段および第２段以降の出力部の第２の電界効果
トランジスタのゲート電極には、前記入力信号が電位レ
ベルが印加されることを特徴とするスイッチング装置。
【請求項３】請求項１または２において、前記入力信
号の電位レベルをシフトする信号レベルシフト回路を有
することを特徴とするスイッチング装置。
【請求項４】請求項３において、前記信号レベルシフ
ト回路は、前記入力信号がゲート電極に印加されるシフ
ト用電界効果トランジスタと、このシフト用電界効果ト
ランジスタと直列に接続されたインピーダンス手段とを
備えていることを特徴とするスイッチング装置。
【請求項５】請求項４において、前記シフト用電界効
果トランジスタは、前記第１および第２の電界効果トラ
ンジスタと同じ導電型であること特徴とするスイッチン
グ装置。
【請求項６】請求項１ないし５のいずれかにおいて、
前記第１の電界効果トランジスタのゲート電極と、この
第１の電界効果トランジスタおよび前記第２の電界効果
トランジスタの相互接続点との間に、所定の電位差以上
の場合に導通するクランプ回路が形成されていることを
特徴とするスイッチング装置。
【請求項７】請求項６において、前記クランプ回路
が、前記第１の電界効果トランジスタのゲート電極側か
ら順に、アノード、カソード、カソード、アノードと接
続された２つの定電圧ダイオードを具備することを特徴
とするスイッチング装置。
【請求項８】請求項６において、前記クランプ回路
が、前記第１の電界効果トランジスタのゲート電極側か
ら順に、カソード、アノード、アノード、カソードと接
続された２つの定電圧ダイオードを具備することを特徴
とするスイッチング装置。