JPH06186305A - 論理回路におけるｄｃテスト回路 - Google Patents

Abstract

(57)【要約】 【目的】 論理回路に含まれる双方向バッファのＤＣテ
ストを容易化するためのＤＣテスト回路を提供する。 【構成】 論理回路３０において、入出力バッファ４６
を含む入力バッファに入力レベルテストを行い場合、マ
ルチプレクサ４０、４２、４４をテストモード端子２０
からテストモードに設定し、また、マルチプレクサ４２
をイネーブル端子３６から入力レベルテストモードに設
定することで行うことができる。また、入出力バッファ
４６を含む出力バッファに出力レベルテストを行い場
合、マルチプレクサ４０、４２、４４をテストモード端
子２０からテストモードに設定し、また、マルチプレク
サ４２をイネーブル端子３６から出力レベルテストモー
ドに設定することで行うことができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、論理回路におけるＤＣ
テスト回路、特に論理回路に含まれる双方向バッファの
ＤＣテストを容易にするＤＣテスト回路に関する。

【０００２】

【従来の技術】従来、双方向バッファ（以下、入出力バ
ッファともいう）のしきい値テスト等のためのＤＣテス
トを容易にするために、論理回路は、ＤＣテスト回路と
して、入力バッファについてはＮＡＮＤ又はＮＯＲツリ
ー構造を有する構成を、出力バッファについてはマルチ
プレクサを有する構成を具備する。

【０００３】以下、図２を用いて従来のＤＣテスト回路
を使用したテスト方法について説明する。

【０００４】図２には、入力バッファ１１、１２、１
３、１４のテスト用にＮＡＮＤゲート７、８、９、１０
によるテストツリーを、出力バッファのテスト用にマル
チプレクサ２１、２２、２３を有する論理回路が示され
ている。

【０００５】テストツリーを用いたテスト方法として、
全部の入力端子１、２、３、４をＨｉにしておくと、出
力端子５から遠いＮＡＮＤゲート７からはＨｉが出力さ
れ、次に遠いＮＡＮＤゲート８からはＬｏｗが出力さ
れ、このようにテストツリーのＮＡＮＤゲート７、８、
９、１０からの出力は反転されていく。これにより、出
力端子５からは、所定のＨｉあるいはＬｏｗの値が出力
される。

【０００６】この状態において、入力バッファ１１のテ
ストは、入力端子１の入力をＨｉからＬｏｗにすること
で、出力端子５からは先の出力値と反転した値が出力さ
れることを確認すればよい。

【０００７】そして、入力バッファ１２のテストは、こ
の状態において入力端子１の入力をＬｏｗにしたまま入
力端子２の入力をＨｉからＬｏｗにすることで、出力端
子５からは先の出力値と反転した値が出力されることを
確認すればよい。

【０００８】以上のように各入力端子１、２、３、４か
らの入力値をＨｉからＬｏｗに順に切り替えていくこと
により、出力端子５からＨｉとＬｏｗが交互に出力され
ることを確認することで、各入力バッファ１１、１２、
１３、１４のＤＣテストを行うことができる。

【０００９】出力バッファ１６、１７、１８のＤＣテス
トについては、テストモード端子２０からテストモード
信号をテストモードに設定することで、マルチプレクサ
２１、２２、２３を内部回路からＤＣ入力端子１９への
入力に切り替え、ＤＣ入力端子１９からＨｉ又はＬｏｗ
を入力することで行えばよい。

【００１０】

【発明が解決しようとする課題】しかしながら、双方向
ピンを使用した場合、すなわち３ステート出力バッファ
を使用した論理回路においては、図３に示されるよう
に、入出力端子２５において入力レベルのテストを行っ
ているのにもかかわらず、内部回路の状態及びマルチプ
レクサ２７へのテストモード信号により、入出力バッフ
ァ２６から信号が出力される場合があり、正常にＤＣテ
ストを行うことができない。

【００１１】そのため、従来では入力レベルテストでマ
ルチプレクサ２７の制御端子もしくは入出力バッファ２
６の制御端子２６ａそのものをＤＣテスト回路から切り
離さなければならないという問題があった。

【００１２】あるいは、出力レベルテストにおいても、
マルチプレクサ２７へのテストモード信号の制御が内部
回路で決定されている場合、常に入出力バッファ２６か
ら信号が出力される状態にするためのパターンが必要に
なるという問題があった。これにより、ＤＣテストを行
う際のコストが増大する問題があった。

【００１３】本発明は以上のような課題を鑑みてなされ
たものであり、その目的は、論理回路に含まれる双方向
バッファのＤＣテストを容易化するためのＤＣテスト回
路を提供することにある。

【００１４】

【課題を解決するための手段】以上のような目的を達成
するために、本発明における論理回路におけるＤＣテス
ト回路は、双方向バッファの制御端子に接続された信号
切替器を有し、その記信号切替器の制御端子にテストモ
ード信号を入力させテストモードに設定することで、前
記双方向バッファのＤＣテストを行う論理回路における
ＤＣテスト回路において、前記信号切替器の入力端子に
接続され、イネーブル信号を入力させるイネーブル端子
を有することを特徴とする。

【００１５】そして、入力レベルテストは、前記テスト
モード信号をテストモードにかつ前記イネーブル信号を
入力レベルテストモードに設定することで行われ、出力
レベルテストは、前記テストモード信号をテストモード
にかつ前記イネーブル信号を出力レベルテストモードに
設定することで行われることを特徴とする。

【００１６】以上の構成により、双方向バッファへの入
力レベルテスト及び出力レベルテストは、テストモード
信号及びイネーブル信号の設定のみで容易に行うことが
できる。

【００１７】

【作用】以上のような構成を有する本発明に係る論理回
路におけるＤＣテスト回路において、入力レベルテスト
を行う際には、テストモード信号をテストモードにかつ
イネーブル信号を入力レベルテストモードに設定するこ
とで行うことができる。また、出力レベルテストを行う
際には、テストモード信号をテストモードにかつイネー
ブル信号を出力レベルテストモードに設定することで行
うことができる。

【００１８】

【実施例】以下、図面に基づいて、本発明の好適な実施
例を説明する。なお、従来例と同様な要素には同一の符
号を付ける。

【００１９】図１には、本実施例におけるＤＣテスト回
路を有する論理回路３０が示されている。

【００２０】論理回路３０は、内部回路５０と、通常の
入出力用端子として入力端子１、２、入出力端子３２、
出力端子３４を、テスト用端子として出力端子５、テス
トモード端子２０、ＤＣ入力端子１９、イネーブル端子
３６を有している。入力レベルテスト用には、ＮＡＮＤ
ゲート７、８、９でテストツリーが構成されている。出
力レベルテスト用には、マルチプレクサ４０、４２、４
４で構成されている。各マルチプレクサ４０、４２、４
４の制御端子には、テストモード端子２０からの信号線
が接続されている。また、各マルチプレクサ４０、４４
の入力端子には、ＤＣ入力端子１９からの信号線が接続
されている。また、入出力バッファ４６は制御端子４６
ａを有する出力バッファ４６ｂと入力バッファ４６ｃか
ら成る。

【００２１】本実施例において特徴的なことは、入出力
バッファ４６の制御端子４６ａにはマルチプレクサ４２
が接続され、マルチプレクサ４２の入力端子の１つ４２
ａには、イネーブル端子３６からのイネーブル信号を入
力するための信号線が接続されており、このイネーブル
信号を外部から設定できるようにしたことである。

【００２２】これにより、入出力バッファ４６を有する
論理回路３０にＤＣテストを行う場合、イネーブル信号
及びテストモード信号を所定の値に設定することで、容
易に行うことができる。

【００２３】以下に図１に示すＤＣテスト回路の動作を
説明する。

【００２４】論理回路３０の通常動作時は、テストモー
ド端子２０から入力されるテストモード信号をＨｉにす
る。これにより、マルチプレクサ４０、４２、４４は、
内部回路５０からの信号を出力する。したがって、出力
バッファ３４、４６ｂからは、内部回路５０からの信号
が出力される。なお、通常動作時においては、ＤＣ入力
端子１９及びイネーブル端子３６からの信号は関係ない
ので何でもよい。

【００２５】入力レベルテストを行う際、テストモード
信号をＬｏｗにすることでマルチプレクサ４０、４２、
４４をテストモードに設定する。また、イネーブル端子
３６から入力されるイネーブル信号をＨｉにすること
で、マルチプレクサ４２を入力レベルテストモードに設
定する。これにより、マルチプレクサ４２は、イネーブ
ル信号のＨｉを出力する。したがって、出力バッファ４
６ｂは、Ｄｉｓａｂｌｅの状態になり、出力バッファ４
６ｂからの出力を抑止することができる。なお、入力レ
ベルテスト時においては、ＤＣ入力端子１９からの信号
は関係ないので何でもよい。

【００２６】したがって、入出力端子３２から入力され
た信号は出力バッファ４６ｂからの信号で上書きされる
ことはなく、正常なテストツリーによるテストを行うこ
とができる。

【００２７】また、出力レベルテストを行う際、テスト
モード信号をＬｏｗにすることでマルチプレクサ４０、
４２、４４をテストモードに設定する。また、イネーブ
ル端子３６から入力されるイネーブル信号をＬｏｗにす
ることで、マルチプレクサ４２を出力レベルテストモー
ドに設定する。これにより、マルチプレクサ４２は、イ
ネーブル信号のＬｏｗを出力する。したがって、入出力
端子３２からは出力バッファ４６ｂからの信号、すなわ
ち本実施例においてはマルチプレクサ４０を介してＤＣ
入力端子１９からの入力信号が出力されることになる。

【００２８】以上のように、本実施例によれば、テスト
用端子としてイネーブル端子４６を１ピン追加し、入出
力バッファ４６の制御端子４６ａに接続されたマルチプ
レクサ４２の各端子に前述のように各信号線を接続する
ことで、論理回路３０に含まれる入出力バッファ４６の
ＤＣテストを容易に行うことができる。

【００２９】

【発明の効果】以上のように、本発明の論理回路におけ
るＤＣテスト回路によれば、外部から信号切替器に対し
てイネーブル信号を設定できるイネーブル端子のみを追
加すればよいので、ＤＣテストを行うためのコストを減
少させることが可能となる。

【００３０】また、入力レベルテストを行う際には、イ
ネーブル信号を入力レベルテストモードに設定すること
で、双方向バッファが含まれていたとしてもテストツリ
ーを用いたＤＣテストを行うことが可能となる。

【００３１】更に、出力レベルテストを行う際には、イ
ネーブル信号を出力レベルテストモードに設定すること
で、双方向バッファが含まれていたとしても簡単なパタ
ーンの設定でＤＣテストを行うことが可能となる。

【図面の簡単な説明】

【図１】本発明に係るＤＣテスト回路の実施例を示す概
略図である。

【図２】従来のＤＣテスト回路を示す概略図である。

【図３】従来の入出力バッファのＤＣテスト回路の一部
分を示す概略図である。

【符号の説明】

１９ ＤＣ入力端子 ２０ テストモード端子 ３６ イネーブル端子 ４０、４２、４４ マルチプレクサ ４６ 入出力バッファ

Claims (1)

【特許請求の範囲】
1. 【請求項１】 双方向バッファの制御端子に接続された
   信号切替器を有し、 前記信号切替器の制御端子にテストモード信号を入力さ
   せテストモードに設定することで、前記双方向バッファ
   のＤＣテストを行う論理回路におけるＤＣテスト回路に
   おいて、 前記信号切替器の入力端子に接続され、イネーブル信号
   を入力させるイネーブル端子を有し、 入力レベルテストは、前記テストモード信号をテストモ
   ードにかつ前記イネーブル信号を入力レベルテストモー
   ドに設定することで行われ、 出力レベルテストは、前記テストモード信号をテストモ
   ードにかつ前記イネーブル信号を出力レベルテストモー
   ドに設定することで行われることを特徴とする論理回路
   におけるＤＣテスト回路。