JPH0254187A - スキャン回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） この発明は、ＬＳＩまたはボード回路の内部回路を試験
するためのスキャン回路に関するものである。

（従来の技術） 第２図は、例えば特開昭６０−２７７２９２号公報に示
される従来のスキャン回路の構成を説明する回路ブロッ
ク図であり、２１はフリップフロップ回路で、スキャン
入力端子２５からの入力信号ＩＮをＤ入力で受け、クロ
ック入力端子２６カ）ら入力されるクロック信号Ｃに基
づいて出力端子Ｑに入力信号ＩＮを遅延出力する。２２
は試験対象となる組合せ回路で、フリ・ンプフロ・ンブ
回路２１の出力端子Ｑからの出力を受け、選択制御回路
２３にテスト信号を出力する。

２４は入力端子で、モード制御信号Ｍを選択制御回路２
３に出力する。なお、モード制御信号Ｍが「１」の場合
にスキャンモードとなり、モード制御信号Ｍが「０」の
場合に、ノーマルモードとなる。

また、スキャンは、フリップフロ・ンブ回路２１を図示
されるようにシリアルに接続してシフトレジスタを構成
し、試験データとなる入力信号ＩＮをスキャン入力端子
２５にスキャンインし、結果をスキャン出力端子２７よ
り出力する。

上記構成のスキャン回路において、先ずモード制御信号
Ｍを「１」とすると、各フリップフロップ回路２１はシ
フトレジスタになるので、スキャンパスが形成され、こ
の状態でスキャン入力端子２５から試験データとなる入
力信号ＩＮを入力することにより、各フリップフロップ
回路２１にクロック信号Ｃに同期して任意の値をセット
することができる。

次いで、モード制御信号Ｍを「０」とすると、組合せ回
路２２の圧力信号がクロック信号Ｃに同期して次段のフ
リップフロップ回路２１に入力される。

そして、再びモード制御信号Ｍを「１」とすることによ
り、スキャン出力端子２７から各フリップフロップ回路
２１にセットした値をクロック信号Ｃに同期して読み出
すことができる。

このように、モード制御信号Ｍを切り換えることにより
、組合せ回路２２の出力信号がフリップフロップ回路２
１に入力され、この信号を読み出すことによって組合せ
回路２２のテストが可能となる。

第３図は従来のスキャン回路の他の構成例を示す回路ブ
ロック図であり、３１はラッチ回路で、各フリップフロ
ップ回路２１の出力信号をトランスミッションゲート３
２を介してラッチする。

３３は制御回路で、ラッチ回路３１の出力信号と選択制
御回路２３の出力信号を選択してフリップフロップ回路
２１に入力する。

３４はトランスミッションゲートで、ラッチ回路３１の
出力信号を読み出す。なお、読出し線３５とトランスミ
ッションゲート３４により読出し回路が構成される。３
６は入力端子で、トランスミッションゲート３２を制御
する制御信号Ｃａが入力される。

３７は入力端子で、制御回路３３の制御信号Ｃｂが入力
される。３Ｂは出力端子で、ラッチ回路３１の出力信号
ＬＯを出力する。

３９はシフトレジスタで、フリップフロップ回路２１等
から構成される。

なお、上記制御回路３３は、制御信号ｃｂが「０」の場
合に、前段の制御回路３３からの入力信号を出力し、制
御信号ｃｂが「１」の時にラッチ回路３１からの入力信
号を出力する回路である。また、第３図では右側の点線
枠内は左側の点線枠内と同様の構成となっているが、図
示は省略した。

次に動作について説明する。

先ず、モード制御信号Ｍが「１」で、制御信号ｃｂを「
０」として、スキャン入力端子２５から信号を入力し、
クロック信号Ｃを入力し、クロック信号Ｃに同期して各
フリップフロップ回路２１に任意の値をセットする。

次にモード制御信号ＭをｒＱＪとすると、組合せ回路２
２から出力された信号がクロック信号Ｃに同期して次段
のフリップフロップ回路２１に入力される。

ここで、任意のフリップフロップ回路２１の値を読み出
したい場合には、先ず、制御信号Ｃａを「１」にして、
トランスミッションゲート３２を開き、全てのフリップ
フロップ回路２１の値をラッチ回路３１に退避させた後
、制御信号Ｃａを「０」にして、トランスミッションゲ
ート３２を閉じる。

次にモード制御信号Ｍを「１」、制御信号ｃｂを「０」
として、スキャン入力端子２５からアドレス信号（スキ
ャンパスがアドレス線となる）をクロック信号Ｃに同期
して入力し、読み出したいフリップフロップ回路２１だ
けが「１」となるようにセットする。

そして、「１」にセットされたフリップフロップ回路２
１の出力信号は、トランスミッションゲート３４を開き
、これでラッチ回路３１の値を読出し線３５を通じて出
力端子３Ｂから読み出すことができる。また、テストを
継続したい場合は、制御Ｉ　（Ｘ号ｃｂを「１」として
ラッチ回路３１の値をフリップフロップ回路２１にセッ
トした後、制御信号ｃｂを「０」とする。

これにより、読み出す前の状態に戻り、テストの継続が
可能となる。

このように、以上の操作により任意のフリップフロップ
回路２１の値を読み出すことができるため、スキャンパ
ス上に故障が発生した場合でも、その故障を限定するこ
とが可能となり、その故障をバイパスし、テストを行う
ことができ、スキャンパスの信頼性が向上する。また、
特定のフリップフロップ回路２１の内容を即座に読み出
すことができるので、試験時間が短縮する。

（発明が解決しようとする課題） 従来のスキャン回路は、以上のように構成されているの
で、任意のフリップフロップ回路２１の値を読み出す際
、スキャン方向が単一となるので、１方自からしかフリ
ップフロップ回路２１の指定アドレス信号を送出できな
いため、スキャンパス上にフリップフロップ回路２１の
数が多い場合には、試験時間が増大するという問題点が
あった。

この発明は、上記の問題点を解決するためになされたも
ので、フリップフロップ回路２１の指定アドレス信号を
双方向指定可能とすることにより、フリップフロップ回
路２１のアドレス信号を高速に出力して試験時間を大幅
に短縮できるスキャン回路を得ることを目的とする。

（課題を解決するための手段） この発明に係るスキャン回路は、特定のフリップフロッ
プ回路のアドレス信号を双方向に入力するトランスミッ
ションゲートなスキャンパス上に設けたものである。

（作用） この発明において、スキャン回路のスキャンパス上に双
方向アドレッシング可能なトランスミッションゲートを
設け、トランスミッションゲートの開閉を制御して、特
定のフリップフロップ回路のアドレスを双方向から指定
させ、指定したフリップフロップ回路にラッチされた組
合せ回路の出力を読み出し、組合せ回路の試験を行う。

（実施例） 第１図はこの発明の一実施例を示すスキャン回路の構成
を説明する回路ブロック図であり、１は入力端子で、こ
の入力端子１に双方向シフト制御信号ＳＭが入力され、
双方向シフト制御ライン２に接続されるＰチャンネル型
のトランスミッションゲート３，４またはＮチャネル型
のトランスミッションゲート５．６のゲート開閉が制御
される。ＩＯＩはスキャンイン／アウト端子で、右シフ
トの場合にこのスキャンイン／アウト端子Ｉ０１からア
ドレス信号が入力される。ＩＯ２はスキャンイン／アウ
ト端子で、左シフトの場合にこのスキャンイン／アウト
端子Ｉ０２から試験データが入力される。なお、双方向
シフト制御信号ＳＭが「１」の場合に、Ｐチャンネル型
のトランスミッションゲート３，４がＯＦＦ状態となり
、Ｎチャネル型のトランスミッションゲート５．６がＯ
Ｎ状態となる。なお、スキャンパスをアドレス線とする
場合に、Ｐチャンネル型のトランスミッションゲート３
，４またはＮチャネル型のトランスミッションゲート５
．６の開閉を制御して、特定のフリップフロップ回路２
１のアドレスを双方向から指定し、指定されたアドレス
のラッチ回路３１にラッチされたフリップフロップ回路
２１の値を退避させ、読出し回路によりラッチされたラ
ッチ出力を読み出して、組合せ回路２２の試験を行う。

次に動作について説明する。

シフトレジスタ３９を構成する特定のフリップフロップ
回路２１を指定するためのアドレス信号を入力する際、
指定するフリップフロップ回路２１がスキャンイン／ア
ウト端子Ｉ０１に近い場合には、双方向シフト制御信号
ＳＭを「１」とし、双方向シフト制御ライン２をイネー
ブル状態とし、シフト方向を右シフトに設定する。これ
により、シフト制御回路となるＰチャンネル型のトラン
スミッションゲート３．４がＯＦＦ状態となり、Ｎチャ
ネル型のトランスミッションゲート５．６がＯＮ状態と
なり、スキャンイン／アウト端子Ｉ０１より入力された
アドレス信号は、Ｎチャネル型のトランスミッションゲ
ート５−シフトレジスタ３９のスキャンイン端子ｌＮｌ
−１スキャンアウト端子０ＵＴＩ瞬Ｎチャネル型のトラ
ンスミッションゲート６を経由して指定したフリップフ
ロップ回路２１にセットされる。

一方、指定するフリップフロップ回路２１がスキャンイ
ン／アウト端子Ｉ０２に近い場合には、双方向シフト制
御信号ＳＭを「０」とし、双方向シフト制御ライン２を
Ｌレベル状態とし、シフト方向を左シフトに設定する。

これにより、シフト制御回路となるＮチャンネル型のト
ランスミッションゲート５．６がＯＦＦ状態となり、Ｐ
チャネル型のトランスミッションゲート３，４がＯＮ状
態となり、スキャンイン／アウト端子Ｉ０２より入力さ
れたアドレス信号は、Ｐチャネル型のトランスミッショ
ンゲート３−シフトレジスタ３９のスキャンイン端子ｌ
Ｎｌ−スキャンアウト端子０ＵＴ１＃Ｐチヤネル型のト
ランスミッションゲート４を経由して指定したフリップ
フロップ回路２１にセットされる。

これにより、特定のフリップフロップ回路２１を高速に
アドレッシングでき、組合せ回路２２の出力データを高
速に読み出すことができる。

なお、上記実施例ではシフト方向をＰチャンネル型のト
ランスミッションゲート３，４またはＮチャネル型のト
ランスミッションゲート５，６により制御する場合につ
いて説明したが、Ｐチャネル型またはＮチャンネル型に
統一させ、インバータを付加すれば、同様の効果を期待
できる。

〔発明の効果〕

以上説明したように、この発明は特定のフリップフロッ
プ回路のアドレス信号を双方向に入力するトランスミッ
ションゲートをスキャンパス上に設けたので、回路構成
を複雑化することなく、各フリップフロップ回路のアド
レスを双方向から指定でき、組合せ回路から読み出した
出力データを高速に転送できる。従って、組合せ回路試
験時間を大幅に短縮できる優れた効果を奏する。

【図面の簡単な説明】

第１図はこの発明の一実施例を示すスキャン回路の構成
を説明する回路ブロック図、第２図は従来のスキャン回
路の構成を説明する回路ブロック図、第３図は従来のス
キャン回路の他の構成例を示す回路ブロック図である。 図において、１は入力端子、２は双方向シフト制御ライ
ン、３．４はＰチャネル型のトランスミッションゲート
、５，６はＰチャネル型のトランスミッションゲートで
ある。 なお、各図中の同一符号は同一または相当部分を示す。

Claims (1)

【特許請求の範囲】
1. 多段接続された複数のフリップフロップ回路と、このフ
   リップフロップ回路と多数の論理回路から構成される組
   合せ回路からの入力信号を選択出力する選択制御回路と
   、各フリップフロップ回路の出力信号をラッチするラッ
   チ回路と、前記選択制御回路の出力信号と前記ラッチ回
   路の出力信号を選択してフリップフロップ回路に入力す
   る制御回路と、前記ラッチ回路の出力を読み出す読出し
   回路とを有したスキャンパス方式のスキャン回路におい
   て、特定のフリップフロップ回路のアドレス信号を双方
   向に入力するトランスミッションゲートをスキャンパス
   上に具備したことを特徴とするスキャン回路。