JPH06177693A - 減衰回路 - Google Patents
減衰回路Info
- Publication number
- JPH06177693A JPH06177693A JP43A JP35271892A JPH06177693A JP H06177693 A JPH06177693 A JP H06177693A JP 43 A JP43 A JP 43A JP 35271892 A JP35271892 A JP 35271892A JP H06177693 A JPH06177693 A JP H06177693A
- Authority
- JP
- Japan
- Prior art keywords
- output
- phase difference
- resistors
- input
- attenuation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000000593 degrading effect Effects 0.000 abstract description 4
- 238000000034 method Methods 0.000 description 25
- 238000010586 diagram Methods 0.000 description 22
- 230000002238 attenuated effect Effects 0.000 description 9
- 230000000694 effects Effects 0.000 description 9
- 230000010363 phase shift Effects 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 2
- 238000013016 damping Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/24—Frequency- independent attenuators
Landscapes
- Attenuators (AREA)
- Networks Using Active Elements (AREA)
Abstract
(57)【要約】
【目的】 減衰量に関係なく、入出力間の信号の位相差
が一定の減衰回路を得る。 【構成】 複数個の抵抗Ｒ01，Ｒ12，Ｒ23，Ｒ34，Ｒ4
5，Ｒ5Gを相互に直列に接続した分圧回路に対し、その
各出力の入力に対する位相差に対し、ある位相を加える
ような抵抗Ｒ0 ，Ｒ1 ，Ｒ2 ，Ｒ3 ，Ｒ4 ，Ｒ5 をスイ
ッチＳＷ0 ，ＳＷ1，ＳＷ2 ，ＳＷ3 ，ＳＷ4 ，ＳＷ5
を介して接続し、その他端より出力を得る。
が一定の減衰回路を得る。 【構成】 複数個の抵抗Ｒ01，Ｒ12，Ｒ23，Ｒ34，Ｒ4
5，Ｒ5Gを相互に直列に接続した分圧回路に対し、その
各出力の入力に対する位相差に対し、ある位相を加える
ような抵抗Ｒ0 ，Ｒ1 ，Ｒ2 ，Ｒ3 ，Ｒ4 ，Ｒ5 をスイ
ッチＳＷ0 ，ＳＷ1，ＳＷ2 ，ＳＷ3 ，ＳＷ4 ，ＳＷ5
を介して接続し、その他端より出力を得る。
Description
【０００１】
【産業上の利用分野】この発明は、減衰回路に関し、特
に、基準電圧信号に対し、ある基準のステップでこれを
減衰させる電圧分圧型のアッテネータに関するものであ
る。
に、基準電圧信号に対し、ある基準のステップでこれを
減衰させる電圧分圧型のアッテネータに関するものであ
る。
【０００２】
【従来の技術】図３は、従来の減衰回路の回路構成とそ
の入出力波形を示したもので、図３(a) はその回路図、
図３(b) はその入力信号に対する出力波形を示す図であ
る。図３(a) において、入力端子ＶINに印加された信号
は、この入力端子ＶINと接地との間に相互に直列に接続
された抵抗Ｒ01，Ｒ12，Ｒ23，Ｒ34，Ｒ45，Ｒ5Gによっ
て構成された分圧回路により分圧される。この分圧され
た信号は、入力端子ＶINと出力端子ＶOUT 間に接続され
たスイッチＳＷ0 、一端が抵抗Ｒ01，Ｒ12間に他端が出
力端子ＶOUT に接続されたスイッチＳＷ1 、一端が抵抗
Ｒ12，Ｒ23間に他端が出力端子ＶOUT に接続されたスイ
ッチＳＷ2 、一端が抵抗Ｒ23，Ｒ34間に他端が出力端子
ＶOUT に接続されたスイッチＳＷ3 、一端が抵抗Ｒ34，
Ｒ45間に他端が出力端子ＶOUT に接続されたスイッチＳ
Ｗ4 、一端が抵抗Ｒ45，Ｒ5G間に他端が出力端子ＶOUT
に接続されたスイッチＳＷ5 のいずれかひとつをオンす
ることにより、この出力端子ＶOUT より得られる。な
お、容量Ｃは、出力端子ＶOUTと接地電位間の負荷容量
である。
の入出力波形を示したもので、図３(a) はその回路図、
図３(b) はその入力信号に対する出力波形を示す図であ
る。図３(a) において、入力端子ＶINに印加された信号
は、この入力端子ＶINと接地との間に相互に直列に接続
された抵抗Ｒ01，Ｒ12，Ｒ23，Ｒ34，Ｒ45，Ｒ5Gによっ
て構成された分圧回路により分圧される。この分圧され
た信号は、入力端子ＶINと出力端子ＶOUT 間に接続され
たスイッチＳＷ0 、一端が抵抗Ｒ01，Ｒ12間に他端が出
力端子ＶOUT に接続されたスイッチＳＷ1 、一端が抵抗
Ｒ12，Ｒ23間に他端が出力端子ＶOUT に接続されたスイ
ッチＳＷ2 、一端が抵抗Ｒ23，Ｒ34間に他端が出力端子
ＶOUT に接続されたスイッチＳＷ3 、一端が抵抗Ｒ34，
Ｒ45間に他端が出力端子ＶOUT に接続されたスイッチＳ
Ｗ4 、一端が抵抗Ｒ45，Ｒ5G間に他端が出力端子ＶOUT
に接続されたスイッチＳＷ5 のいずれかひとつをオンす
ることにより、この出力端子ＶOUT より得られる。な
お、容量Ｃは、出力端子ＶOUTと接地電位間の負荷容量
である。
【０００３】次にその動作について説明する。入力端子
ＶINに入力された信号Ｖi はその角周波数がω、波高が
Ｖ0 の正弦波であるとする。この信号Ｖi は、相互に直
列に接続された抵抗Ｒ01，Ｒ12，Ｒ23，Ｒ34，Ｒ45，Ｒ
5Gにより分圧され、例えば抵抗Ｒ12，Ｒ23の間のノード
に波高Ｖ1 として分圧されたとすると、その分圧電圧Ｖ
1 は、
ＶINに入力された信号Ｖi はその角周波数がω、波高が
Ｖ0 の正弦波であるとする。この信号Ｖi は、相互に直
列に接続された抵抗Ｒ01，Ｒ12，Ｒ23，Ｒ34，Ｒ45，Ｒ
5Gにより分圧され、例えば抵抗Ｒ12，Ｒ23の間のノード
に波高Ｖ1 として分圧されたとすると、その分圧電圧Ｖ
1 は、
【０００４】
【数１】
【０００５】と表すことができる。このときスイッチＳ
Ｗ2 のみがオンしていたとすると、出力端子ＶOUT には
(1) 式で示される波高Ｖ1 の出力信号Ｖ0 が出力され
る。同様に、抵抗Ｒ45，Ｒ5G間のノードに波高Ｖ2 とし
て分圧されたとすると、その分圧電圧Ｖ2 は、
Ｗ2 のみがオンしていたとすると、出力端子ＶOUT には
(1) 式で示される波高Ｖ1 の出力信号Ｖ0 が出力され
る。同様に、抵抗Ｒ45，Ｒ5G間のノードに波高Ｖ2 とし
て分圧されたとすると、その分圧電圧Ｖ2 は、
【０００６】
【数２】
【０００７】と表すことができる。このときスイッチＳ
Ｗ2 がオフし、スイッチＳＷ5 のみがオンしていたとす
ると、出力端子ＶOUT には(2) 式で示される波高Ｖ2 の
出力信号Ｖ0 が角周波数ω0 で出力されることになる。
Ｗ2 がオフし、スイッチＳＷ5 のみがオンしていたとす
ると、出力端子ＶOUT には(2) 式で示される波高Ｖ2 の
出力信号Ｖ0 が角周波数ω0 で出力されることになる。
【０００８】入力信号Ｖi はその波高がＶ0 ，角周波数
がω，位相の遅れがω・t0とすると、 Ｖi ＝Ｖ0 ・sin ω（ｔ−ｔ0 ） ……(3) と記すことができ、また出力信号Ｖ0 はその波高がＶm
，位相の遅れがω・tdとすると、 Ｖ0 ＝Ｖm ・sin ω（ｔ−ｔd ） ……(4) と記すことができる。
がω，位相の遅れがω・t0とすると、 Ｖi ＝Ｖ0 ・sin ω（ｔ−ｔ0 ） ……(3) と記すことができ、また出力信号Ｖ0 はその波高がＶm
，位相の遅れがω・tdとすると、 Ｖ0 ＝Ｖm ・sin ω（ｔ−ｔd ） ……(4) と記すことができる。
【０００９】図３(b) に、入力波形Ｖ0 と出力波形Ｖi
を示す。なお、出力波形において、スイッチＳＷ2 のみ
がオンしていた場合、波高Ｖm は(1) 式で与えられるＶ
1 、また遅れ時間tdは（t0＋t1）となるから、(4) 式は Ｖ0 （ＳＷ2 ）＝Ｖ1sinω（ｔ−ｔ0 −ｔ1 ） ……(5) となる。また、スイッチＳＷ5 がオンした場合は、波高
Ｖm が(2) 式で与えられるＶ2 、また遅れ時間tdはt0＋
t2となるから、(5) 式は Ｖ0 （ＳＷ5 ）＝Ｖ2sinω（ｔ−ｔ0 −ｔ2 ） ……(6) となる。
を示す。なお、出力波形において、スイッチＳＷ2 のみ
がオンしていた場合、波高Ｖm は(1) 式で与えられるＶ
1 、また遅れ時間tdは（t0＋t1）となるから、(4) 式は Ｖ0 （ＳＷ2 ）＝Ｖ1sinω（ｔ−ｔ0 −ｔ1 ） ……(5) となる。また、スイッチＳＷ5 がオンした場合は、波高
Ｖm が(2) 式で与えられるＶ2 、また遅れ時間tdはt0＋
t2となるから、(5) 式は Ｖ0 （ＳＷ5 ）＝Ｖ2sinω（ｔ−ｔ0 −ｔ2 ） ……(6) となる。
【００１０】
【発明が解決しようとする課題】従来の減衰回路は、以
上のように構成されているので、減衰の度合によって位
相にずれが生じ、またこれを補償するための出力の位相
の操作が困難であるなどの問題点があった。
上のように構成されているので、減衰の度合によって位
相にずれが生じ、またこれを補償するための出力の位相
の操作が困難であるなどの問題点があった。
【００１１】この発明は、上記のような従来のものの問
題点を解消するためになされたもので、減衰量に関係な
く、入出力間の信号の位相差を一定にできる減衰回路を
得ることを目的とする。
題点を解消するためになされたもので、減衰量に関係な
く、入出力間の信号の位相差を一定にできる減衰回路を
得ることを目的とする。
【００１２】
【課題を解決するための手段】この発明に係る減衰回路
は、複数個の第１の抵抗を相互に直列に接続し、それぞ
れの抵抗端に電位出力端子を有する抵抗分圧型のものに
おいて、この電位出力端子のそれぞれに対しその入力端
が接続された複数個のスイッチを設けるとともに、一端
がこの各スイッチの出力端に接続され他端が共通接続さ
れて本回路の出力端子に接続された複数個の第２の抵抗
とを設け、この第２の抵抗により、減衰量に応じて生じ
位相差に対し、その位相差によって決まる一定の位相
を加えるようにしたものである。
は、複数個の第１の抵抗を相互に直列に接続し、それぞ
れの抵抗端に電位出力端子を有する抵抗分圧型のものに
おいて、この電位出力端子のそれぞれに対しその入力端
が接続された複数個のスイッチを設けるとともに、一端
がこの各スイッチの出力端に接続され他端が共通接続さ
れて本回路の出力端子に接続された複数個の第２の抵抗
とを設け、この第２の抵抗により、減衰量に応じて生じ
位相差に対し、その位相差によって決まる一定の位相
を加えるようにしたものである。
【００１３】また、この発明に係る減衰回路は、複数個
の第１の抵抗を相互に直列に接続し、それぞれの抵抗端
に電位出力端子を有する抵抗分圧型のものにおいて、こ
の電位出力端子と各減衰信号の出力端子との間に複数個
の第２の抵抗を設け、この第２の抵抗により、減衰量に
応じて生じる位相差に対し、その位相差によって決まる
一定の位相を加えるようにしたものである。さらに、こ
の発明に係る減衰回路は、第２の抵抗の抵抗値を、複数
個の抵抗およびスイッチによりこれを可変できるように
したものである。
の第１の抵抗を相互に直列に接続し、それぞれの抵抗端
に電位出力端子を有する抵抗分圧型のものにおいて、こ
の電位出力端子と各減衰信号の出力端子との間に複数個
の第２の抵抗を設け、この第２の抵抗により、減衰量に
応じて生じる位相差に対し、その位相差によって決まる
一定の位相を加えるようにしたものである。さらに、こ
の発明に係る減衰回路は、第２の抵抗の抵抗値を、複数
個の抵抗およびスイッチによりこれを可変できるように
したものである。
【００１４】
【作用】この発明における減衰回路においては、装置を
上述のように構成したので、入力に対して、どの減衰量
を有する出力信号を選択したとしても、その入力信号と
の位相差を減衰量に依らないものとすることができる。
上述のように構成したので、入力に対して、どの減衰量
を有する出力信号を選択したとしても、その入力信号と
の位相差を減衰量に依らないものとすることができる。
【００１５】また、この発明における減衰回路において
は、装置を上述のように構成したので、その入力信号と
の位相差が減衰量に依らない複数の減衰信号を同時に出
力することができる。さらに、この発明における減衰回
路においては、装置を上述のように構成したので、ある
程度の範囲内で、入力と出力との位相差を積極的に可変
することができる。
は、装置を上述のように構成したので、その入力信号と
の位相差が減衰量に依らない複数の減衰信号を同時に出
力することができる。さらに、この発明における減衰回
路においては、装置を上述のように構成したので、ある
程度の範囲内で、入力と出力との位相差を積極的に可変
することができる。
【００１６】
【実施例】実施例１．以下、この発明の一実施例を図に
ついて説明する。図１はこの発明の一実施例による減衰
回路を示す図であり、図１(a) はその回路図を示し、図
１(b) はその入出力波形の例を示すものである。
ついて説明する。図１はこの発明の一実施例による減衰
回路を示す図であり、図１(a) はその回路図を示し、図
１(b) はその入出力波形の例を示すものである。
【００１７】図１(a) において、入力端子ＶINに印加さ
れた信号は、この入力端子ＶINと接地との間に相互に直
列に接続された抵抗Ｒ01，Ｒ12，Ｒ23，Ｒ34，Ｒ45，Ｒ
5Gにより分圧される。そして、入力端子ＶINおよびそれ
ぞれの抵抗同士の接続点にその一端が接続されたスイッ
チＳＷ0 ，ＳＷ1 ，ＳＷ2 ，ＳＷ3 ，ＳＷ4 ，ＳＷ5は
その他端がそれぞれ抵抗Ｒ0 ，Ｒ1 ，Ｒ2 ，Ｒ3 ，Ｒ4
，Ｒ5 を介して出力端子Ｖout に共通に接続される。
れた信号は、この入力端子ＶINと接地との間に相互に直
列に接続された抵抗Ｒ01，Ｒ12，Ｒ23，Ｒ34，Ｒ45，Ｒ
5Gにより分圧される。そして、入力端子ＶINおよびそれ
ぞれの抵抗同士の接続点にその一端が接続されたスイッ
チＳＷ0 ，ＳＷ1 ，ＳＷ2 ，ＳＷ3 ，ＳＷ4 ，ＳＷ5は
その他端がそれぞれ抵抗Ｒ0 ，Ｒ1 ，Ｒ2 ，Ｒ3 ，Ｒ4
，Ｒ5 を介して出力端子Ｖout に共通に接続される。
【００１８】この抵抗Ｒ0 ，Ｒ1 ，Ｒ2 ，Ｒ3 ，Ｒ4 ，
Ｒ5 はスイッチＳＷ0 ，ＳＷ1 ，ＳＷ2 ，ＳＷ3 ，ＳＷ
4 ，ＳＷ5 との接続点において、分圧された信号の入力
との位相差をθ0 ，θ1 ，θ2 ，θ3 ，θ4 ，θ5 とす
る。このとき、出力と入力の位相差がθout になるとす
ると、この位相差がどのスイッチを選択したとしても一
定になるように、即ち、減衰量によって生じる位相差に
対し、その位相差によって決まる一定の位相を加えるこ
とができるように、各抵抗Ｒn （ｎ＝１〜５）が持つべ
き値は、
Ｒ5 はスイッチＳＷ0 ，ＳＷ1 ，ＳＷ2 ，ＳＷ3 ，ＳＷ
4 ，ＳＷ5 との接続点において、分圧された信号の入力
との位相差をθ0 ，θ1 ，θ2 ，θ3 ，θ4 ，θ5 とす
る。このとき、出力と入力の位相差がθout になるとす
ると、この位相差がどのスイッチを選択したとしても一
定になるように、即ち、減衰量によって生じる位相差に
対し、その位相差によって決まる一定の位相を加えるこ
とができるように、各抵抗Ｒn （ｎ＝１〜５）が持つべ
き値は、
【００１９】
【数３】
【００２０】より与えられる。なお、Ｃは出力信号の負
荷容量である。したがって、スイッチＳＷ0 のみがオン
すると、波高ＶA 、位相の遅れω（t0＋t3）の出力波Ｖ
0 が得られる。また、ＳＷ2 のみがオンすると、波高Ｖ
B 、位相の遅れω（t0＋t3）の出力が、またＳＷ5 のみ
がオンすると波高ＶB 、位相の遅れω（t0＋t3）の出力
が、それぞれ得られたとすると、これらはそれぞれ、 Ｖ0 （ＳＷ0 ）＝ＶAsinω（t −t0−t3） ……(8) Ｖ0 （ＳＷ2 ）＝ＶBsinω（t −t0−t3） ……(9) Ｖ0 （ＳＷ5 ）＝ＶCsinω（t −t0−t3） ……(10) と表せる。ただし、 ＶA ＝Ｖ0 ……(11) ＶB ＝Ｖ1 ……(12) ＶC ＝Ｖ2 ……(13) ωt3＝θout ……(14) である。
荷容量である。したがって、スイッチＳＷ0 のみがオン
すると、波高ＶA 、位相の遅れω（t0＋t3）の出力波Ｖ
0 が得られる。また、ＳＷ2 のみがオンすると、波高Ｖ
B 、位相の遅れω（t0＋t3）の出力が、またＳＷ5 のみ
がオンすると波高ＶB 、位相の遅れω（t0＋t3）の出力
が、それぞれ得られたとすると、これらはそれぞれ、 Ｖ0 （ＳＷ0 ）＝ＶAsinω（t −t0−t3） ……(8) Ｖ0 （ＳＷ2 ）＝ＶBsinω（t −t0−t3） ……(9) Ｖ0 （ＳＷ5 ）＝ＶCsinω（t −t0−t3） ……(10) と表せる。ただし、 ＶA ＝Ｖ0 ……(11) ＶB ＝Ｖ1 ……(12) ＶC ＝Ｖ2 ……(13) ωt3＝θout ……(14) である。
【００２１】従って、この実施例によれば、スイッチと
直列に接続される抵抗の抵抗値を、減衰量によって生じ
る位相差に対し、その位相差によって決まる一定の位相
を加えることができるような値とするようにしたので、
どのスイッチをオンしたとしても、その出力端子から得
られる信号と入力端子に入力する信号との位相差が一定
となり、どの減衰量を有する出力信号を選択したとして
も、その減衰量に関係なく、入出力間の信号の位相差を
一定にすることが可能となる。
直列に接続される抵抗の抵抗値を、減衰量によって生じ
る位相差に対し、その位相差によって決まる一定の位相
を加えることができるような値とするようにしたので、
どのスイッチをオンしたとしても、その出力端子から得
られる信号と入力端子に入力する信号との位相差が一定
となり、どの減衰量を有する出力信号を選択したとして
も、その減衰量に関係なく、入出力間の信号の位相差を
一定にすることが可能となる。
【００２２】なお、上記(7) 式は以下のようにして導出
できる。入力信号ｖi （角周波数ω，位相遅れθi ）に
対し、直列に抵抗ＲＡを挿入した図６の出力信号ｖ0 に
ついて検討すると、
できる。入力信号ｖi （角周波数ω，位相遅れθi ）に
対し、直列に抵抗ＲＡを挿入した図６の出力信号ｖ0 に
ついて検討すると、
【００２３】
【数４】
【００２４】 ｖ0/ｖi ＝（１−ｊωＣＲ）／（１＋（ｊωＣＲ）2 ） ……(15) 故に、ｖ0 の位相遅れθ0 は(15)式より、
【００２５】
【数５】
【００２６】従って、位相差θ0 −θi は、 θ0 −θi ＝−tan -1ωＣＲ ……(16) となる。
【００２７】これをベクトル表示すると図７のようにな
る。従って、ｖi ，ｖ0 についての一般式は次のように
なる。 ｖi ＝ｖ0 sin （ωｔ−θi ） ……(17) ｖ0 ＝ｖm sin （ωｔ−θ0 ） ……(18)
る。従って、ｖi ，ｖ0 についての一般式は次のように
なる。 ｖi ＝ｖ0 sin （ωｔ−θi ） ……(17) ｖ0 ＝ｖm sin （ωｔ−θ0 ） ……(18)
【００２８】(16)式の位相差をθ1 とおくと、(18)式は ｖ0 ＝ｖm sin （ωｔ−θ0 −θ1 ） ……(19) と表せる。
【００２９】以上より、入力信号ｖi に対し、直列に抵
抗Ｒが挿入された図６のような回路により、その出力信
号は(16)式で示す位相差θ1 （＝θ0 −θi ）に相当す
る分、これを入力信号より遅延させることができる。即
ち、(16)式より図６において、出力信号を入力信号より
θ1 に相当する分これを遅延させることのできる抵抗Ｒ
値は、
抗Ｒが挿入された図６のような回路により、その出力信
号は(16)式で示す位相差θ1 （＝θ0 −θi ）に相当す
る分、これを入力信号より遅延させることができる。即
ち、(16)式より図６において、出力信号を入力信号より
θ1 に相当する分これを遅延させることのできる抵抗Ｒ
値は、
【００３０】
【数６】
【００３１】により与えられる。このようにして、上記
(7) 式を導出することができる。また、(8) 式，(9)
式，(10)式は、位相遅れを(7) 式で求めた抵抗を挿入す
ることによってω（t0−t3）分位相遅れとすることによ
りそれぞれ求めることができる。
(7) 式を導出することができる。また、(8) 式，(9)
式，(10)式は、位相遅れを(7) 式で求めた抵抗を挿入す
ることによってω（t0−t3）分位相遅れとすることによ
りそれぞれ求めることができる。
【００３２】また、この実施例では、スイッチＳＷ0 ，
ＳＷ1 ，ＳＷ2 ，ＳＷ3 ，ＳＷ4 ，ＳＷ5 および抵抗Ｒ
1 ，Ｒ2 ，Ｒ3 ，Ｒ4 ，Ｒ5 を６個ずつ設けたものを示
したが、これらは抵抗Ｒ01，Ｒ12，Ｒ23，Ｒ34，Ｒ45，
Ｒ5Gと同数（但し、複数）であればいくつ設けられてい
てもよく、上記実施例と同様の効果を奏する。
ＳＷ1 ，ＳＷ2 ，ＳＷ3 ，ＳＷ4 ，ＳＷ5 および抵抗Ｒ
1 ，Ｒ2 ，Ｒ3 ，Ｒ4 ，Ｒ5 を６個ずつ設けたものを示
したが、これらは抵抗Ｒ01，Ｒ12，Ｒ23，Ｒ34，Ｒ45，
Ｒ5Gと同数（但し、複数）であればいくつ設けられてい
てもよく、上記実施例と同様の効果を奏する。
【００３３】実施例２．上記の実施例１では、スイッチ
により位相差が一定の一つの減衰出力を得るものを示し
たが、このスイッチを取除き、様々な減衰出力を一定の
位相差で得るように構成することもできる。
により位相差が一定の一つの減衰出力を得るものを示し
たが、このスイッチを取除き、様々な減衰出力を一定の
位相差で得るように構成することもできる。
【００３４】図２はこのようにした本発明の第２の実施
例による減衰回路を示す図であり、図２(a) はその回路
図を示し、図２(b) には、その６つの出力のうち３つの
出力を入力の波形とともに示すものである。
例による減衰回路を示す図であり、図２(a) はその回路
図を示し、図２(b) には、その６つの出力のうち３つの
出力を入力の波形とともに示すものである。
【００３５】図２(a) において、入力端子ＶINに印加さ
れた信号は、この入力端子ＶINと接地との間に相互に直
列に接続された抵抗Ｒ01，Ｒ12，Ｒ23，Ｒ34，Ｒ45，Ｒ
5Gにより分圧される。そして、その分圧された信号は入
力端子ＶINおよびそれぞれの抵抗同士の接続点にその一
端が接続された抵抗Ｒ0 およびＲ1 ，Ｒ2 ，Ｒ3 ，Ｒ4
，Ｒ5 を介して出力端子Ｖout0およびＶout1，Ｖout
2，Ｖout3，Ｖout4，Ｖout5にそれぞれ出力される。な
お、この抵抗Ｒn （ｎ＝１〜５）が持つべき値は、実施
例１と同様(7) 式で与えられる。
れた信号は、この入力端子ＶINと接地との間に相互に直
列に接続された抵抗Ｒ01，Ｒ12，Ｒ23，Ｒ34，Ｒ45，Ｒ
5Gにより分圧される。そして、その分圧された信号は入
力端子ＶINおよびそれぞれの抵抗同士の接続点にその一
端が接続された抵抗Ｒ0 およびＲ1 ，Ｒ2 ，Ｒ3 ，Ｒ4
，Ｒ5 を介して出力端子Ｖout0およびＶout1，Ｖout
2，Ｖout3，Ｖout4，Ｖout5にそれぞれ出力される。な
お、この抵抗Ｒn （ｎ＝１〜５）が持つべき値は、実施
例１と同様(7) 式で与えられる。
【００３６】したがって、出力端子Ｖout0からは、波高
ＶA 、位相の遅れω（t0＋t3）の出力波Ｖ0 が得られ
る。また、出力端子Ｖout2からは、波高ＶB 、位相の遅
れω（t0＋t3）の出力が、また、出力端子Ｖout5からは
波高ＶC 、位相の遅れω（t0＋t3）の出力が、それぞれ
同時に得られる。これらは(8) 式、(9) 式、(10)式によ
ってそれぞれ与えられる。
ＶA 、位相の遅れω（t0＋t3）の出力波Ｖ0 が得られ
る。また、出力端子Ｖout2からは、波高ＶB 、位相の遅
れω（t0＋t3）の出力が、また、出力端子Ｖout5からは
波高ＶC 、位相の遅れω（t0＋t3）の出力が、それぞれ
同時に得られる。これらは(8) 式、(9) 式、(10)式によ
ってそれぞれ与えられる。
【００３７】このように、上記実施例によれば、分圧用
の抵抗同士の接続点と出力端子の間に設けられる抵抗の
抵抗値を、減衰量によって生じる位相差に対し、その位
相差によって決まる一定の位相を加えることができるよ
うな値とするようにしたので、どの出力端子から得られ
る信号も、これと入力端子ＶINに入力する信号との位相
差が一定となり、減衰量に関係なく、入出力間の信号の
位相差を一定にすることが可能である。
の抵抗同士の接続点と出力端子の間に設けられる抵抗の
抵抗値を、減衰量によって生じる位相差に対し、その位
相差によって決まる一定の位相を加えることができるよ
うな値とするようにしたので、どの出力端子から得られ
る信号も、これと入力端子ＶINに入力する信号との位相
差が一定となり、減衰量に関係なく、入出力間の信号の
位相差を一定にすることが可能である。
【００３８】なお、この実施例では、抵抗Ｒ0 ，Ｒ1 ，
Ｒ2 ，Ｒ3 ，Ｒ4 ，Ｒ5 を６個設けたものを示したが、
これは抵抗Ｒ01，Ｒ12，Ｒ23，Ｒ34，Ｒ45，Ｒ5Gと同数
（但し、複数）であればいくつ設けられていてもよく、
上記実施例と同様の効果を奏する。
Ｒ2 ，Ｒ3 ，Ｒ4 ，Ｒ5 を６個設けたものを示したが、
これは抵抗Ｒ01，Ｒ12，Ｒ23，Ｒ34，Ｒ45，Ｒ5Gと同数
（但し、複数）であればいくつ設けられていてもよく、
上記実施例と同様の効果を奏する。
【００３９】実施例３．また、上記の実施例１，実施例
２ではその減衰量にかかわらず、入力と出力との位相差
が一定になるようにしたものを示したが、ある程度の範
囲内で、位相差を積極的に可変できるように構成するこ
ともできる。
２ではその減衰量にかかわらず、入力と出力との位相差
が一定になるようにしたものを示したが、ある程度の範
囲内で、位相差を積極的に可変できるように構成するこ
ともできる。
【００４０】図４はこのようにした本発明の第３の実施
例による減衰回路を示す図であり、図４はその回路図を
示す。この図４では、図１の第ｎ番目のスイッチＳＷn
に直列に接続する抵抗Ｒn に相当するものを、その抵抗
値を５通りの可変ができるように、一端がスイッチＳＷ
n1，ＳＷn2，ＳＷn3，ＳＷn4，ＳＷn5を介してそれぞれ
スイッチＳＷn の出力端に接続され他端が共通接続され
た５つの抵抗Ｒn1，Ｒn2，Ｒn3，Ｒn4，Ｒn5で構成する
ようにしたものである。
例による減衰回路を示す図であり、図４はその回路図を
示す。この図４では、図１の第ｎ番目のスイッチＳＷn
に直列に接続する抵抗Ｒn に相当するものを、その抵抗
値を５通りの可変ができるように、一端がスイッチＳＷ
n1，ＳＷn2，ＳＷn3，ＳＷn4，ＳＷn5を介してそれぞれ
スイッチＳＷn の出力端に接続され他端が共通接続され
た５つの抵抗Ｒn1，Ｒn2，Ｒn3，Ｒn4，Ｒn5で構成する
ようにしたものである。
【００４１】この実施例では、スイッチＳＷn1，ＳＷn
2，ＳＷn3，ＳＷn4，ＳＷn5のいずれか１つをオンする
ことにより、抵抗Ｒn の持つべき抵抗値を、抵抗Ｒn1，
Ｒn2，Ｒn3，Ｒn4，Ｒn5のなかから選択できるので、抵
抗Ｒn 値を微調整することができ、ある程度の範囲内
で、位相差を積極的に可変することが可能となる。
2，ＳＷn3，ＳＷn4，ＳＷn5のいずれか１つをオンする
ことにより、抵抗Ｒn の持つべき抵抗値を、抵抗Ｒn1，
Ｒn2，Ｒn3，Ｒn4，Ｒn5のなかから選択できるので、抵
抗Ｒn 値を微調整することができ、ある程度の範囲内
で、位相差を積極的に可変することが可能となる。
【００４２】なお、この実施例では、スイッチＳＷn1，
ＳＷn2，ＳＷn3，ＳＷn4，ＳＷn5および抵抗Ｒn1，Ｒn
2，Ｒn3，Ｒn4，Ｒn5を５個ずつ設けたものを示した
が、これらは同数（但し、複数）であればいくつ設けて
もよく、上記実施例と同様の効果を奏する。
ＳＷn2，ＳＷn3，ＳＷn4，ＳＷn5および抵抗Ｒn1，Ｒn
2，Ｒn3，Ｒn4，Ｒn5を５個ずつ設けたものを示した
が、これらは同数（但し、複数）であればいくつ設けて
もよく、上記実施例と同様の効果を奏する。
【００４３】実施例４．また上記の実施例３では、位相
差を付与する抵抗として５つの抵抗のなかのいずれか１
つを選択するように構成したが、これをいくつの抵抗を
相互に直列接続するかで、その抵抗値を可変できるよう
にしてもよい。
差を付与する抵抗として５つの抵抗のなかのいずれか１
つを選択するように構成したが、これをいくつの抵抗を
相互に直列接続するかで、その抵抗値を可変できるよう
にしてもよい。
【００４４】図５はこのようにした本発明の第４の実施
例による減衰回路を示す図であり、図５はその回路図を
示す。この図５では、図１の第ｎ番目のスイッチＳＷn
に直列に接続する抵抗Ｒn に相当するものを、一端がス
イッチＳＷn の出力端に接続され他端がスイッチＳＷn1
の入力端に接続された抵抗Ｒn1と、相互に直列に接続さ
れその直列接続体の一端がこのスイッチＳＷn1の入力端
に接続されるとともにその直列接続体の他端がスイッチ
ＳＷn5を介してスイッチＳＷn1の出力端に接続された抵
抗Ｒn2，Ｒn3，Ｒn4と、この抵抗Ｒn2，Ｒn3，Ｒn4同士
の接続点とスイッチＳＷn1の出力端間にそれぞれ接続さ
れたスイッチＳＷn2，ＳＷn3，ＳＷn4とをそれぞれ設け
るようにしたものである。
例による減衰回路を示す図であり、図５はその回路図を
示す。この図５では、図１の第ｎ番目のスイッチＳＷn
に直列に接続する抵抗Ｒn に相当するものを、一端がス
イッチＳＷn の出力端に接続され他端がスイッチＳＷn1
の入力端に接続された抵抗Ｒn1と、相互に直列に接続さ
れその直列接続体の一端がこのスイッチＳＷn1の入力端
に接続されるとともにその直列接続体の他端がスイッチ
ＳＷn5を介してスイッチＳＷn1の出力端に接続された抵
抗Ｒn2，Ｒn3，Ｒn4と、この抵抗Ｒn2，Ｒn3，Ｒn4同士
の接続点とスイッチＳＷn1の出力端間にそれぞれ接続さ
れたスイッチＳＷn2，ＳＷn3，ＳＷn4とをそれぞれ設け
るようにしたものである。
【００４５】この実施例では、スイッチＳＷn1，ＳＷn
2，ＳＷn3，ＳＷn4，ＳＷn5のいずれか１つをオンする
ことにより、抵抗Ｒn の持つべき抵抗値を、抵抗Ｒn1，
Ｒn1＋Ｒn2，Ｒn1＋Ｒn2＋Ｒn3，Ｒn1＋Ｒn2＋Ｒn3＋Ｒ
n4，Ｒn1＋Ｒn2＋Ｒn3＋Ｒn4＋Ｒn5のなかから選択でき
るので、抵抗Ｒn 値を微調整することができ、ある程度
の範囲内で、位相差を積極的に可変することが可能とな
っている。
2，ＳＷn3，ＳＷn4，ＳＷn5のいずれか１つをオンする
ことにより、抵抗Ｒn の持つべき抵抗値を、抵抗Ｒn1，
Ｒn1＋Ｒn2，Ｒn1＋Ｒn2＋Ｒn3，Ｒn1＋Ｒn2＋Ｒn3＋Ｒ
n4，Ｒn1＋Ｒn2＋Ｒn3＋Ｒn4＋Ｒn5のなかから選択でき
るので、抵抗Ｒn 値を微調整することができ、ある程度
の範囲内で、位相差を積極的に可変することが可能とな
っている。
【００４６】なお、この実施例では、スイッチＳＷn1，
ＳＷn2，ＳＷn3，ＳＷn4，ＳＷn5および抵抗Ｒn1，Ｒn
2，Ｒn3，Ｒn4，Ｒn5を５個ずつ設けたものを示した
が、これらは同数（但し、複数）であればいくつ設けて
もよく、上記実施例と同様の効果を奏する。
ＳＷn2，ＳＷn3，ＳＷn4，ＳＷn5および抵抗Ｒn1，Ｒn
2，Ｒn3，Ｒn4，Ｒn5を５個ずつ設けたものを示した
が、これらは同数（但し、複数）であればいくつ設けて
もよく、上記実施例と同様の効果を奏する。
【００４７】
【発明の効果】以上のように、この発明に係る減衰回路
によれば、複数個の第１の抵抗を相互に直列に接続し、
それぞれの抵抗端に電位出力端子を有する抵抗分圧型の
ものにおいて、この電位出力端子のそれぞれに対しその
入力端が接続された複数個のスイッチを設けるととも
に、一端がこの各スイッチの出力端に接続され他端が共
通接続されて本回路の出力端子に接続された複数個の第
２の抵抗とを設け、この第２の抵抗により、減衰量に応
じて生じる位相差に対し、その位相差によって決まる一
定の位相を加えるようにしたので、どの減衰量を有する
出力信号を選択したとしても、減衰のための分圧精度を
劣化することなく容易に一定の位相差の減衰出力を得ら
れるという効果がある。
によれば、複数個の第１の抵抗を相互に直列に接続し、
それぞれの抵抗端に電位出力端子を有する抵抗分圧型の
ものにおいて、この電位出力端子のそれぞれに対しその
入力端が接続された複数個のスイッチを設けるととも
に、一端がこの各スイッチの出力端に接続され他端が共
通接続されて本回路の出力端子に接続された複数個の第
２の抵抗とを設け、この第２の抵抗により、減衰量に応
じて生じる位相差に対し、その位相差によって決まる一
定の位相を加えるようにしたので、どの減衰量を有する
出力信号を選択したとしても、減衰のための分圧精度を
劣化することなく容易に一定の位相差の減衰出力を得ら
れるという効果がある。
【００４８】また、この発明に係る減衰回路によれば、
複数個の第１の抵抗を相互に直列に接続し、それぞれの
抵抗端に電位出力端子を有する抵抗分圧型のものにおい
て、この電位出力端子と各減衰信号の出力端子との間に
複数個の第２の抵抗とを設け、この第２の抵抗により、
減衰量に応じて生じる位相差に対し、その位相差によっ
て決まる一定の位相を加えるようにしたので、減衰のた
めの分圧精度を劣化することなく容易に一定の位相差を
有する複数の減衰出力を同時に得られるという効果があ
る。
複数個の第１の抵抗を相互に直列に接続し、それぞれの
抵抗端に電位出力端子を有する抵抗分圧型のものにおい
て、この電位出力端子と各減衰信号の出力端子との間に
複数個の第２の抵抗とを設け、この第２の抵抗により、
減衰量に応じて生じる位相差に対し、その位相差によっ
て決まる一定の位相を加えるようにしたので、減衰のた
めの分圧精度を劣化することなく容易に一定の位相差を
有する複数の減衰出力を同時に得られるという効果があ
る。
【００４９】さらに、この発明に係る減衰回路によれ
ば、第２の抵抗の抵抗値を、複数個の抵抗およびスイッ
チにより可変できるようにしたので、ある程度の範囲内
で、入力と出力との位相差を積極的に可変することがで
きる効果がある。
ば、第２の抵抗の抵抗値を、複数個の抵抗およびスイッ
チにより可変できるようにしたので、ある程度の範囲内
で、入力と出力との位相差を積極的に可変することがで
きる効果がある。
【図１】この発明の一実施例による減衰回路を示す図
で、図１(a) がその回路図、図１(b) がその入出力波形
の例を示す波形図である。
で、図１(a) がその回路図、図１(b) がその入出力波形
の例を示す波形図である。
【図２】この発明の他の実施例による多出力減衰回路を
示す図で、図２(a) がその回路図、図２(b) がその入出
力波形の例を示す波形図である。
示す図で、図２(a) がその回路図、図２(b) がその入出
力波形の例を示す波形図である。
【図３】従来の減衰回路を示す図で、図３(a) がその回
路図、図３(b) がその入出力波形の例を示す波形図であ
る。
路図、図３(b) がその入出力波形の例を示す波形図であ
る。
【図４】この発明の他の実施例による減衰回路であり、
位相差を操作可変な回路例を示す図である。
位相差を操作可変な回路例を示す図である。
【図５】この発明の他の実施例であり、特に図４の変形
例を示す図である。
例を示す図である。
【図６】(7) 式を導出する際に用いる等価回路図であ
る。
る。
【図７】(7) 式を導出する際に用いるベクトル図であ
る。
る。
Ｖin 入力端子 Ｖout 出力端子 Ｒ01 抵抗 Ｒ12 抵抗 Ｒ23 抵抗 Ｒ34 抵抗 Ｒ45 抵抗 Ｒ5G 抵抗 ＳＷ0 スイッチ ＳＷ1 スイッチ ＳＷ2 スイッチ ＳＷ3 スイッチ ＳＷ4 スイッチ ＳＷ5 スイッチ Ｖout0 出力端子 Ｖout1 出力端子 Ｖout2 出力端子 Ｖout3 出力端子 Ｖout4 出力端子 Ｖout5 出力端子 Ｒ0 抵抗 Ｒ1 抵抗 Ｒ2 抵抗 Ｒ3 抵抗 Ｒ4 抵抗 Ｒ5 抵抗 ＳＷn スイッチ ＳＷn1 スイッチ ＳＷn2 スイッチ ＳＷn3 スイッチ ＳＷn4 スイッチ ＳＷn5 スイッチ Ｒn 抵抗 Ｒn1 抵抗 Ｒn2 抵抗 Ｒn3 抵抗 Ｒn4 抵抗 Ｒn5 抵抗 Ｒ(n-1)n 抵抗 Ｒn(n+1) 抵抗
【手続補正書】
【提出日】平成５年７月３０日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００７
【補正方法】変更
【補正内容】
【０００７】と表すことができる。このときスイッチＳ
Ｗ2 がオフし、スイッチＳＷ5 のみがオンしていたとす
ると、出力端子ＶOUT には(2) 式で示される波高Ｖ2 の
出力信号Ｖ0 が角周波数ωで出力されることになる。
Ｗ2 がオフし、スイッチＳＷ5 のみがオンしていたとす
ると、出力端子ＶOUT には(2) 式で示される波高Ｖ2 の
出力信号Ｖ0 が角周波数ωで出力されることになる。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１２
【補正方法】変更
【補正内容】
【００１２】
【課題を解決するための手段】この発明に係る減衰回路
は、減衰すべき入力信号が入力される入力ノードと所定
電位ノードとの間に相互に直列に接続された複数個の第
１の抵抗を接続し、入力ノードおよび複数個の第１の抵
抗同士の接続点に複数個の電位出力ノードを接続し、こ
の複数個の電位出力ノードに択一的に閉成される複数個
のスイッチの入力端を接続し、複数個の第２の抵抗の一
端を上記複数個のスイッチの出力端に接続し、この該複
数個の第２の抵抗の他端に、共通に接続されて減衰され
た出力信号を出力する出力ノードを接続するとともに、
この出力ノードと所定電位ノードとの間に負荷容量を接
続して回路を構成し、第２の抵抗により、上記第１の抵
抗の分圧比と上記負荷容量の容量値で決定される上記入
力信号に対する上記出力信号の移相量が上記スイッチに
より選択した減衰量に依存しないように、その位相差に
よって決まる所要の位相を加えるようにしたものであ
る。
は、減衰すべき入力信号が入力される入力ノードと所定
電位ノードとの間に相互に直列に接続された複数個の第
１の抵抗を接続し、入力ノードおよび複数個の第１の抵
抗同士の接続点に複数個の電位出力ノードを接続し、こ
の複数個の電位出力ノードに択一的に閉成される複数個
のスイッチの入力端を接続し、複数個の第２の抵抗の一
端を上記複数個のスイッチの出力端に接続し、この該複
数個の第２の抵抗の他端に、共通に接続されて減衰され
た出力信号を出力する出力ノードを接続するとともに、
この出力ノードと所定電位ノードとの間に負荷容量を接
続して回路を構成し、第２の抵抗により、上記第１の抵
抗の分圧比と上記負荷容量の容量値で決定される上記入
力信号に対する上記出力信号の移相量が上記スイッチに
より選択した減衰量に依存しないように、その位相差に
よって決まる所要の位相を加えるようにしたものであ
る。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１３
【補正方法】変更
【補正内容】
【００１３】また、この発明に係る減衰回路は、減衰す
べき入力信号が入力される入力ノードと所定電位ノード
との間に複数個の第１の抵抗を相互に直列に接続し、入
力ノードおよび複数個の第１の抵抗同士の接続点に複数
個の電位出力ノードを接続し、この複数個の電位出力ノ
ードに複数個の第２の抵抗の一端を接続し、この複数個
の第２の抵抗の他端に、減衰された出力信号を出力する
複数個の出力ノードを接続し、この複数個の出力ノード
と所定電位ノードとの間に複数個の負荷容量を接続して
回路を構成し、第２の抵抗により、上記第１の抵抗の分
圧比と上記負荷容量の容量値で決定される上記入力信号
に対する上記出力信号の移相量が上記出力ノード毎に異
なる減衰量に依存しないように、その位相差によって決
まる所要の位相を加えるようにしたものである。さら
に、この発明に係る減衰回路は、第２の抵抗の抵抗値
を、複数個の抵抗およびスイッチによりこれを可変でき
るようにしたものである。
べき入力信号が入力される入力ノードと所定電位ノード
との間に複数個の第１の抵抗を相互に直列に接続し、入
力ノードおよび複数個の第１の抵抗同士の接続点に複数
個の電位出力ノードを接続し、この複数個の電位出力ノ
ードに複数個の第２の抵抗の一端を接続し、この複数個
の第２の抵抗の他端に、減衰された出力信号を出力する
複数個の出力ノードを接続し、この複数個の出力ノード
と所定電位ノードとの間に複数個の負荷容量を接続して
回路を構成し、第２の抵抗により、上記第１の抵抗の分
圧比と上記負荷容量の容量値で決定される上記入力信号
に対する上記出力信号の移相量が上記出力ノード毎に異
なる減衰量に依存しないように、その位相差によって決
まる所要の位相を加えるようにしたものである。さら
に、この発明に係る減衰回路は、第２の抵抗の抵抗値
を、複数個の抵抗およびスイッチによりこれを可変でき
るようにしたものである。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００１８
【補正方法】変更
【補正内容】
【００１８】この抵抗Ｒ0 ，Ｒ1 ，Ｒ2 ，Ｒ3 ，Ｒ4 ，
Ｒ5 はスイッチＳＷ0 ，ＳＷ1 ，ＳＷ2 ，ＳＷ3 ，ＳＷ
4 ，ＳＷ5 との接続点において、分圧された信号の入力
との位相差をθ0 ，θ1 ，θ2 ，θ3 ，θ4 ，θ5 とす
る。このとき、出力と入力の位相差がθout になるとす
ると、この位相差がどのスイッチを選択したとしても一
定になるように、即ち、減衰量によって生じる位相差に
対し、その位相差によって決まる所要の位相を加えるこ
とができるように、各抵抗Ｒn （ｎ＝１〜５）が持つべ
き値は、入力されうる信号と同様の信号を予め入力して
おいて得られた、
Ｒ5 はスイッチＳＷ0 ，ＳＷ1 ，ＳＷ2 ，ＳＷ3 ，ＳＷ
4 ，ＳＷ5 との接続点において、分圧された信号の入力
との位相差をθ0 ，θ1 ，θ2 ，θ3 ，θ4 ，θ5 とす
る。このとき、出力と入力の位相差がθout になるとす
ると、この位相差がどのスイッチを選択したとしても一
定になるように、即ち、減衰量によって生じる位相差に
対し、その位相差によって決まる所要の位相を加えるこ
とができるように、各抵抗Ｒn （ｎ＝１〜５）が持つべ
き値は、入力されうる信号と同様の信号を予め入力して
おいて得られた、
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００２１
【補正方法】変更
【補正内容】
【００２１】従って、この実施例によれば、スイッチと
直列に接続される抵抗の抵抗値を、減衰量によって生じ
る位相差に対し、その位相差によって決まる所要の位相
を加えることができるような値とするようにしたので、
どのスイッチをオンしたとしても、その出力端子から得
られる信号と入力端子に入力する信号との位相差が一定
となり、どの減衰量を有する出力信号を選択したとして
も、その減衰量に関係なく、入出力間の信号の位相差を
一定にすることが可能となる。
直列に接続される抵抗の抵抗値を、減衰量によって生じ
る位相差に対し、その位相差によって決まる所要の位相
を加えることができるような値とするようにしたので、
どのスイッチをオンしたとしても、その出力端子から得
られる信号と入力端子に入力する信号との位相差が一定
となり、どの減衰量を有する出力信号を選択したとして
も、その減衰量に関係なく、入出力間の信号の位相差を
一定にすることが可能となる。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００３７
【補正方法】変更
【補正内容】
【００３７】このように、上記実施例によれば、分圧用
の抵抗同士の接続点と出力端子の間に設けられる抵抗の
抵抗値を、減衰量によって生じる位相差に対し、その位
相差によって決まる所要の位相を加えることができるよ
うな値とするようにしたので、どの出力端子から得られ
る信号も、これと入力端子ＶINに入力する信号との位相
差が一定となり、減衰量に関係なく、入出力間の信号の
位相差を一定にすることが可能である。
の抵抗同士の接続点と出力端子の間に設けられる抵抗の
抵抗値を、減衰量によって生じる位相差に対し、その位
相差によって決まる所要の位相を加えることができるよ
うな値とするようにしたので、どの出力端子から得られ
る信号も、これと入力端子ＶINに入力する信号との位相
差が一定となり、減衰量に関係なく、入出力間の信号の
位相差を一定にすることが可能である。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００３９
【補正方法】変更
【補正内容】
【００３９】実施例３．また、上記の実施例１，実施例
２ではその減衰量にかかわらず、入力と出力との位相差
が一定になるようにしたものを示したが、ある程度の範
囲内で、位相差を積極的に可変し位相差を微調整できる
ように構成することもできる。
２ではその減衰量にかかわらず、入力と出力との位相差
が一定になるようにしたものを示したが、ある程度の範
囲内で、位相差を積極的に可変し位相差を微調整できる
ように構成することもできる。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００４５
【補正方法】変更
【補正内容】
【００４５】この実施例では、スイッチＳＷn1，ＳＷn
2，ＳＷn3，ＳＷn4，ＳＷn5のいずれか１つをオンする
ことにより、抵抗Ｒn の持つべき抵抗値を、抵抗Ｒn1，
Ｒn1＋Ｒn2，Ｒn1＋Ｒn2＋Ｒn3，Ｒn1＋Ｒn2＋Ｒn3＋Ｒ
n4，Ｒn1＋Ｒn2＋Ｒn3＋Ｒn4＋Ｒn5のなかから選択でき
るので、抵抗Ｒn 値を微調整することができ、ある程度
の範囲内で、位相差を積極的に可変し微調整することが
可能となっている。
2，ＳＷn3，ＳＷn4，ＳＷn5のいずれか１つをオンする
ことにより、抵抗Ｒn の持つべき抵抗値を、抵抗Ｒn1，
Ｒn1＋Ｒn2，Ｒn1＋Ｒn2＋Ｒn3，Ｒn1＋Ｒn2＋Ｒn3＋Ｒ
n4，Ｒn1＋Ｒn2＋Ｒn3＋Ｒn4＋Ｒn5のなかから選択でき
るので、抵抗Ｒn 値を微調整することができ、ある程度
の範囲内で、位相差を積極的に可変し微調整することが
可能となっている。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００４７
【補正方法】変更
【補正内容】
【００４７】
【発明の効果】以上のように、この発明に係る減衰回路
によれば、減衰すべき入力信号が入力される入力ノード
と所定電位ノードとの間に相互に直列に接続された複数
個の第１の抵抗を接続し、入力ノードおよび複数個の第
１の抵抗同士の接続点に複数個の電位出力ノードを接続
し、この複数個の電位出力ノードに択一的に閉成される
複数個のスイッチの入力端を接続し、複数個の第２の抵
抗の一端を上記複数個のスイッチの出力端に接続し、こ
の該複数個の第２の抵抗の他端に、共通に接続されて減
衰された出力信号を出力する出力ノードを接続するとと
もに、この出力ノードと所定電位ノードとの間に負荷容
量を接続して回路を構成し、上記第１の抵抗の分圧比と
上記負荷容量の容量値で決定される上記入力信号に対す
る上記出力信号の移相量が上記スイッチにより選択した
減衰量に依存しないようにその抵抗値が決定された第２
の抵抗により、減衰量に応じて生じる位相差に対し、そ
の位相差によって決まる所要の位相を加えるようにした
ので、どの減衰量を有する出力信号を選択したとして
も、減衰のための分圧精度を劣化することなく容易に一
定の位相差の減衰出力を得られるという効果がある。
によれば、減衰すべき入力信号が入力される入力ノード
と所定電位ノードとの間に相互に直列に接続された複数
個の第１の抵抗を接続し、入力ノードおよび複数個の第
１の抵抗同士の接続点に複数個の電位出力ノードを接続
し、この複数個の電位出力ノードに択一的に閉成される
複数個のスイッチの入力端を接続し、複数個の第２の抵
抗の一端を上記複数個のスイッチの出力端に接続し、こ
の該複数個の第２の抵抗の他端に、共通に接続されて減
衰された出力信号を出力する出力ノードを接続するとと
もに、この出力ノードと所定電位ノードとの間に負荷容
量を接続して回路を構成し、上記第１の抵抗の分圧比と
上記負荷容量の容量値で決定される上記入力信号に対す
る上記出力信号の移相量が上記スイッチにより選択した
減衰量に依存しないようにその抵抗値が決定された第２
の抵抗により、減衰量に応じて生じる位相差に対し、そ
の位相差によって決まる所要の位相を加えるようにした
ので、どの減衰量を有する出力信号を選択したとして
も、減衰のための分圧精度を劣化することなく容易に一
定の位相差の減衰出力を得られるという効果がある。
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】００４８
【補正方法】変更
【補正内容】
【００４８】また、この発明に係る減衰回路によれば、
減衰すべき入力信号が入力される入力ノードと所定電位
ノードとの間に複数個の第１の抵抗を相互に直列に接続
し、入力ノードおよび複数個の第１の抵抗同士の接続点
に複数個の電位出力ノードを接続し、この複数個の電位
出力ノードに複数個の第２の抵抗の一端を接続し、この
複数個の第２の抵抗の他端に、減衰された出力信号を出
力する複数個の出力ノードを接続し、この複数個の出力
ノードと所定電位ノードとの間に複数個の負荷容量を接
続して回路を構成し、上記第１の抵抗の分圧比と上記負
荷容量の容量値で決定される上記入力信号に対する上記
出力信号の移相量が上記出力ノード毎に異なる減衰量に
依存しないようにその抵抗値が決定された第２の抵抗に
より、減衰量に応じて生じる位相差に対し、その位相差
によって決まる所要の位相を加えるようにしたので、減
衰のための分圧精度を劣化することなく容易に一定の位
相差を有する複数の減衰出力を同時に得られるという効
果がある。
減衰すべき入力信号が入力される入力ノードと所定電位
ノードとの間に複数個の第１の抵抗を相互に直列に接続
し、入力ノードおよび複数個の第１の抵抗同士の接続点
に複数個の電位出力ノードを接続し、この複数個の電位
出力ノードに複数個の第２の抵抗の一端を接続し、この
複数個の第２の抵抗の他端に、減衰された出力信号を出
力する複数個の出力ノードを接続し、この複数個の出力
ノードと所定電位ノードとの間に複数個の負荷容量を接
続して回路を構成し、上記第１の抵抗の分圧比と上記負
荷容量の容量値で決定される上記入力信号に対する上記
出力信号の移相量が上記出力ノード毎に異なる減衰量に
依存しないようにその抵抗値が決定された第２の抵抗に
より、減衰量に応じて生じる位相差に対し、その位相差
によって決まる所要の位相を加えるようにしたので、減
衰のための分圧精度を劣化することなく容易に一定の位
相差を有する複数の減衰出力を同時に得られるという効
果がある。
【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】００４９
【補正方法】変更
【補正内容】
【００４９】さらに、この発明に係る減衰回路によれ
ば、第２の抵抗の抵抗値を、複数個の抵抗およびスイッ
チにより可変できるようにしたので、ある程度の範囲内
で、入力と出力との位相差を積極的に可変し位相差を微
調することができる効果がある。
ば、第２の抵抗の抵抗値を、複数個の抵抗およびスイッ
チにより可変できるようにしたので、ある程度の範囲内
で、入力と出力との位相差を積極的に可変し位相差を微
調することができる効果がある。
Claims (3)
- 【請求項１】 複数個の第１の抵抗を相互に直列に接続
し、それぞれの抵抗端に電位出力端子を有する抵抗分圧
型の減衰回路において、 上記電位出力端子のそれぞれに対しその入力端が接続さ
れた複数個のスイッチと、 一端が上記各スイッチの出力端に接続され他端が共通接
続されて本回路の出力端子に接続された複数個の第２の
抵抗とを備えたことを特徴とする減衰回路。 - 【請求項２】 複数個の第１の抵抗を相互に直列に接続
し、それぞれの抵抗端に電位出力端子を有する抵抗分圧
型の減衰回路において、 上記各電位出力端子と各減衰信号の出力端子との間に接
続された複数個の第２の抵抗を備えたことを特徴とする
減衰回路。 - 【請求項３】 上記第２の抵抗の抵抗値を、複数個の抵
抗およびスイッチにより可変できるようにしたことを特
徴とする請求項１記載の減衰回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4352718A JP2677939B2 (ja) | 1992-12-09 | 1992-12-09 | 減衰回路 |
| US08/162,900 US5363070A (en) | 1992-12-09 | 1993-12-08 | Attenuator having phase between input and output signals independent of attenuation |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4352718A JP2677939B2 (ja) | 1992-12-09 | 1992-12-09 | 減衰回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06177693A true JPH06177693A (ja) | 1994-06-24 |
| JP2677939B2 JP2677939B2 (ja) | 1997-11-17 |
Family
ID=18425963
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4352718A Expired - Fee Related JP2677939B2 (ja) | 1992-12-09 | 1992-12-09 | 減衰回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5363070A (ja) |
| JP (1) | JP2677939B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003088477A1 (fr) * | 2002-04-15 | 2003-10-23 | Mitsubishi Denki Kabushiki Kaisha | Attenuateur variable |
| JP2008299716A (ja) * | 2007-06-01 | 2008-12-11 | Panasonic Corp | 電圧発生回路、アナログ・デジタル変換回路、イメージセンサシステム |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06131481A (ja) * | 1992-10-20 | 1994-05-13 | Takayama:Kk | 重み付き加算回路 |
| GB2301501B (en) * | 1994-03-02 | 1998-01-28 | Ind Res Ltd | A resistance network |
| JP2833564B2 (ja) * | 1996-02-15 | 1998-12-09 | 日本電気株式会社 | 多値電圧源回路 |
| TWI271962B (en) * | 2003-12-01 | 2007-01-21 | Realtek Semiconductor Corp | Network transmission unit with compensation feature |
| US7923238B2 (en) * | 2006-02-10 | 2011-04-12 | Bio-Rad Laboratories, Inc. | Multi-channel electroporation system |
| US7750605B2 (en) * | 2006-09-21 | 2010-07-06 | Bio-Rad Laboratories, Inc. | Controlling an electrical signal sent to a sample load using a pulse modulated resistance |
| US7576549B2 (en) * | 2006-09-21 | 2009-08-18 | Bio-Rad Laboratories, Inc. | Methods for measuring sample resistance in electroporation |
| US8810354B2 (en) | 2013-01-10 | 2014-08-19 | Eaton Corporation | Binary coded decimal resistive load and network |
| WO2014135194A1 (en) * | 2013-03-04 | 2014-09-12 | Advantest (Singapore) Pte. Ltd. | Switchable signal routing circuit |
| CN113364430A (zh) * | 2021-05-25 | 2021-09-07 | 北京智芯微电子科技有限公司 | 一种可变衰减器 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3453529A (en) * | 1967-02-17 | 1969-07-01 | Weston Instruments Inc | Attenuators having constant output resistance |
| JPH01305612A (ja) * | 1988-06-02 | 1989-12-08 | Toshiba Corp | 減衰器 |
| JPH01318307A (ja) * | 1988-06-20 | 1989-12-22 | Toshiba Corp | 電子アッテネータ |
| JPH0247909A (ja) * | 1988-08-08 | 1990-02-16 | Nec Corp | 基準電圧の発生回路 |
| JPH076819B2 (ja) * | 1990-09-06 | 1995-01-30 | 積水化学工業株式会社 | 液位計 |
-
1992
- 1992-12-09 JP JP4352718A patent/JP2677939B2/ja not_active Expired - Fee Related
-
1993
- 1993-12-08 US US08/162,900 patent/US5363070A/en not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003088477A1 (fr) * | 2002-04-15 | 2003-10-23 | Mitsubishi Denki Kabushiki Kaisha | Attenuateur variable |
| JP2008299716A (ja) * | 2007-06-01 | 2008-12-11 | Panasonic Corp | 電圧発生回路、アナログ・デジタル変換回路、イメージセンサシステム |
Also Published As
| Publication number | Publication date |
|---|---|
| US5363070A (en) | 1994-11-08 |
| JP2677939B2 (ja) | 1997-11-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2677939B2 (ja) | 減衰回路 | |
| JP3222284B2 (ja) | シグマデルタ変調器用ｄ／ａ変換器 | |
| JPH02155457A (ja) | 自己較正ａ―ｄおよびｄ―ａ変換器 | |
| JP2000341089A (ja) | フィルタ回路 | |
| EP0716308B1 (en) | Calibration circuit for capacitive sensors | |
| EP0289081B1 (en) | Digital-to-analog converter | |
| JP4740408B2 (ja) | 振幅整合を有する８相の４５°多相フィルタシステム | |
| JPH066229A (ja) | Ｄ／ａ変換器 | |
| EP0899873A1 (en) | Area-efficient reconstruction filters, particularly for D/A current-driven converters | |
| JPS6362416A (ja) | アナログ−デイジタル変換器 | |
| JP3522492B2 (ja) | 複素係数乗算器および複素係数フィルタ | |
| JP3718932B2 (ja) | 中間位相クロック生成回路 | |
| JPS58146131A (ja) | Ｍｏｓ ｆｅｔスイッチ回路 | |
| JPS6258571B2 (ja) | ||
| JP2746955B2 (ja) | オフセット補正回路 | |
| JPS6337973B2 (ja) | ||
| JPH04158637A (ja) | 適応可変形抵抗ハイブリッド回路 | |
| JPS62145927A (ja) | デ−タ変換装置 | |
| JPH05243857A (ja) | オフセット不感型スイッチトキャパシタ増幅回路 | |
| JPS61170113A (ja) | ２次アクテイブ位相等価器 | |
| JP2000165199A (ja) | フィルタ回路および波形生成装置 | |
| JPS63294012A (ja) | ヒステリシス回路 | |
| JPS6337970B2 (ja) | ||
| JPH06196982A (ja) | 発振装置のノイズ除去回路 | |
| JP2760683B2 (ja) | 電荷平衡型ａ／ｄ変換器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080725 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080725 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090725 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100725 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110725 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110725 Year of fee payment: 14 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110725 Year of fee payment: 14 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110725 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120725 Year of fee payment: 15 |
|
| LAPS | Cancellation because of no payment of annual fees |