JPH06131481A - 重み付き加算回路 - Google Patents
重み付き加算回路Info
- Publication number
- JPH06131481A JPH06131481A JP4306467A JP30646792A JPH06131481A JP H06131481 A JPH06131481 A JP H06131481A JP 4306467 A JP4306467 A JP 4306467A JP 30646792 A JP30646792 A JP 30646792A JP H06131481 A JPH06131481 A JP H06131481A
- Authority
- JP
- Japan
- Prior art keywords
- weighted
- common output
- weighted addition
- adding circuit
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 4
- 238000004364 calculation method Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06G—ANALOGUE COMPUTERS
- G06G7/00—Devices in which the computing operation is performed by varying electric or magnetic quantities
- G06G7/12—Arrangements for performing computing operations, e.g. operational amplifiers
- G06G7/14—Arrangements for performing computing operations, e.g. operational amplifiers for addition or subtraction
Landscapes
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【目的】 小規模かつ高精度の重み付き加算が可能であ
り、かつ多様な演算形態を容易に実現し得る重み付き加
算回路を提供することを目的とする。 【構成】 並列なレジスタンスR1,R2,R3における
平衡電圧V1,V2,V3を共通出力V4とするものであ
る。
り、かつ多様な演算形態を容易に実現し得る重み付き加
算回路を提供することを目的とする。 【構成】 並列なレジスタンスR1,R2,R3における
平衡電圧V1,V2,V3を共通出力V4とするものであ
る。
Description
【0001】
【産業上の利用分野】この発明は重み付き加算回路に関
する。
する。
【0002】
【従来の技術】従来、デジタル型の重み付き加算回路は
大規模となり、またアナログ型の重み付き加算回路は計
算精度が低かった。
大規模となり、またアナログ型の重み付き加算回路は計
算精度が低かった。
【0003】
【発明が解決しようとする課題】この発明はこのような
従来の問題点を解消すべく創案されたもので、小規模か
つ高精度の重み付き加算が可能であり、かつ多様な演算
形態を容易に実現し得る重み付き加算回路を提供するこ
とを目的とする。
従来の問題点を解消すべく創案されたもので、小規模か
つ高精度の重み付き加算が可能であり、かつ多様な演算
形態を容易に実現し得る重み付き加算回路を提供するこ
とを目的とする。
【0004】
【課題を解決するための手段】この発明に係る重み付き
加算回路は、並列なレジスタンスにおける平衡電圧を共
通出力とするものである。
加算回路は、並列なレジスタンスにおける平衡電圧を共
通出力とするものである。
【0005】
【実施例】次にこの発明に係る重み付き加算回路の1実
施例を図面に基づいて説明する。図1において、重み付
き加算回路Aは複数のレジスタンスR1、R2、R3を共
通出力(出力電圧V4で代表する)に対して並列に接続
してなり、R1、R2、R3の他端子には入力電圧V1、V
2、V3が印加されている。そして重み付き加算回路の共
通出力はキャパシタンスCを介して後段の回路(図示省
略)に接続されている。
施例を図面に基づいて説明する。図1において、重み付
き加算回路Aは複数のレジスタンスR1、R2、R3を共
通出力(出力電圧V4で代表する)に対して並列に接続
してなり、R1、R2、R3の他端子には入力電圧V1、V
2、V3が印加されている。そして重み付き加算回路の共
通出力はキャパシタンスCを介して後段の回路(図示省
略)に接続されている。
【0006】ここでR1、R2、R3を流れる電流をi1、
i2、i3とすると、以下の式(1)〜(4)が近似的に
成立する。 i1=(V1−V4)/R1 (1) i2=(V2−V4)/R2 (2) i3=(V3−V4)/R3 (3) i1+i2+i3=0 (4)
i2、i3とすると、以下の式(1)〜(4)が近似的に
成立する。 i1=(V1−V4)/R1 (1) i2=(V2−V4)/R2 (2) i3=(V3−V4)/R3 (3) i1+i2+i3=0 (4)
【0007】ここで、R1〜R3に対応するアドミタンス
をa1〜a3とすると、 a1=1/R1、a2=1/R2、a3=1/R3 (5) V4は以下のように表現される。 V4=(a1V1+a2V2+a3V3)/(a1+a2+a3) (6) これはV1〜V3に対する重み付き加算と等価である。
をa1〜a3とすると、 a1=1/R1、a2=1/R2、a3=1/R3 (5) V4は以下のように表現される。 V4=(a1V1+a2V2+a3V3)/(a1+a2+a3) (6) これはV1〜V3に対する重み付き加算と等価である。
【0008】図1の回路をアナログシムレータでシミュ
レーションした結果は図3(a)、(b)に示すとおり
であり、V1〜V3の変化にともなって、V4は常に重み
付き加算結果となる。図4は、図3(a)、(b)に対
応した電流i1〜i3のシミュレーション結果であり、電
流値は極めてわずかであり、従って消費電力が少ないこ
とが分かる。式(4)の条件から明らかなように、重み
付き加算回路Aの後段としては高抵抗その他の微小電流
素子を採用し得る。
レーションした結果は図3(a)、(b)に示すとおり
であり、V1〜V3の変化にともなって、V4は常に重み
付き加算結果となる。図4は、図3(a)、(b)に対
応した電流i1〜i3のシミュレーション結果であり、電
流値は極めてわずかであり、従って消費電力が少ないこ
とが分かる。式(4)の条件から明らかなように、重み
付き加算回路Aの後段としては高抵抗その他の微小電流
素子を採用し得る。
【0009】図2は、このような条件に適合した他の後
段回路を示す。この回路では重み付き加算回路Aの出力
は電界効果トランジスタTrのゲートに接続されてお
り、重み付き加算結果に基づいたTr制御が可能であ
る。
段回路を示す。この回路では重み付き加算回路Aの出力
は電界効果トランジスタTrのゲートに接続されてお
り、重み付き加算結果に基づいたTr制御が可能であ
る。
【0010】なお、式(6)を任意個数のレジスタンス
に対する一般式に書き換えると、式(7)が得られる。
に対する一般式に書き換えると、式(7)が得られる。
【式1】
【0011】
【発明の効果】前述のとおり、この発明に係る重み付き
加算回路は、並列なレジスタンスにおける平衡電圧を共
通出力とするので、小規模かつ高精度の重み付き加算が
可能であり、かつ多様な演算形態を容易に実現し得ると
いう効果を有する。
加算回路は、並列なレジスタンスにおける平衡電圧を共
通出力とするので、小規模かつ高精度の重み付き加算が
可能であり、かつ多様な演算形態を容易に実現し得ると
いう効果を有する。
【図1】この発明に係る重み付き加算回路の1実施例を
示す回路図である。
示す回路図である。
【図2】第1実施例の変形を示す回路図である。
【図3】V1〜V3の変化とV4の関係を示す図である。
【図4】図3(a),(b)に対応した電流i1〜i3を
示す図である。
示す図である。
A 重み付き加算回路 R1,R2,R3 レジスタンス V4 出力電圧 V1,V2,V3 入力電圧 C キャパシタンス i1,i2,i3 電流 Tr 電界効果トランジスタ VCC 電源
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ウィワット・ウォンワラウィパット 東京都世田谷区北沢3−5−18 株式会社 鷹山内 (72)発明者 高取 直 東京都世田谷区北沢3−5−18 株式会社 鷹山内 (72)発明者 山本 誠 東京都世田谷区北沢3−5−18 株式会社 鷹山内
Claims (3)
- 【請求項1】 複数のレジスタンスを並列に接続し、各
レジスタンスの1端子を共通出力に接続し、各レジスタ
ンスの他端子にそれぞれ電圧を印加してある重み付き加
算回路。 - 【請求項2】 共通出力はキャパシタンスを介して後段
に接続されていることを特徴とする請求項1記載の重み
付き加算回路。 - 【請求項3】 共通出力は電界効果トランジスタのゲー
トに接続されていることを特徴とする請求項1記載の重
み付き加算回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4306467A JPH06131481A (ja) | 1992-10-20 | 1992-10-20 | 重み付き加算回路 |
US08/259,168 US5532580A (en) | 1992-10-20 | 1994-06-13 | Circuit for weighted addition |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4306467A JPH06131481A (ja) | 1992-10-20 | 1992-10-20 | 重み付き加算回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH06131481A true JPH06131481A (ja) | 1994-05-13 |
Family
ID=17957370
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4306467A Pending JPH06131481A (ja) | 1992-10-20 | 1992-10-20 | 重み付き加算回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US5532580A (ja) |
JP (1) | JPH06131481A (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5708385A (en) * | 1995-06-02 | 1998-01-13 | Yozan, Inc. | Weighted addition circuit |
US6054847A (en) * | 1998-09-09 | 2000-04-25 | International Business Machines Corp. | Method and apparatus to automatically select operating voltages for a device |
JP7364244B2 (ja) * | 2018-03-02 | 2023-10-18 | エーアイストーム インコーポレイテッド | 電荷ドメイン数理エンジンおよび方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4799026A (en) * | 1987-09-16 | 1989-01-17 | The Grass Valley Group, Inc. | Multifunction amplifier |
US5167005A (en) * | 1988-08-19 | 1992-11-24 | Research Development Corporation Of Japan | Fuzzy computer |
JP2677939B2 (ja) * | 1992-12-09 | 1997-11-17 | 三菱電機株式会社 | 減衰回路 |
US5389872A (en) * | 1993-04-21 | 1995-02-14 | Medtronic, Inc. | Signal processing system and method of reducing switch error attributable to switch impedances |
-
1992
- 1992-10-20 JP JP4306467A patent/JPH06131481A/ja active Pending
-
1994
- 1994-06-13 US US08/259,168 patent/US5532580A/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US5532580A (en) | 1996-07-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2961900B2 (ja) | 電力用mos形トランジスタの電流測定回路 | |
JP5423953B2 (ja) | 電池模擬装置 | |
KR940004429B1 (ko) | 가변저항형 mosfet 아날로그 곱셈기 | |
JPH06131481A (ja) | 重み付き加算回路 | |
CN212872583U (zh) | 电压基准电路及测量设备 | |
JPH06150033A (ja) | 重み付き加算回路 | |
US4644193A (en) | Analog circuit for simulating a digitally controlled rheostat | |
JPH0793543B2 (ja) | 電圧リピ−タ回路 | |
CN109343645B (zh) | 一种程控功率信号源输出电压倍增电路 | |
US7096168B2 (en) | Circuit configuration for simulating the input or output load of an analog circuit | |
RU2409830C1 (ru) | Компенсационный стабилизатор напряжения | |
SU1168971A1 (ru) | Перемножающее устройство | |
Liu | Research on a hypothesis of performance optimization for Op-amp circuit-based neural network models | |
JP2806654B2 (ja) | バイアス回路 | |
Risana et al. | Design of Low Power Two Stage Op-Amp Using Sub-20 nm CMOS Technology | |
KR100399738B1 (ko) | 완전 차동형 바이폴라 전류 감산기 | |
RU2222048C2 (ru) | Функциональный генератор | |
JPS61153778A (ja) | アナログ演算回路 | |
SU959265A1 (ru) | Имитатор комплексных проводимостей | |
SU1767490A1 (ru) | Управл емый источник тока | |
JPS60675Y2 (ja) | 信号加算回路 | |
JP2003110373A (ja) | 増幅回路 | |
SU963006A1 (ru) | Устройство дл моделировани симмистора | |
KR0168356B1 (ko) | 산술 평균 발생기 | |
US3471786A (en) | Time scaled analog model test circuit for an active element and method of making such |