JPH06131481A - 重み付き加算回路 - Google Patents

重み付き加算回路

Info

Publication number
JPH06131481A
JPH06131481A JP4306467A JP30646792A JPH06131481A JP H06131481 A JPH06131481 A JP H06131481A JP 4306467 A JP4306467 A JP 4306467A JP 30646792 A JP30646792 A JP 30646792A JP H06131481 A JPH06131481 A JP H06131481A
Authority
JP
Japan
Prior art keywords
weighted
common output
weighted addition
adding circuit
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4306467A
Other languages
English (en)
Inventor
Kokuriyou Kotobuki
国梁 寿
Ikou You
維康 楊
Uonwarauipatsuto Uiwatsuto
ウィワット・ウォンワラウィパット
Sunao Takatori
直 高取
Makoto Yamamoto
山本　　誠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TAKAYAMA KK
Sharp Corp
Original Assignee
TAKAYAMA KK
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TAKAYAMA KK, Sharp Corp filed Critical TAKAYAMA KK
Priority to JP4306467A priority Critical patent/JPH06131481A/ja
Publication of JPH06131481A publication Critical patent/JPH06131481A/ja
Priority to US08/259,168 priority patent/US5532580A/en
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06G—ANALOGUE COMPUTERS
    • G06G7/00—Devices in which the computing operation is performed by varying electric or magnetic quantities
    • G06G7/12—Arrangements for performing computing operations, e.g. operational amplifiers
    • G06G7/14—Arrangements for performing computing operations, e.g. operational amplifiers for addition or subtraction 

Landscapes

  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

(57)【要約】 【目的】 小規模かつ高精度の重み付き加算が可能であ
り、かつ多様な演算形態を容易に実現し得る重み付き加
算回路を提供することを目的とする。 【構成】 並列なレジスタンスＲ1，Ｒ2，Ｒ3における
平衡電圧Ｖ1，Ｖ2，Ｖ3を共通出力Ｖ4とするものであ
る。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は重み付き加算回路に関
する。
【０００２】
【従来の技術】従来、デジタル型の重み付き加算回路は
大規模となり、またアナログ型の重み付き加算回路は計
算精度が低かった。
【０００３】
【発明が解決しようとする課題】この発明はこのような
従来の問題点を解消すべく創案されたもので、小規模か
つ高精度の重み付き加算が可能であり、かつ多様な演算
形態を容易に実現し得る重み付き加算回路を提供するこ
とを目的とする。
【０００４】
【課題を解決するための手段】この発明に係る重み付き
加算回路は、並列なレジスタンスにおける平衡電圧を共
通出力とするものである。
【０００５】
【実施例】次にこの発明に係る重み付き加算回路の１実
施例を図面に基づいて説明する。図１において、重み付
き加算回路Ａは複数のレジスタンスＲ1、Ｒ2、Ｒ3を共
通出力（出力電圧Ｖ4で代表する）に対して並列に接続
してなり、Ｒ1、Ｒ2、Ｒ3の他端子には入力電圧Ｖ1、Ｖ
2、Ｖ3が印加されている。そして重み付き加算回路の共
通出力はキャパシタンスＣを介して後段の回路（図示省
略）に接続されている。
【０００６】ここでＲ1、Ｒ2、Ｒ3を流れる電流をｉ1、
ｉ2、ｉ3とすると、以下の式（１）〜（４）が近似的に
成立する。 ｉ1＝（Ｖ1−Ｖ4）／Ｒ1 （１） ｉ2＝（Ｖ2−Ｖ4）／Ｒ2 （２） ｉ3＝（Ｖ3−Ｖ4）／Ｒ3 （３） ｉ1＋ｉ2＋ｉ3＝０ （４）
【０００７】ここで、Ｒ1〜Ｒ3に対応するアドミタンス
をａ1〜ａ3とすると、 ａ1＝１／Ｒ1、ａ2＝１／Ｒ2、ａ3＝１／Ｒ3 （５） Ｖ4は以下のように表現される。 Ｖ4＝（ａ1Ｖ1＋ａ2Ｖ2＋ａ3Ｖ3）／（ａ1＋ａ2＋ａ3) （６） これはＶ1〜Ｖ3に対する重み付き加算と等価である。
【０００８】図１の回路をアナログシムレータでシミュ
レーションした結果は図３（ａ）、（ｂ）に示すとおり
であり、Ｖ1〜Ｖ3の変化にともなって、Ｖ4は常に重み
付き加算結果となる。図４は、図３（ａ）、（ｂ）に対
応した電流ｉ1〜ｉ3のシミュレーション結果であり、電
流値は極めてわずかであり、従って消費電力が少ないこ
とが分かる。式（４）の条件から明らかなように、重み
付き加算回路Ａの後段としては高抵抗その他の微小電流
素子を採用し得る。
【０００９】図２は、このような条件に適合した他の後
段回路を示す。この回路では重み付き加算回路Ａの出力
は電界効果トランジスタＴｒのゲートに接続されてお
り、重み付き加算結果に基づいたＴｒ制御が可能であ
る。
【００１０】なお、式（６）を任意個数のレジスタンス
に対する一般式に書き換えると、式（７）が得られる。
【式１】
【００１１】
【発明の効果】前述のとおり、この発明に係る重み付き
加算回路は、並列なレジスタンスにおける平衡電圧を共
通出力とするので、小規模かつ高精度の重み付き加算が
可能であり、かつ多様な演算形態を容易に実現し得ると
いう効果を有する。
【図面の簡単な説明】
【図１】この発明に係る重み付き加算回路の１実施例を
示す回路図である。
【図２】第１実施例の変形を示す回路図である。
【図３】Ｖ1〜Ｖ3の変化とＶ4の関係を示す図である。
【図４】図３（ａ），（ｂ）に対応した電流ｉ1〜ｉ3を
示す図である。
【符号の説明】
Ａ 重み付き加算回路 Ｒ1，Ｒ2，Ｒ3 レジスタンス Ｖ4 出力電圧 Ｖ1，Ｖ2，Ｖ3 入力電圧 Ｃ キャパシタンス ｉ1，ｉ2，ｉ3 電流 Ｔｒ 電界効果トランジスタ ＶCC 電源
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ウィワット・ウォンワラウィパット 東京都世田谷区北沢３−５−18 株式会社 鷹山内 (72)発明者 高取 直 東京都世田谷区北沢３−５−18 株式会社 鷹山内 (72)発明者 山本 誠 東京都世田谷区北沢３−５−18 株式会社 鷹山内

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 複数のレジスタンスを並列に接続し、各
    レジスタンスの１端子を共通出力に接続し、各レジスタ
    ンスの他端子にそれぞれ電圧を印加してある重み付き加
    算回路。
  2. 【請求項２】 共通出力はキャパシタンスを介して後段
    に接続されていることを特徴とする請求項１記載の重み
    付き加算回路。
  3. 【請求項３】 共通出力は電界効果トランジスタのゲー
    トに接続されていることを特徴とする請求項１記載の重
    み付き加算回路。
JP4306467A 1992-10-20 1992-10-20 重み付き加算回路 Pending JPH06131481A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP4306467A JPH06131481A (ja) 1992-10-20 1992-10-20 重み付き加算回路
US08/259,168 US5532580A (en) 1992-10-20 1994-06-13 Circuit for weighted addition

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4306467A JPH06131481A (ja) 1992-10-20 1992-10-20 重み付き加算回路

Publications (1)

Publication Number Publication Date
JPH06131481A true JPH06131481A (ja) 1994-05-13

Family

ID=17957370

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4306467A Pending JPH06131481A (ja) 1992-10-20 1992-10-20 重み付き加算回路

Country Status (2)

Country Link
US (1) US5532580A (ja)
JP (1) JPH06131481A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5708385A (en) * 1995-06-02 1998-01-13 Yozan, Inc. Weighted addition circuit
US6054847A (en) * 1998-09-09 2000-04-25 International Business Machines Corp. Method and apparatus to automatically select operating voltages for a device
KR20200128109A (ko) * 2018-03-02 2020-11-11 에이아이스톰, 아이엔씨. 전하 도메인 수학적 엔진 및 방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4799026A (en) * 1987-09-16 1989-01-17 The Grass Valley Group, Inc. Multifunction amplifier
US5167005A (en) * 1988-08-19 1992-11-24 Research Development Corporation Of Japan Fuzzy computer
JP2677939B2 (ja) * 1992-12-09 1997-11-17 三菱電機株式会社 減衰回路
US5389872A (en) * 1993-04-21 1995-02-14 Medtronic, Inc. Signal processing system and method of reducing switch error attributable to switch impedances

Also Published As

Publication number Publication date
US5532580A (en) 1996-07-02

Similar Documents

Publication Publication Date Title
JPH05223887A (ja) 電力用ｍｏｓ形トランジスタの電流測定回路
Floberg Symbolic analysis in analog integrated circuit design
JP2002163319A (ja) Ｍｏｓトランジスタの模擬回路、模擬試験方法、及び該模擬回路に関するネットリスト並びに記録媒体
JP5423953B2 (ja) 電池模擬装置
KR940004429B1 (ko) 가변저항형 mosfet 아날로그 곱셈기
JPH06131481A (ja) 重み付き加算回路
CN212872583U (zh) 电压基准电路及测量设备
JPH06150033A (ja) 重み付き加算回路
JP2969203B2 (ja) 絶対値回路
Roy et al. 14 Mathematical modelling of semiconductor devices and circuits
US4644193A (en) Analog circuit for simulating a digitally controlled rheostat
JPH0793543B2 (ja) 電圧リピ−タ回路
CN109343645B (zh) 一种程控功率信号源输出电压倍增电路
US7096168B2 (en) Circuit configuration for simulating the input or output load of an analog circuit
RU2409830C1 (ru) Компенсационный стабилизатор напряжения
JP3003282B2 (ja) 回路検査装置
SU1168971A1 (ru) Перемножающее устройство
KR100399738B1 (ko) 완전 차동형 바이폴라 전류 감산기
SU982030A1 (ru) Модель бипол рного транзистора
SU959265A1 (ru) Имитатор комплексных проводимостей
SU1767490A1 (ru) Управл емый источник тока
Peredelskiy et al. Controlled Switch on the Operational Amplifier
JP2003110373A (ja) 増幅回路
SU963006A1 (ru) Устройство дл моделировани симмистора
KR0168356B1 (ko) 산술 평균 발생기