JP3222284B2 - シグマデルタ変調器用d/a変換器 - Google Patents
シグマデルタ変調器用d/a変換器Info
- Publication number
- JP3222284B2 JP3222284B2 JP24181693A JP24181693A JP3222284B2 JP 3222284 B2 JP3222284 B2 JP 3222284B2 JP 24181693 A JP24181693 A JP 24181693A JP 24181693 A JP24181693 A JP 24181693A JP 3222284 B2 JP3222284 B2 JP 3222284B2
- Authority
- JP
- Japan
- Prior art keywords
- converter
- sigma
- capacitor
- delta modulator
- calibration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000003990 capacitor Substances 0.000 claims description 77
- 238000000034 method Methods 0.000 claims description 8
- 238000000926 separation method Methods 0.000 claims description 2
- 230000003213 activating effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 8
- 230000008901 benefit Effects 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 4
- 238000013139 quantization Methods 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- 239000006185 dispersion Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000013016 damping Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 230000009897 systematic effect Effects 0.000 description 1
- 238000009966 trimming Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
- H03M1/0634—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale
- H03M1/0656—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal
- H03M1/066—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal by continuously permuting the elements used, i.e. dynamic element matching
- H03M1/0673—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal by continuously permuting the elements used, i.e. dynamic element matching using random selection of the elements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1009—Calibration
- H03M1/1033—Calibration over the full range of the converter, e.g. for correcting differential non-linearity
- H03M1/1057—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by trimming, i.e. by individually adjusting at least part of the quantisation value generators or stages to their nominal values
- H03M1/1061—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by trimming, i.e. by individually adjusting at least part of the quantisation value generators or stages to their nominal values using digitally programmable trimming circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
- H03M1/80—Simultaneous conversion using weighted impedances
- H03M1/802—Simultaneous conversion using weighted impedances using capacitors, e.g. neuron-mos transistors, charge coupled devices
- H03M1/804—Simultaneous conversion using weighted impedances using capacitors, e.g. neuron-mos transistors, charge coupled devices with charge redistribution
- H03M1/806—Simultaneous conversion using weighted impedances using capacitors, e.g. neuron-mos transistors, charge coupled devices with charge redistribution with equally weighted capacitors which are switched by unary decoded digital signals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
- H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
- H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
- H03M3/424—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a multiple bit one
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
- H03M3/464—Details of the digital/analogue conversion in the feedback path
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Analogue/Digital Conversion (AREA)
Description
に関し、特に、シグマデルタ変調器用D/A変換器に関
する。
A/D変換及びD/A変換双方を行うための集積回路装
置に要求される使い良さを達成してきた。集積回路シス
テムに対するそれらの魅力は、部分的に、本質的に完全
に線型であり、かつ正確な部品整合を必要としない1ビ
ットD/A変換器をこれらの変調器が使用しているとい
うことに起因する。しかしながら、信号ビットD/A変
換器の性能は、技術装置の状態に要求されるより速くよ
り高い分解変換を達成するのに十分ではない。1ビット
D/A変換器は所望の線型性を達成しているが、多ビッ
トD/A変換器に比して、正確性及び安定性に難があ
る。シグマデルタ変調器のA/D変換器及びD/A変換
器における正確なビット数に依存する量子化ノイズは、
より多くの正確なビット数が変換器に使用されればされ
る程、減少する。
ムの線型性は、D/A変換器の線型性のみによって、本
実質的に制限される。多ビット変換器の性能は、一般的
に、部品の不整合による内部D/A変換器の非線型性に
よって劣化する。高積度多ビットD/A変換器に対し
て、所望の線型性を得るために正確な部品整合を行うの
に、オフチップ要素またはトリミングが必要とされる。
従来の集積回路技術では、多ビットD/A変換器は、約
10ビットの本来の線型性で形成することができるだけ
である。このため、16ビットレベルを下回る量子化ノ
イズ及び線型領域双方を有する過剰サンプリング用シグ
マデルタ変調器システムを有することと、部品の不整合
による劣化を低減することが望ましい。こういったシス
テムは、これまで、より高いオーダーの変調器で、こう
いったレベルを達成してきたが、こういったより高いオ
ーダーの変調器は、不安定性の問題をかかえている。
型性の利点を達成するD/A変換器に対する要求が生じ
てきていることを認めることができる。また、特に過剰
サンプル式データシステムに好適な正確な部品整合を行
うD/A変換器に対する要求も生じてきている。更に、
高い分解能をもたらすと共に、部品不整合によって引き
起こされる線型性への影響を低減する2次シグマデルタ
変調器に対する要求が生じてきている。
ステム内の従来のD/A変換器に関連した欠点及び問題
を実質的に除去するかまたは低減するD/A変換器が設
けられる。
ットに各々が対応する複数の主回路要素を含んでいる。
ダイナミック要素整合回路は、アナログ信号を発するた
めの受信したデジタル信号に応答して、主回路要素の内
の何れかをランダムに選択する。自己較正回路は、主回
路要素が同一の順に調整されるべく、これらの主回路要
素を整合させる。
しのぐ種々の技術的利点をもたらす。例えば、1つの技
術的利点は、回路要素較正及び回路要素整合の双方を行
って、部品間の不整合の影響を低減すると共に、多ビッ
ト変換器用の線型性を達成するようにしたことである。
別の技術的利点は、シグマデルタ変調用の高精度、高安
定性、及び高線型性のD/A変換器を提供する点にあ
る。他の技術的利点は、以下の説明、図面、及び特許請
求の範囲から、当業者には容易に明瞭となる。
図である。シグマデルタ変調器10は、合算ノード12
にて、アナログ信号Vinを受信する。合算ノード12の
出力は、増幅器14及びサンプル値データ積分器16を
備えた1次のシグマデルタ変調器10に入力される。合
算ノード18は、サンプル値データ積分器16から得ら
れた信号を受信する。合算ノード18の出力は、増幅器
20及びサンプル値データ積分器22を備えた2次のシ
グマデルタ変調器10に加わる。A/D変換器24は、
サンプル値データ積分器22から得られた信号と受信し
て、デジタル出力信号Doutを発生する。D/A変換器
26は、デジタル出力信号Doutを受信して、フィード
バックアナログ信号を合算ノード12及び18に送る。
デシメーションフィルタ27は、デジタル出力信号D
outから、残留高レベルノイズを除去する。
備えたD/A変換器26の単純化した略図である。D/
A変換器26は、対応するコンデンサ44、46、4
8、50、52、54、56及び58にそれぞれ接続さ
れたスイッチ28、30、32、34、36、38、4
0及び42を備えている。交換コンデンサ網の出力は、
合算ノード12に送られる。アナログ入力信号Vinは、
クロック信号スイッチ60及び62と入力コンデンサ6
4を介して、合算ノード12に送られる。合算ノード1
2は、得られた信号を、クロック切換え信号66及び6
8を介して、増幅器14に送る。フィードバックコンデ
ンサ70は、増幅器14の利得を制御する。
ード12とサンプルデータ積分器16に信号を入力する
交換コンデンサ網として、実際に実現される。動作時、
入力コンデンサ64は、クロック位相φ1 の際、刻時信
号スイッチ60及び66が閉じられるとき、アナログ入
力信号Vinで充電される。A/D変換器24からのデジ
タル出力信号Dout は、符合化されている特定の2進3
ビット番号に応じて、スイッチS1からS8を選択的に
制御する。動作するこれらのスイッチに対して、対応す
るコンデンサは基準信号Vref まで充電する。クロック
位相φ2 の際に、刻時信号スイッチ62及び68が閉じ
ると直ちに、刻時信号スイッチ60及び66が開いて入
力コンデンサ64及び選択されたコンデンサC1からC
8に蓄積された全電荷は、合算ノード12及び増幅器1
4に送られる。次いで、全電荷は、合算ノード12の電
圧が零である平衡状態に増幅器14がなると、フィード
バックコンデンサ70で積分される。2次のシグマデル
タ変調器に対して、サンプルデータ積分器16及び22
の合算ノード12及び合算ノード18をそれぞれ駆動す
る2つの交換コンデンサ網が必要とされる。第2の交換
コンデンサ網は、合算ノード18、増幅器20、及びサ
ンプル値データ積分器22を備える2次のシグマデルタ
変調器10に対して、前述したと同じ方法で、アナログ
信号を供給する。
トD/A変換器26の線型性は、全てのコンデンサの値
が整合する精度に依存している。集積回路技術の現在の
状態において、モノリシックコンデンサの配列は、10
00当り1つ、即ち、10ビットの整合で形成すること
ができる。2次の変調器をこの技術を用いて形成して、
256対1の過剰サンプル比で動作させるとすれば、全
信号対ノイズの比は、D/A変換器の非線型性による約
−80dbの高調波の発生によって制限される。線型性
を改善すると共に、部品の不整合の影響を除去するた
め、D/A変換器26によって受信された各デジタル信
号に対して、常に固定した組のコンデンサを使用する代
わりに、コンデンサC1からC8をランダムに選択する
ダイナミック要素整合を行う。
ク要素整合回路の単純化した略図である。ダイナミック
要素整合回路72は、デジタル信号Dout をスイッチS
1からS8用の制御線に送る一連の3つのバタフライ構
造体を有するランダム器網を備えている。擬似乱数発生
器74は、24ビット擬似乱数発生器用のランダム器ス
イッチB0からB11の4.096の可能な再ルーティ
レグ構成のうちの1つを決定する。D/A変換器26に
よって受信された8つの可能デジタル信号の各々に対し
て充電されるべく特定のコンデンサが選択されるダイナ
ミック要素整合回路72が変化する、擬似乱数発生器7
4のクロック速度frandは、D/A変換器26と同様の
クロック速度で実行されて、各クロック周期の間に新し
いルーティング構成をもたらすようにすることが好まし
い。ダイナミック要素整合回路72は、コンデンサ不整
合がシステマティックD/A変換器非線型性を引き起こ
して、その代わりに不整合を、ホワイトノイズが変調器
に加えられるメカニズムにさせるメカニズムを除去す
る。コンデンサ間のこの不整合は、ホワイトノイズ信号
に変換され、該ホワイトノイズ信号は、デシメーション
フィルタを介して、実質的にろ過される。このランダム
器網を付加することによって、僅かな高調波歪みを有す
るものの、ランダム器網のない変調器に比して、約−9
0dbの増加したノイズフロアを有する変調器を構成す
ることとなる。
デンサC1からC8の不整合の幾分かを除去するもの
の、コンデンサ不整合によって、依然として、シグマデ
ルタ変調器10が、高性能システムに要求される98か
ら100dbを達成することが妨げられている。シグマ
デルタ変調器10における性能の付加的レベルを達成す
るため、主コンデンサC1からC8は、ランダム発生器
クロック信号frandを使用して、自己調整される。
を調整するための自己較正回路80の単純化した略図で
ある。主コンデンサC1からC8の各々は、それぞれの
主コンデンサC1からC8の値をトリミングし制御する
個別自己較正回路80に対応する。自己較正回路80
は、トリム容量の最上位の4ビット用の2進重み付きコ
ンデンサ82、84、86及び88と、最下位4ビット
を実現するコンデンサ90、92、94、及び96とを
備えている。これらのコンデンサは、コンデンサ98及
び100を介して、主コンデンサCj(j=1、…、
8)の1つに結合している。図2のスイッチSj(j=
1、…、8)を介した電圧基準信号V ref は、較正レジ
スタ102によって制御されるスイッチR7からR0を
介して、2進重み付けコンデンサに選択的に送られる。
ワーアップの際に個別プロセッサで実行される自己較正
をアルゴリズムが、較正レジスタにロードされ、その適
切な値によって、主コンデンサCj におけるランダム容
量不整合が補償される。較正レジスタ102にロードさ
れた較正値が、適切な2進重み付けコンデンサを電圧基
準信号Vref に結合されるのにスイッチR7 からR0 の
どれが作動しているかを決定する。コンデンサ98は、
チップ領域を正当に維持すべく、完全2進重み付け8ビ
ットアレイ用に、256の代わりに16で実現される必
要がある総合容量比を維持する結合コンデンサである。
コンデンサ100は、デジタル較正値によって選択され
たアレイ容量にコンデンサCj をその公称値について僅
かに調整させる減衰コンデンサである。
/A変換器26は、全ての主コンデンサが正確に同一の
値を有する理想のケースに十分に近付ける。しかしなが
ら、シグマデルタ変調器10の回路群における電子装置
ノイズに起因して、主コンデンサにおける不整合エラー
を如何に正確に補正することができるかということに対
し、常に固有の制限がある。典型的には、コンデンサ
は、14から16ビット範囲の見逃しエラーがある点ま
で下方に較正することができる。前述した状況におい
て、主コンデンサを14ビット不整合まで下方に較正す
ることによって、ランダムダイナミック要素整合技術
が、デシメーションフィルタの通過帯域においてホワイ
トノイズレベルを(約−110dbまで)維持している
重要な高調波歪を除去することができる。16ビット較
正によって、−120dbを下回るノイズレベルが残さ
れる。こうして、ランダムなコンデンサの選択及び自己
較正の組合せによって、2次の変調器が10ビットのコ
ンデンサ製造の変動性で高い性能要求を達成することが
できる。
各々にワードされるために、各コンデンサの固有の不整
合を測定しなければならない。作動するダイナミック要
素整合回路72及びアースされたアナログ入力信号によ
ってデシメーションフィルタからのデジタル出力は、平
均値が零で、統計的分散が過剰サンプル式A/D変換器
のノイズフロアである連続した値となる。完全なコンデ
ンサ整合によって、このノイズフロアは約−120db
を下回るが、実用上、装置ノイズによってこのレベル以
上に相当制限されることとなる。原則として、自己較正
アルゴリズムは、入力がないとき、連続したデジタル値
の統計的分散を計算することができると共に、この分散
値が最小になるまで、較正レジスタの各々における値を
調整することができる。この調整は、任意数な多変数非
線型機能最小化アルゴリズムによって完逐することがで
きる。しかしながら、実用上、装置ノイズの存在は、コ
ンデンサがそれぞれの適正な較正点に近接していて、ア
ルゴリズムを無効にするとき、ダイナミック要素整合回
路72によって注入されるホワイトノイズを227する
傾向にある。自己較正アルゴリズムを有効にするため、
擬似乱数発生器74に対するクロック信号frandの周波
数を変える必要がある。
randは、シグマデルタ変調器10用のクロック速度か
ら、デシメーション周波数のカットオフ周波数の1/2
の周波数まで低下される。ランダム器網によって挿入さ
れ、コンデンサの不整合のレベルに比例したノイズは、
デシメーションフィルタによってパスされる周波数の帯
域において、大量のエネルギーを有する。不整合による
デジタル出力ストリームでの統計的分散は、シグマデル
タ変調器10のクロック速度にクロック速度frandを維
持することに関して、10から20dbだけ増幅され
る。このことは、装置ノイズによって確立されるノイズ
フロア以上に不整合ノイズを大幅に高めると共に、自己
較正アルゴリズムが、適正な値の正確な決定を、各較正
レジスタにロードすることを許容する。自己較正が一旦
行われると、クロック信号frandは、変調器クロック周
波数に戻される。
を示して説明してきたが、本発明は、D/A変換器26
に対して種々のレベルの分解能を採ることができる。ま
た、以上、例示的な変調器回路を単離システムに対して
示して説明してきたが、完全差動システムについて実施
することもできる。完全差動式になるためには、スイッ
チコンデンサ網を複製すると共に、2つのアナログ入力
信号Vin + 及びVin -それに2つの基準電圧Vref + 及
びVref - が要求される。単端システムにおいてアース
に接続された回路ノードは、反対位相入力か基準ライン
になるか、または共通モードバイアス電圧になる。上述
した同一のシステム動作原理は、完全差動システムにあ
てはまる。また、シミュレーションは、第1の増幅器1
4及びサンプル値データ積分器16に電荷を送給する主
コンデンサのみを、較正する必要があることを示してい
る。2次のシグマデルタ変調器10における不整合エラ
ーは、変調器の動作時に、重要なノイズまたは歪を何ら
寄与しない。
は、主コンデンサ要素間の不整合の影響を低減すべく、
ダイナミック要素整合を実現するD/A変換器を組み込
んでいる。各主コンデンサ要素の自己較正回路は、主コ
ンデンサ要素の容量値を調整することによって、D/A
変換器は、整合した主コンデンサ要素を有する。ダイナ
ミック要素整合回路用の擬似乱数発生器を駆動するクロ
ック信号は、自己較正アルゴリズムの有効な性能を許容
すべく、較正の際に低減される。
ねらい及び利点を満たす2次のシグマデルタ変調器用の
D/A変換器が提供されることは明らかである。以上、
実施例を詳細に説明してきたが、種々の変更、修正及び
代替をなし得ることを認めるべきである。例えば、ここ
に図示した直接接続の多くは、当業者によって変更する
ことができ、この結果、2つの要素が、実施例に図示し
たように直接接続することなく、中間の単一または複数
の要素を介して、単に相互に結合される。他の例は、当
業者によって容易に確認可能であると共に、特許請求の
範囲によって限定された本発明の精神及び範囲を逸脱す
ることなく、なし得るものである。
る。 (1)D/Aコンバータによって受信されたデジタル出
力信号の分離値を各々が表わす複数の主回路要素と、前
記デジタル出力信号に応じて、前記主回路要素の何れか
をランダムに選択するダイナミック要素整合回路と、前
記主回路要素が同一の値を有するように、前記主回路要
素を整合させる自己較正回路と、を具備したことを特徴
とする前記D/Aコンバータ。
いて、前記ダイナミック要素整合回路は、発生器クロッ
クによって制御される擬似乱数発生器を備えていること
を特徴とする前記D/Aコンバータ。
いて、前記発生器クロックは、前記自己較正回路によっ
て、前記主回路要素の整合を制御することを特徴とする
前記D/Aコンバータ。
いて、前記主回路要素はコンデンサであることを特徴と
する前記D/Aコンバータ。
いて、前記ダイナミック要素整合回路は、前記主回路要
素を作動させるための制御線上の前記デジタル出力信号
に対応する入力信号を切り換える一連のバタフライ網を
備えていることを特徴とする前記D/Aインバータ。
いて、前記擬似乱数発生器は、前記バタフライ網内の切
換えを制御することを特徴とする前記D/Aコンバー
タ。
いて、前記自己較正回路は、各主回路要素が同一の値を
有するように各主回路要素に対して値を調整するため
の、各主回路要素に結合された2進重み付けコンデンサ
アレイを備えていることを特徴とする前記D/A変換
器。
いて、前記較正回路は、デジタル較正値に応答して、前
記2進重み付けコンデンサアレイ内の各コンデンサを選
択的に作動させる較正レジスタを備えていることを特徴
とする前記D/Aコンバータ。
アナログ入力信号を受信する第1の積分器と、前記第1
の積分器に結合され、前記変調器クロックによって制御
される第2の積分器と、前記第2の積分器に結合され
て、前記アナログ入力信号に応答して、デジタル出力信
号を発生するA/D変換器と、前記A/D変換器に結合
されて、前記A/D変換器からの前記デジタル出力信号
を受信すると共に、対応するアナログフィードバック信
号を前記第1及び第2の積分器に供給するD/A変換器
とを具備し、該D/A変換器が、前記D/A変換器によ
って受信された前記デジタル出力信号の特定値をおのお
のが表わす複数の主回路要素と、前記デジタル出力信号
に応じて、前記主回路要素の何れかをランダムに選択す
るダイナミック要素整合回路と、前記主回路要素が同一
の値を有するように、前記主回路要素を整合させる自己
較正回路と、前記デジタル出力信号中の望ましくないノ
イズを除去するデシメーションフィルタと、を備えてな
ることを特徴とするシグマデルタ変調器。
において、前記ダイナミック要素整合回路は、非較正動
作の際に前記変調器クロックと同一のクロック速度で動
作する発生器クロックによって制御される擬似乱数発生
器を備えていることを特徴とする前記シグマデルタ変調
器。
器において、前記発生器クロックは、較正動作の際、前
記変調器クロックよりも低い速度で動作することを特徴
とする前記シグマデルタ変調器。
器において、前記ダイナミック要素整合回路は、前記主
回路要素を作動させるために制御線上の信号をランダム
に切り換える一連のバタフライ網を備えていることを特
徴とする前記シグマデルタ変調器。
器において、前記擬似乱数発生器は、前記バタフライ網
中の切換えを制御することを特徴とする前記シグマデル
タ変調器。
器において、前記自己較正回路は、各主回路要素が同一
の値を有するように各主回路要素の値を調整する2進重
み付けコンデンサアレイを備えていることを特徴とする
前記シグマデルタ変調器。
器において、前記自己較正回路は、デジタル較正値に応
答して、前記2進重み付けコンデンサアレイ内のコンデ
ンサを選択的に作動させる較正レジスタを備えているこ
とを特徴とする前記シグマデルタ変調器。
器において、前記デジタル出力信号に対して統計的分散
を最小化すべく、前記擬似乱数発生器クロック速度を前
記変調器クロック速度を下回るように低下させると共
に、前記アナログ入力信号をアースすることによって、
前記デジタル較正値を決定してなることを特徴とする前
記シグマデルタ変調器。
器において、前記擬似乱数発生器の前記クロック速度
を、前記デシメーションフィルタのカットオフ周波数の
1/2に低減してなることを特徴とする前記シグマデル
タ変調器。
階と、D/A変換器内の擬似乱数発生器のクロック速度
を、シグマデルタ変調器のクロック速度を下回るように
減少させる段階と、前記シグマデルタ変調器によって発
生されたデジタル出力信号中の統計的分散を決定する段
階と、前記統計的分散を最小化するため、各コンデンサ
が同一の値を有するように、各コンデンサの値を調整す
る段階と、を具備したことを特徴とするシグマデルタ変
調器内のD/A変換器のコンデンサを較正する方法。
記調整段階は、前記値を制御する較正レジスタ用のデジ
タル較正値を変化させる段階を含むことを特徴とする前
記方法。
記調整段階は、前記較正レジスタによって制御される2
進重み付けコンデンサアレイを介して、各コンデンサの
前記値を調整する段階を含むことを特徴とする前記方
法。
正の終了後直ちに前記シグマデルタ変調器の前記クロッ
ク速度と一致させるべく、前記擬似乱数発生器の前記ク
ロック速度を増加する段階を更に具備したことを特徴と
する前記方法。
は、システム変調に対してフィードバックをもたらすD
/A変換器26を備えている。該D/A変換器26は、
コンデンサの容量値の不整合の影響を低減すべく、主コ
ンデンサ(Cj )の何れかをランダムに選択するダイナ
ミック要素整合回路72を用いている。前記D/A変換
器26はまた、より良好なコンデンサの容量値の整合を
得るべく前記主コンデンサ(Cj )の値を調整する自己
較正回路80を用いている。自己較正の際、前記ダイナ
ミック要素整合回路72の擬似乱数発生器74を駆動す
るクロック信号(f rand)は、前記主コンデンサ
(Cj )の正確な較正のためにデジタル出力信号の分散
を最小化するのを助けるべく低減される。較正が終了す
ると直ちに、前記クロック信号(frand)は、変調器ク
ロック速度と一致する周波数に戻される。
ョンフィルタを備えた過剰サンプル式D/A変換器のブ
ロック図である。
した略図である。
単純化した略図である。
図である。
Claims (2)
- 【請求項1】 デジタル信号を変換するD/Aコンバー
タ(26)であって、 前記デジタル信号の分離値を各々が表す複数の記憶要素
(44−58)と、 前記記憶要素内でランダムな選択を行うダイナミック要
素整合回路(72)であって、前記デジタル信号に対応
する入力信号を、前記記憶要素を活性化するための制御
線に対する切替えに用いる一連のバタフライ・ランダム
器網を含む前記ダイナミック要素整合回路と、 前記記憶要素が同一の値を有するように前記記憶要素を
互いに整合させる自己較正回路(80)とを備えたこと
を特徴とする前記D/Aコンバータ。 - 【請求項2】 シグマデルタ変調器(10)内のD/A
変換器(26)のコンデンサ(44−58)を較正する
方法であって、 アナログ入力信号をアースする段階と、 前記D/A変換器(26)内の擬似乱数を発生するコン
デンサセレクタ(74)のクロック速度を、前記シグマ
デルタ変調器(10)のクロック速度を下回るように減
少させる段階と、 前記シグマデルタ変調器(10)によって発生されたデ
ジタル出力信号中の統計的分散を決定する段階と、 前記統計的分散を最小化するため、各コンデンサが同一
の値を有するように、各コンデンサの値を調整する段階
とを備えたことを特徴とする前記方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US07/954,195 US5305004A (en) | 1992-09-29 | 1992-09-29 | Digital to analog converter for sigma delta modulator |
US954195 | 1992-09-29 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06244734A JPH06244734A (ja) | 1994-09-02 |
JP3222284B2 true JP3222284B2 (ja) | 2001-10-22 |
Family
ID=25495073
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP24181693A Expired - Fee Related JP3222284B2 (ja) | 1992-09-29 | 1993-09-28 | シグマデルタ変調器用d/a変換器 |
Country Status (2)
Country | Link |
---|---|
US (1) | US5305004A (ja) |
JP (1) | JP3222284B2 (ja) |
Families Citing this family (69)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3080207B2 (ja) * | 1993-01-06 | 2000-08-21 | 三菱電機株式会社 | 電子式電力量計 |
US5404142A (en) * | 1993-08-05 | 1995-04-04 | Analog Devices, Incorporated | Data-directed scrambler for multi-bit noise shaping D/A converters |
FI107855B (fi) * | 1993-09-10 | 2001-10-15 | Nokia Mobile Phones Ltd | Vt-signaalin demodulointi sigma-delta-muuntimella |
US5574452A (en) * | 1994-02-15 | 1996-11-12 | Rockwell International Corporation | Single bit bandpass analog-to-digital converter |
JP3310114B2 (ja) * | 1994-09-14 | 2002-07-29 | 株式会社東芝 | 周波数変換機能を有するa/d変換装置およびこれを用いた無線機 |
US5598157A (en) * | 1994-10-28 | 1997-01-28 | Harris Corporation | Sigma Delta analog to digital converter with three point calibration apparatus and method |
US5563535A (en) * | 1994-11-29 | 1996-10-08 | Microunity Systems Engineering, Inc. | Direct digital frequency synthesizer using sigma-delta techniques |
GB2296398B (en) * | 1994-12-22 | 1998-03-25 | Motorola Inc | Noise cancellation circuit and method |
US6037887A (en) * | 1996-03-06 | 2000-03-14 | Burr-Brown Corporation | Programmable gain for delta sigma analog-to-digital converter |
US5760726A (en) * | 1996-08-23 | 1998-06-02 | Motorola, Inc. | Digital-to-analog converter with dynamic matching and bit splitting |
US6005500A (en) * | 1997-06-06 | 1999-12-21 | Rosemount, Inc. | Transmitter with improved analog to digital converter |
US5936562A (en) * | 1997-06-06 | 1999-08-10 | Analog Devices, Inc. | High-speed sigma-delta ADCs |
US5982313A (en) * | 1997-06-06 | 1999-11-09 | Analog Devices, Inc. | High speed sigma-delta analog-to-digital converter system |
EP0935851B1 (en) * | 1997-08-12 | 2004-10-06 | Koninklijke Philips Electronics N.V. | A digital communication device and a mixer |
DE69723073D1 (de) * | 1997-09-19 | 2003-07-31 | St Microelectronics Srl | Tiefpassfilter mit mehreren Übertragungsraten mit geschalteten Kondensatoren und doppelter Signalabtastung für sigma-delta Digital-/Analog-Wandler |
US6191715B1 (en) | 1998-10-29 | 2001-02-20 | Burr-Brown Corporation | System for calibration of a digital-to-analog converter |
US6885326B2 (en) * | 1999-02-04 | 2005-04-26 | Med-El Elektromedizinische Geraeta Gmbh | Accumulator for adaptive Σ-Δ modulation |
US6535153B1 (en) * | 1999-02-04 | 2003-03-18 | Med-El Electromedizinische Gerate Ges.M.B.H. | Adaptive sigma-delta modulation with one-bit quantization |
DK1097607T3 (da) * | 1999-02-05 | 2003-06-02 | Widex As | Høreapparat med strålebundtformende egenskaber |
US6232897B1 (en) * | 1999-07-12 | 2001-05-15 | National Instruments Corporation | System and method for calibrating an analog to digital converter through stimulation of current generators |
US6229466B1 (en) | 1999-08-23 | 2001-05-08 | Level One Communications, Inc. | Digital calibration method and apparatus for multi-bit delta-sigma D/A converter |
US6472918B1 (en) | 1999-08-23 | 2002-10-29 | Level One Communications, Inc. | Self-referencing slicer method and apparatus for high-accuracy clock duty cycle generation |
US6529563B1 (en) | 1999-08-23 | 2003-03-04 | Level One Communications, Inc. | Method and apparatus for providing a self-sustaining precision voltage and current feedback biasing loop |
US6317068B1 (en) | 1999-08-23 | 2001-11-13 | Level One Communications, Inc. | Method and apparatus for matching common mode output voltage at a switched-capacitor to continuous-time interface |
JP2001075565A (ja) | 1999-09-07 | 2001-03-23 | Roland Corp | 電子楽器 |
US6466147B1 (en) | 1999-10-25 | 2002-10-15 | Hrl Laboratories, Llc | Method and apparatus for randomized dynamic element matching DAC |
JP2001125568A (ja) | 1999-10-28 | 2001-05-11 | Roland Corp | 電子楽器 |
SE517536C2 (sv) * | 2000-03-14 | 2002-06-18 | Ericsson Telefon Ab L M | Anordning samt metod för bakgrundskalibrering av A/D- omvandlare |
US6346898B1 (en) * | 2000-08-07 | 2002-02-12 | Audio Logic, Inc. | Multilevel analog to digital data converter having dynamic element matching in a reference data path |
EP1179889B1 (en) * | 2000-08-10 | 2004-11-17 | STMicroelectronics S.r.l. | Digital-to-analog conversion circuit |
US6441759B1 (en) | 2000-08-30 | 2002-08-27 | Hrl Laboratories, Llc | Multi-bit ΔΣ modulator having linear output |
DE60119476T2 (de) * | 2000-10-26 | 2006-11-23 | Fujitsu Ltd., Kawasaki | Segmentierte Schaltungsanordnung |
US6707407B2 (en) * | 2001-06-11 | 2004-03-16 | Analog Devices, Inc. | Method for converting a video signal from one of an analogue and digital form to the other of the analogue and digital form with enhanced signal to noise ratio |
US6518899B2 (en) * | 2001-06-13 | 2003-02-11 | Texas Instruments Incorporated | Method and apparatus for spectral shaping of non-linearity in data converters |
US6473019B1 (en) | 2001-06-21 | 2002-10-29 | Nokia Corporation | Low capacitance, low kickback noise input stage of a multi-level quantizer with dithering and multi-threshold generation for a multi-bit sigma-delta modulator |
US6535155B2 (en) * | 2001-06-27 | 2003-03-18 | Nokia Corporation | Method and apparatus for suppressing tones induced by cyclic dynamic element matching (DEM) algorithms |
US6535154B1 (en) | 2001-11-05 | 2003-03-18 | Texas Instruments Incorporated | Enhanced noise-shaped quasi-dynamic-element-matching technique |
US6639530B2 (en) * | 2001-11-06 | 2003-10-28 | Broadcom, Corp | Modulation of an analog signal into a digital representation thereof |
US6795003B2 (en) * | 2003-01-30 | 2004-09-21 | Broadcom Corporation | Hardware-efficient implementation of dynamic element matching in sigma-delta DAC's |
CN1735882B (zh) * | 2002-03-04 | 2011-09-07 | St微电子公司 | 具有m因数采样和保持抽取的一阶噪声整形编码器 |
US7924937B2 (en) | 2002-03-04 | 2011-04-12 | Stmicroelectronics N.V. | Resonant power converter for radio frequency transmission and method |
US6617990B1 (en) * | 2002-03-06 | 2003-09-09 | Meshnetworks | Digital-to-analog converter using pseudo-random sequences and a method for using the same |
US6697003B1 (en) | 2003-04-17 | 2004-02-24 | Texas Instruments Incorporated | System and method for dynamic element matching |
US7388247B1 (en) * | 2003-05-28 | 2008-06-17 | The United States Of America As Represented By The Secretary Of The Navy | High precision microelectromechanical capacitor with programmable voltage source |
US6930624B2 (en) * | 2003-10-31 | 2005-08-16 | Texas Instruments Incorporated | Continuous time fourth order delta sigma analog-to-digital converter |
US6940436B2 (en) * | 2003-10-31 | 2005-09-06 | Texas Instruments Incorporated | Analog-to-digital conversion system with second order noise shaping and a single amplifier |
US6864818B1 (en) | 2003-12-09 | 2005-03-08 | Texas Instruments Incorporated | Programmable bandpass analog to digital converter based on error feedback architecture |
US6998910B2 (en) * | 2004-01-22 | 2006-02-14 | Texas Instruments Incorporated | Amplifier using delta-sigma modulation |
JP2006254261A (ja) * | 2005-03-14 | 2006-09-21 | Renesas Technology Corp | Σδ型a/d変換回路を内蔵した通信用半導体集積回路 |
JP4682750B2 (ja) * | 2005-08-22 | 2011-05-11 | ソニー株式会社 | Da変換装置 |
US8502557B2 (en) * | 2006-06-05 | 2013-08-06 | Analog Devices, Inc. | Apparatus and methods for forming electrical networks that approximate desired performance characteristics |
US9356568B2 (en) | 2007-06-05 | 2016-05-31 | Analog Devices, Inc. | Apparatus and methods for chopper amplifiers |
US9795794B2 (en) * | 2007-08-10 | 2017-10-24 | Med-El Elektromedizinische Geraete Gmbh | Pulse width adaptation for inductive links |
US20090085785A1 (en) * | 2007-09-28 | 2009-04-02 | Friedel Gerfers | Digital-to-analog converter calibration for multi-bit analog-to-digital converters |
US7688236B2 (en) | 2007-10-01 | 2010-03-30 | Infineon Technologies Ag | Integrated circuit comprising a plurality of digital-to-analog converters, sigma-delta modulator circuit, and method of calibrating a plurality of multibit digital-to-analog converters |
US7609184B2 (en) * | 2007-11-08 | 2009-10-27 | Advantest Corporation | D-A convert apparatus and A-D convert apparatus |
US7782237B2 (en) * | 2008-06-13 | 2010-08-24 | The Board Of Trustees Of The Leland Stanford Junior University | Semiconductor sensor circuit arrangement |
US7825838B1 (en) | 2008-09-05 | 2010-11-02 | National Semiconductor Corporation | Capacitor rotation method for removing gain error in sigma-delta analog-to-digital converters |
US7741984B2 (en) * | 2008-09-24 | 2010-06-22 | Mediatek Inc. | Track and hold amplifiers and analog to digital converters |
US20100073206A1 (en) * | 2008-09-24 | 2010-03-25 | Mediatek Inc. | Analog-to-digital conversion circuits and method for calibrating thereof |
US8330631B2 (en) | 2009-03-06 | 2012-12-11 | National Semiconductor Corporation | Background calibration method for fixed gain amplifiers |
EP2355358A1 (en) * | 2010-02-04 | 2011-08-10 | Nxp B.V. | An ADC, a temperature sensor, a non-contact transponder, and a method of converting analog signals to digital signals |
US10720919B2 (en) | 2011-11-16 | 2020-07-21 | Analog Devices, Inc. | Apparatus and methods for reducing charge injection mismatch in electronic circuits |
US8915646B2 (en) * | 2012-03-30 | 2014-12-23 | Integrated Device Technology, Inc. | High accuracy temperature sensor |
US8773193B2 (en) * | 2012-07-13 | 2014-07-08 | Wispry, Inc. | Methods, devices, and systems for switched capacitor array control |
US9407279B2 (en) * | 2014-07-03 | 2016-08-02 | Cirrus Logic, Inc. | Systems and methods of element scrambling for compensation and calibration of analog-to-digital converter feedback |
KR102653887B1 (ko) * | 2017-01-31 | 2024-04-02 | 삼성전자주식회사 | 가변 피드백 이득을 갖는 델타 변조기, 이를 포함하는 아날로그-디지털 변환기 및 통신 장치 |
WO2021096546A1 (en) * | 2019-11-13 | 2021-05-20 | FemtoDx | Adaptive programmable modulation techniques for miniaturized measurement devices |
US11979166B2 (en) | 2019-12-05 | 2024-05-07 | Telefonaktiebolaget Lm Ericsson (Publ) | DAC weight calibration |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4399426A (en) * | 1981-05-04 | 1983-08-16 | Tan Khen Sang | On board self-calibration of analog-to-digital and digital-to-analog converters |
US4918454A (en) * | 1988-10-13 | 1990-04-17 | Crystal Semiconductor Corporation | Compensated capacitors for switched capacitor input of an analog-to-digital converter |
US5006854A (en) * | 1989-02-13 | 1991-04-09 | Silicon Systems, Inc. | Method and apparatus for converting A/D nonlinearities to random noise |
FI88980C (fi) * | 1991-01-09 | 1993-07-26 | Nokia Mobile Phones Ltd | Sigma-delta-modulator foer d/a-omvandlare |
US5144308A (en) * | 1991-05-21 | 1992-09-01 | At&T Bell Laboratories | Idle channel tone and periodic noise suppression for sigma-delta modulators using high-level dither |
-
1992
- 1992-09-29 US US07/954,195 patent/US5305004A/en not_active Expired - Lifetime
-
1993
- 1993-09-28 JP JP24181693A patent/JP3222284B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH06244734A (ja) | 1994-09-02 |
US5305004A (en) | 1994-04-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3222284B2 (ja) | シグマデルタ変調器用d/a変換器 | |
US5990819A (en) | D/A converter and delta-sigma D/A converter | |
US5103229A (en) | Plural-order sigma-delta analog-to-digital converters using both single-bit and multiple-bit quantization | |
US5257026A (en) | Method and apparatus for calibrating a multi-bit delta-sigma modular | |
KR100928406B1 (ko) | 증분-델타 아날로그-대-디지털 변환 | |
US6744392B2 (en) | Noise shapers with shared and independent filters and multiple quantizers and data converters and methods using the same | |
US5084702A (en) | Plural-order sigma-delta analog-to-digital converter using both single-bit and multiple-bit quantizers | |
JP3253901B2 (ja) | デジタル/アナログ変換器 | |
US6081215A (en) | High speed interlaced analog interface | |
US5818370A (en) | Integrated CODEC with a self-calibrating ADC and DAC | |
US7102557B1 (en) | Switched capacitor DAC | |
US7489263B1 (en) | Discrete-time programmable-gain analog-to-digital converter (ADC) input circuit with multi-phase reference application | |
JPH0793581B2 (ja) | シグマデルタアナログ/デジタル変換器 | |
US6489913B1 (en) | Sub-ranging analog-to-digital converter using a sigma delta converter | |
JPH04229723A (ja) | 高次シグマ・デルタアナログ/デジタル変換器 | |
JPH09510056A (ja) | ディジタル論理ゲートコアを有するシグマ−デルタ変換器 | |
US5162799A (en) | A/d (analog-to-digital) converter | |
EP1201023A1 (en) | Dc offset calibration for a digital switching amplifier | |
JPH04257121A (ja) | D/aコンバータの位相応答線形化方法とd/aコンバータ | |
US5729229A (en) | Data independent loading of a reference in a sampled data integrator | |
JP2004510383A (ja) | シグマ−デルタ・ループおよびフィードバックdacモデルを用いたディジタル−アナログ変換器 | |
US4983969A (en) | Successive approximation analog to digital converter | |
JP2683705B2 (ja) | ディジタル/アナログ変換装置 | |
JP2000174572A (ja) | 電圧増幅器 | |
US6927720B2 (en) | Analog signal outputting circuit and multi-level delta-sigma modulator employing the analog signal outputting circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070817 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080817 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090817 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090817 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100817 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110817 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120817 Year of fee payment: 11 |
|
LAPS | Cancellation because of no payment of annual fees |