JPH06177149A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH06177149A JPH06177149A JP32337792A JP32337792A JPH06177149A JP H06177149 A JPH06177149 A JP H06177149A JP 32337792 A JP32337792 A JP 32337792A JP 32337792 A JP32337792 A JP 32337792A JP H06177149 A JPH06177149 A JP H06177149A
- Authority
- JP
- Japan
- Prior art keywords
- buried contact
- oxide film
- polycrystalline silicon
- forming
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【目的】フォトリソグラフィによる合わせずれにより発
生する埋め込みコンタクトとＭＯＳトランジスタの不純
物拡散層との接続不良を防止できる半導体装置の製造方
法を提供する。 【構成】埋め込みコンタクト８形成のためのゲート酸化
膜３開孔時に、回転斜めイオン打ち込み法により不純物
１２を注入する。 【効果】埋め込みコンタクトによる多結晶シリコン配線
層とＭＯＳトランジスタのソース、ドレイン不純物拡散
層との接続を確実なものにすることができる。
生する埋め込みコンタクトとＭＯＳトランジスタの不純
物拡散層との接続不良を防止できる半導体装置の製造方
法を提供する。 【構成】埋め込みコンタクト８形成のためのゲート酸化
膜３開孔時に、回転斜めイオン打ち込み法により不純物
１２を注入する。 【効果】埋め込みコンタクトによる多結晶シリコン配線
層とＭＯＳトランジスタのソース、ドレイン不純物拡散
層との接続を確実なものにすることができる。
Description
【０００１】
【産業上の利用分野】本発明は、埋め込みコンタクトを
具備する半導体装置、特にＬＤＤ構造のＭＯＳトランジ
スタの製造方法に関する。
具備する半導体装置、特にＬＤＤ構造のＭＯＳトランジ
スタの製造方法に関する。
【０００２】
【従来の技術】埋め込みコンタクトを具備する半導体装
置、特にＬＤＤ構造のＭＯＳトランジスタの従来の製造
方法を図２（ａ）〜図２（ｅ）の工程断面図を用いて説
明する。
置、特にＬＤＤ構造のＭＯＳトランジスタの従来の製造
方法を図２（ａ）〜図２（ｅ）の工程断面図を用いて説
明する。
【０００３】まず、シリコン基板１上に素子分離シリコ
ン酸化膜２及びゲート酸化膜３を形成する。この状態を
示す図が図２（ａ）である。
ン酸化膜２及びゲート酸化膜３を形成する。この状態を
示す図が図２（ａ）である。
【０００４】そして、埋め込みコンタクト形成領域１０
のゲート酸化膜をフォトレジスト１３を用いたフォトリ
ソグラフィによりパターニングし、エッチングにより除
去する。この状態を示す図が図２（ｂ）である。
のゲート酸化膜をフォトレジスト１３を用いたフォトリ
ソグラフィによりパターニングし、エッチングにより除
去する。この状態を示す図が図２（ｂ）である。
【０００５】そして、前記半導体基板上に配線層、ある
いは、ゲート電極として用いる多結晶シリコン層を形成
し、前記多結晶シリコン層をフォトリソグラフィ及びエ
ッチングによりパターニングし、ゲート電極４及び配線
層７を形成する。さらに、熱アニールを行ない前記多結
晶シリコン層より不純物を拡散させ、埋め込みコンタク
ト８を形成する。この状態を示す図が図２（ｃ）であ
る。
いは、ゲート電極として用いる多結晶シリコン層を形成
し、前記多結晶シリコン層をフォトリソグラフィ及びエ
ッチングによりパターニングし、ゲート電極４及び配線
層７を形成する。さらに、熱アニールを行ない前記多結
晶シリコン層より不純物を拡散させ、埋め込みコンタク
ト８を形成する。この状態を示す図が図２（ｃ）であ
る。
【０００６】さらに、前記ゲート電極及び素子分離シリ
コン酸化膜をマスクとしたイオン注入法により、ＬＤＤ
構造のＭＯＳトランジスタの低濃度ソース、ドレインと
なる不純物拡散層５を形成する。この状態を示す図が図
２（ｄ）である。
コン酸化膜をマスクとしたイオン注入法により、ＬＤＤ
構造のＭＯＳトランジスタの低濃度ソース、ドレインと
なる不純物拡散層５を形成する。この状態を示す図が図
２（ｄ）である。
【０００７】そして、前記多結晶シリコンゲート電極の
側壁にサイドウォールスペーサ９を形成し、さらに、前
記ゲート電極及び素子分離シリコン酸化膜をマスクとし
たイオン注入法により、ＬＤＤ構造のＭＯＳトランジス
タの高濃度ソース、ドレインとなる不純物拡散層６を形
成する。この状態を示す図が図２（ｅ）である。
側壁にサイドウォールスペーサ９を形成し、さらに、前
記ゲート電極及び素子分離シリコン酸化膜をマスクとし
たイオン注入法により、ＬＤＤ構造のＭＯＳトランジス
タの高濃度ソース、ドレインとなる不純物拡散層６を形
成する。この状態を示す図が図２（ｅ）である。
【０００８】以上のようにして、埋め込みコンタクトを
具備するＬＤＤ構造のＭＯＳトランジスタを従来は製造
していた。
具備するＬＤＤ構造のＭＯＳトランジスタを従来は製造
していた。
【０００９】
【発明が解決しようとする課題】従来の技術において
は、下記のような問題点を有していた。
は、下記のような問題点を有していた。
【００１０】図３（ａ）のように、ゲート電極４及び配
線層７となる多結晶シリコン層のフォトリソグラフィに
よるパターニング、あるいは、埋め込みコンタクト形成
領域１０の開孔のためのフォトリソグラフィの際、埋め
込みコンタクト形成領域と多結晶シリコン配線層との合
わせずれがない場合は、埋め込みコンタクト８とソー
ス、ドレイン不純物拡散層６との接続は問題にはならな
いが、合わせずれが生じた場合、多結晶シリコン配線層
が埋め込みコンタクト開孔領域を越え、ゲート酸化膜３
上まではみでてしまう可能性がある。その際、多結晶シ
リコン配線層の下には、ソース、ドレイン不純物拡散層
を形成する不純物が注入されないため、埋め込みコンタ
クトとソースドレイン不純物拡散層の間に、不純物が存
在しない領域１１が発生し、埋め込みコンタクトとソー
ス、ドレイン不純物拡散層が接続されなくなってしま
う。この状態を示す図が図３（ｂ）である。
線層７となる多結晶シリコン層のフォトリソグラフィに
よるパターニング、あるいは、埋め込みコンタクト形成
領域１０の開孔のためのフォトリソグラフィの際、埋め
込みコンタクト形成領域と多結晶シリコン配線層との合
わせずれがない場合は、埋め込みコンタクト８とソー
ス、ドレイン不純物拡散層６との接続は問題にはならな
いが、合わせずれが生じた場合、多結晶シリコン配線層
が埋め込みコンタクト開孔領域を越え、ゲート酸化膜３
上まではみでてしまう可能性がある。その際、多結晶シ
リコン配線層の下には、ソース、ドレイン不純物拡散層
を形成する不純物が注入されないため、埋め込みコンタ
クトとソースドレイン不純物拡散層の間に、不純物が存
在しない領域１１が発生し、埋め込みコンタクトとソー
ス、ドレイン不純物拡散層が接続されなくなってしま
う。この状態を示す図が図３（ｂ）である。
【００１１】また、ＬＤＤ構造のＭＯＳトランジスタの
場合、配線層となる多結晶シリコンの側壁にもサイドウ
ォールスペーサ９が形成される。その際、サイドウォー
ルスペーサの下には、低濃度のソース、ドレイン拡散層
５しか形成されないため、埋め込みコンタクトと高濃度
ソース、ドレイン拡散層との接続が高抵抗となってしま
う。
場合、配線層となる多結晶シリコンの側壁にもサイドウ
ォールスペーサ９が形成される。その際、サイドウォー
ルスペーサの下には、低濃度のソース、ドレイン拡散層
５しか形成されないため、埋め込みコンタクトと高濃度
ソース、ドレイン拡散層との接続が高抵抗となってしま
う。
【００１２】なお、多結晶シリコン層の不純物として、
拡散係数の大きいもの、例えば燐を使用している場合
は、埋め込みコンタクトとソース、ドレインの接続不良
は比較的発生しにくいが、拡散係数の小さいヒ素などを
多結晶シリコン層の不純物に用いた場合、埋め込みコン
タクト形成の際の熱アニールにより不純物が広がりにく
いため、埋め込みコンタクトとソース、ドレインの接続
不良が発生する。また、埋め込みコンタクト形成のため
の熱アニールを低温化した場合も、やはり、不純物が広
がりにくいため、埋め込みコンタクトとソース、ドレイ
ンの接続不良が発生する。
拡散係数の大きいもの、例えば燐を使用している場合
は、埋め込みコンタクトとソース、ドレインの接続不良
は比較的発生しにくいが、拡散係数の小さいヒ素などを
多結晶シリコン層の不純物に用いた場合、埋め込みコン
タクト形成の際の熱アニールにより不純物が広がりにく
いため、埋め込みコンタクトとソース、ドレインの接続
不良が発生する。また、埋め込みコンタクト形成のため
の熱アニールを低温化した場合も、やはり、不純物が広
がりにくいため、埋め込みコンタクトとソース、ドレイ
ンの接続不良が発生する。
【００１３】そこで、本発明はこのような問題を解決し
ようとするもので、その目的とするところは、埋め込み
コンタクトを具備する半導体装置において、フォトリソ
グラフィによる合わせずれによる埋め込みコンタクトと
ソース、ドレイン領域の接続不良、あるいは、サイドウ
ォールスペーサ下の低濃度ソース、ドレインの高抵抗領
域による埋め込みコンタクトとソース、ドレイン接続の
高抵抗化を防ぐことができる半導体装置の製造方法を提
供するところにある。
ようとするもので、その目的とするところは、埋め込み
コンタクトを具備する半導体装置において、フォトリソ
グラフィによる合わせずれによる埋め込みコンタクトと
ソース、ドレイン領域の接続不良、あるいは、サイドウ
ォールスペーサ下の低濃度ソース、ドレインの高抵抗領
域による埋め込みコンタクトとソース、ドレイン接続の
高抵抗化を防ぐことができる半導体装置の製造方法を提
供するところにある。
【００１４】
【課題を解決するための手段】本発明による半導体装置
の製造方法は、埋め込みコンタクトを具備するＬＤＤ構
造のＭＯＳトランジスタにおいて、シリコン基板上に選
択酸化により素子分離シリコン酸化膜を形成する工程
と、前記シリコン基板上にゲート酸化膜を形成する工程
と前記シリコン基板の埋め込みコンタクトを形成する領
域をフォトリソグラフィによりパターニングし、回転斜
めイオン打ち込みにより不純物を注入する工程と前記埋
め込みコンタクト形成領域のゲート酸化膜を除去する工
程と、前記半導体基板上に配線層、あるいは、ゲート電
極として用いる多結晶シリコン層を形成する工程と、前
記配線層及びゲート電極として用いる多結晶シリコン層
をフォトリソグラフィ及びエッチングによりパターニン
グする工程と前記多結晶シリコン層及び素子分離シリコ
ン酸化膜をマスクとして、ＬＤＤ構造のＭＯＳトランジ
スタの低濃度ソース、ドレイン不純物拡散層を形成する
工程と、前記多結晶シリコン層の側壁にサイドウォール
スペーサを形成する工程と、前記多結晶シリコン層及び
素子分離シリコン酸化膜をマスクとして、ＬＤＤ構造の
ＭＯＳトランジスタの高濃度ソース、ドレイン不純物拡
散層を形成する工程を具備することを特徴とする。
の製造方法は、埋め込みコンタクトを具備するＬＤＤ構
造のＭＯＳトランジスタにおいて、シリコン基板上に選
択酸化により素子分離シリコン酸化膜を形成する工程
と、前記シリコン基板上にゲート酸化膜を形成する工程
と前記シリコン基板の埋め込みコンタクトを形成する領
域をフォトリソグラフィによりパターニングし、回転斜
めイオン打ち込みにより不純物を注入する工程と前記埋
め込みコンタクト形成領域のゲート酸化膜を除去する工
程と、前記半導体基板上に配線層、あるいは、ゲート電
極として用いる多結晶シリコン層を形成する工程と、前
記配線層及びゲート電極として用いる多結晶シリコン層
をフォトリソグラフィ及びエッチングによりパターニン
グする工程と前記多結晶シリコン層及び素子分離シリコ
ン酸化膜をマスクとして、ＬＤＤ構造のＭＯＳトランジ
スタの低濃度ソース、ドレイン不純物拡散層を形成する
工程と、前記多結晶シリコン層の側壁にサイドウォール
スペーサを形成する工程と、前記多結晶シリコン層及び
素子分離シリコン酸化膜をマスクとして、ＬＤＤ構造の
ＭＯＳトランジスタの高濃度ソース、ドレイン不純物拡
散層を形成する工程を具備することを特徴とする。
【００１５】
【実施例】本発明における請求項１の一実施例の製造方
法を図１（ａ）〜図１（ｅ）に基づき説明する。
法を図１（ａ）〜図１（ｅ）に基づき説明する。
【００１６】まず、シリコン基板１上に、１５０オング
ストローム〜２５０オングストロームのパッドシリコン
酸化膜及び１２００オングストローム〜１６００オング
ストロームのシリコン窒化膜を用いた選択熱酸化法によ
り４０００オングストローム〜６０００オングストロー
ムの素子分離シリコン酸化膜２を形成する。選択酸化の
条件として、例えば、１０００℃〜１１００℃の温度
で、６０分から９０分間、ウエット雰囲気で行なう熱酸
化があげられる。そして、前記シリコン窒化膜を剥離し
た後、素子分離シリコン酸化膜形成の際に発生したホワ
イトリボンを取り除くことを目的とする１５０オングス
トローム〜２５０オングストロームの犠牲酸化膜を、８
００℃〜９５０℃の温度で、２０分〜４０分の時間、ウ
エット雰囲気中で形成する。そして、前記シリコン基板
上の前記犠牲酸化膜を弗酸：水が約１：１０の水溶液を
用いて除去し、前記シリコン基板上に１００オングスト
ローム〜２００オングストロームのゲート酸化膜３を８
００℃〜９５０℃の温度で、２０分〜４０分の時間、ウ
エット雰囲気中で熱酸化することにより形成する。この
状態を示す図が図１（ａ）である。
ストローム〜２５０オングストロームのパッドシリコン
酸化膜及び１２００オングストローム〜１６００オング
ストロームのシリコン窒化膜を用いた選択熱酸化法によ
り４０００オングストローム〜６０００オングストロー
ムの素子分離シリコン酸化膜２を形成する。選択酸化の
条件として、例えば、１０００℃〜１１００℃の温度
で、６０分から９０分間、ウエット雰囲気で行なう熱酸
化があげられる。そして、前記シリコン窒化膜を剥離し
た後、素子分離シリコン酸化膜形成の際に発生したホワ
イトリボンを取り除くことを目的とする１５０オングス
トローム〜２５０オングストロームの犠牲酸化膜を、８
００℃〜９５０℃の温度で、２０分〜４０分の時間、ウ
エット雰囲気中で形成する。そして、前記シリコン基板
上の前記犠牲酸化膜を弗酸：水が約１：１０の水溶液を
用いて除去し、前記シリコン基板上に１００オングスト
ローム〜２００オングストロームのゲート酸化膜３を８
００℃〜９５０℃の温度で、２０分〜４０分の時間、ウ
エット雰囲気中で熱酸化することにより形成する。この
状態を示す図が図１（ａ）である。
【００１７】そして、埋め込みコンタクト形成領域１０
をフォトレジスト１３を用いたフォトリソグラフィによ
りパターニングし、回転斜めイオン打ち込み法により不
純物１２を注入する。例えば、ヒ素あるいは燐を４０ｋ
ｅＶ〜６０ｋｅＶでシリコン基板に垂直な面から３０〜
５０度の角度で１×１０-14ｃｍ-2〜６×１０-15ｃｍ-2
イオン注入する条件があげられる。そして、弗酸：水が
約１：２０の水溶液を用いたウエットエッチングにより
前記ゲート酸化膜を除去し、その後、フォトレジストを
取り除く。この状態を示す図が図１（ｂ）である。な
お、埋め込みコンタクト形成領域にイオン打ち込みする
工程と、埋め込みコンタクト形成領域のゲート酸化膜を
除去する工程は、どちらが先でもよい。ただし、埋め込
みコンタクト形成領域にイオン打ち込みする工程を先に
行った場合、イオン打ち込みの透過膜としてゲート酸化
膜を使用することができる。
をフォトレジスト１３を用いたフォトリソグラフィによ
りパターニングし、回転斜めイオン打ち込み法により不
純物１２を注入する。例えば、ヒ素あるいは燐を４０ｋ
ｅＶ〜６０ｋｅＶでシリコン基板に垂直な面から３０〜
５０度の角度で１×１０-14ｃｍ-2〜６×１０-15ｃｍ-2
イオン注入する条件があげられる。そして、弗酸：水が
約１：２０の水溶液を用いたウエットエッチングにより
前記ゲート酸化膜を除去し、その後、フォトレジストを
取り除く。この状態を示す図が図１（ｂ）である。な
お、埋め込みコンタクト形成領域にイオン打ち込みする
工程と、埋め込みコンタクト形成領域のゲート酸化膜を
除去する工程は、どちらが先でもよい。ただし、埋め込
みコンタクト形成領域にイオン打ち込みする工程を先に
行った場合、イオン打ち込みの透過膜としてゲート酸化
膜を使用することができる。
【００１８】そして、前記半導体基板上に配線層あるい
はゲート電極として用いる４０００オングストロームか
ら６０００オングストロームの多結晶シリコン層を化学
的気相成長法により形成し、イオン注入法あるいは熱拡
散法で不純物を前記多結晶シリコン層に導入する。そし
て、フォトリソグラフィ及びドライエッチングによりゲ
ート電極４あるいは配線層６となる前記多結晶シリコン
膜をパターニングする。そして、８００℃〜１０００℃
の熱アニールにより、前記多結晶シリコン中から不純物
を前記ゲート膜の開口部からシリコン基板中に導入し、
埋め込みコンタクト７を形成する。この状態を示す図が
図１（ｃ）である。
はゲート電極として用いる４０００オングストロームか
ら６０００オングストロームの多結晶シリコン層を化学
的気相成長法により形成し、イオン注入法あるいは熱拡
散法で不純物を前記多結晶シリコン層に導入する。そし
て、フォトリソグラフィ及びドライエッチングによりゲ
ート電極４あるいは配線層６となる前記多結晶シリコン
膜をパターニングする。そして、８００℃〜１０００℃
の熱アニールにより、前記多結晶シリコン中から不純物
を前記ゲート膜の開口部からシリコン基板中に導入し、
埋め込みコンタクト７を形成する。この状態を示す図が
図１（ｃ）である。
【００１９】そして、前記素子分離シリコン酸化膜及び
ゲート電極をマスクとして、イオン注入法で不純物を導
入し、ＬＤＤ構造のＭＯＳトランジスタの低濃度ソー
ス、ドレインとなる不純物拡散層５を形成する。この状
態を示す図が図１（ｄ）である。
ゲート電極をマスクとして、イオン注入法で不純物を導
入し、ＬＤＤ構造のＭＯＳトランジスタの低濃度ソー
ス、ドレインとなる不純物拡散層５を形成する。この状
態を示す図が図１（ｄ）である。
【００２０】そして、シリコン基板全面に３０００オン
グストローム〜６０００オングストロームのシリコン酸
化膜を化学的気相成長法により形成し、ＣＨＦ3とＣ2Ｆ
4の混合ガスからなる異方性のドライエッチングにより
エッチングし、前記ゲート電極の側壁にのみサイドウォ
ールスペーサ９となるシリコン酸化膜を残す。この状態
を示す図が図１（ｅ）である。
グストローム〜６０００オングストロームのシリコン酸
化膜を化学的気相成長法により形成し、ＣＨＦ3とＣ2Ｆ
4の混合ガスからなる異方性のドライエッチングにより
エッチングし、前記ゲート電極の側壁にのみサイドウォ
ールスペーサ９となるシリコン酸化膜を残す。この状態
を示す図が図１（ｅ）である。
【００２１】そして、前記素子分離シリコン酸化膜及び
ゲート電極をマスクとして、イオン注入法で不純物を導
入し、ＬＤＤ構造のＭＯＳトランジスタの高濃度ソー
ス、ドレインとなる不純物拡散層６を形成する。例え
ば、４０ｋｅＶ〜６０ｋｅＶで１×１０-15ｃｍ-2〜６
×１０-15ｃｍ-2のヒ素をイオン注入する。この状態を
示す図が図１（ｆ）である。
ゲート電極をマスクとして、イオン注入法で不純物を導
入し、ＬＤＤ構造のＭＯＳトランジスタの高濃度ソー
ス、ドレインとなる不純物拡散層６を形成する。例え
ば、４０ｋｅＶ〜６０ｋｅＶで１×１０-15ｃｍ-2〜６
×１０-15ｃｍ-2のヒ素をイオン注入する。この状態を
示す図が図１（ｆ）である。
【００２２】その後は、通常のプロセスにより引出し電
極を形成し、埋め込みコンタクトを具備するＬＤＤ構造
のＭＯＳトランジスタを製造することができる。
極を形成し、埋め込みコンタクトを具備するＬＤＤ構造
のＭＯＳトランジスタを製造することができる。
【００２３】従来の技術においては、フォトリソグラフ
ィによるパターニングの合わせずれが生じた場合に、埋
め込みコンタクトとソース、ドレイン拡散層が接続され
ないという問題が発生していた。しかし、本発明による
と、埋め込みコンタクト形成のためのゲート酸化膜開孔
領域の外側、つまり、ゲート酸化膜の下にもイオン注入
が行われるため、前述のような問題が発生し難くなる。
例えば、燐を６０ｋｅＶでシリコン基板に垂直な面から
５０度の角度でイオン注入した場合、イオン注入直後で
横方向で埋め込みコンタクト形成のためのゲート酸化膜
開孔領域より０．１２ミクロン〜０．１６ミクロン広が
って不純物が打ち込まれている。さらに、埋め込みコン
タクト形成のための熱アニールによりその不純物が横方
向に広がることは言うまでもない。したがって、埋め込
みコンタクト形成領域と多結晶シリコン配線層との合わ
せに対する余裕が少なくとも０．１２ミクロン、さらに
確保されるわけである。
ィによるパターニングの合わせずれが生じた場合に、埋
め込みコンタクトとソース、ドレイン拡散層が接続され
ないという問題が発生していた。しかし、本発明による
と、埋め込みコンタクト形成のためのゲート酸化膜開孔
領域の外側、つまり、ゲート酸化膜の下にもイオン注入
が行われるため、前述のような問題が発生し難くなる。
例えば、燐を６０ｋｅＶでシリコン基板に垂直な面から
５０度の角度でイオン注入した場合、イオン注入直後で
横方向で埋め込みコンタクト形成のためのゲート酸化膜
開孔領域より０．１２ミクロン〜０．１６ミクロン広が
って不純物が打ち込まれている。さらに、埋め込みコン
タクト形成のための熱アニールによりその不純物が横方
向に広がることは言うまでもない。したがって、埋め込
みコンタクト形成領域と多結晶シリコン配線層との合わ
せに対する余裕が少なくとも０．１２ミクロン、さらに
確保されるわけである。
【００２４】さらに、従来の技術においては、多結晶シ
リコン配線層に導入する不純物は、埋め込みコンタクト
の形成を容易にするため、熱拡散しやすいもの、例え
ば、燐を使用していた。しかし、埋め込みコンタクト層
部において、多結晶シリコン配線層より拡散された不純
物層は、通常のソース、ドレイン領域の拡散層よりも深
く、さらに、横方向の広がりも大きいため、埋め込みコ
ンタクト形成領域の実効的な素子分離幅が、通常の素子
分離幅よりも縮小してしまい、寄生ＭＯＳトランジスタ
が形成されやすくなっている。ちなみに、多結晶シリコ
ン層に燐を使用し、埋め込みコンタクト形成のための熱
アニールを９００℃〜１０００℃で行った場合、燐はシ
リコン基板中に深さ方向でＯ．２ミクロン〜０．３５ミ
クロン程度、横方向で、０．１５ミクロン〜０．３ミク
ロン程度拡散してしまい、その分、実効的な素子分離幅
が狭くなり、フィールド反転しやすくなっていた。一
方、熱拡散しにくい不純物、例えば、ヒ素を多結晶シリ
コン層に導入した場合、寄生ＭＯＳトランジスタは形成
されにくくなるが、多結晶シリコン層から不純物が拡散
されにくくなり、埋め込みコンタクトが高抵抗になって
しまう。ちなみに、埋め込みコンタクト形成のための熱
アニールを約１０００℃で行った場合、ヒ素の縦方向の
拡散の深さは約０．１５ミクロン、横方向で約０．１２
ミクロンである。この場合、サイドウォールスペーサが
０．１２ミクロン以上の場合、埋め込みコンタクトとＭ
ＯＳトランジスタのソース、ドレイン拡散層の間に不純
物の少ない領域ができ、埋め込みコンタクトとＭＯＳト
ランジスタのソース、ドレイン拡散層間が高抵抗なもの
となってしまう。ところが、本発明によると、埋め込み
コンタクト形成領域にあらかじめ不純物、例えば、ヒ素
を導入しておくことができるため、熱拡散しにくい不純
物を多結晶シリコン配線層に導入することができる。し
かも、埋め込みコンタクト形成のための不純物拡散がそ
れほど必要でないため、熱アニールの温度の低温化が可
能となる。
リコン配線層に導入する不純物は、埋め込みコンタクト
の形成を容易にするため、熱拡散しやすいもの、例え
ば、燐を使用していた。しかし、埋め込みコンタクト層
部において、多結晶シリコン配線層より拡散された不純
物層は、通常のソース、ドレイン領域の拡散層よりも深
く、さらに、横方向の広がりも大きいため、埋め込みコ
ンタクト形成領域の実効的な素子分離幅が、通常の素子
分離幅よりも縮小してしまい、寄生ＭＯＳトランジスタ
が形成されやすくなっている。ちなみに、多結晶シリコ
ン層に燐を使用し、埋め込みコンタクト形成のための熱
アニールを９００℃〜１０００℃で行った場合、燐はシ
リコン基板中に深さ方向でＯ．２ミクロン〜０．３５ミ
クロン程度、横方向で、０．１５ミクロン〜０．３ミク
ロン程度拡散してしまい、その分、実効的な素子分離幅
が狭くなり、フィールド反転しやすくなっていた。一
方、熱拡散しにくい不純物、例えば、ヒ素を多結晶シリ
コン層に導入した場合、寄生ＭＯＳトランジスタは形成
されにくくなるが、多結晶シリコン層から不純物が拡散
されにくくなり、埋め込みコンタクトが高抵抗になって
しまう。ちなみに、埋め込みコンタクト形成のための熱
アニールを約１０００℃で行った場合、ヒ素の縦方向の
拡散の深さは約０．１５ミクロン、横方向で約０．１２
ミクロンである。この場合、サイドウォールスペーサが
０．１２ミクロン以上の場合、埋め込みコンタクトとＭ
ＯＳトランジスタのソース、ドレイン拡散層の間に不純
物の少ない領域ができ、埋め込みコンタクトとＭＯＳト
ランジスタのソース、ドレイン拡散層間が高抵抗なもの
となってしまう。ところが、本発明によると、埋め込み
コンタクト形成領域にあらかじめ不純物、例えば、ヒ素
を導入しておくことができるため、熱拡散しにくい不純
物を多結晶シリコン配線層に導入することができる。し
かも、埋め込みコンタクト形成のための不純物拡散がそ
れほど必要でないため、熱アニールの温度の低温化が可
能となる。
【００２５】なお、本発明による一実施例においては、
ゲート電極が多結晶シリコンより形成されていたが、ゲ
ート電極が多結晶シリコンとシリサイド層の積層構造で
もよい。
ゲート電極が多結晶シリコンより形成されていたが、ゲ
ート電極が多結晶シリコンとシリサイド層の積層構造で
もよい。
【００２６】
【発明の効果】以上に述べたように本発明によると、埋
め込みコンタクトを具備する半導体装置において、フォ
トリソグラフィによる合わせずれによる埋め込みコンタ
クトとソース、ドレイン領域の接続不良、あるいは、サ
イドウォールスペーサ下の低濃度ソース、ドレインの高
抵抗領域による埋め込みコンタクトとソース、ドレイン
接続の高抵抗化を防ぐことができ、埋め込みコンタクト
による多結晶シリコン配線層とソース、ドレイン不純物
拡散層との接続を確実なものにすることができる。
め込みコンタクトを具備する半導体装置において、フォ
トリソグラフィによる合わせずれによる埋め込みコンタ
クトとソース、ドレイン領域の接続不良、あるいは、サ
イドウォールスペーサ下の低濃度ソース、ドレインの高
抵抗領域による埋め込みコンタクトとソース、ドレイン
接続の高抵抗化を防ぐことができ、埋め込みコンタクト
による多結晶シリコン配線層とソース、ドレイン不純物
拡散層との接続を確実なものにすることができる。
【図１】本発明の半導体装置の製造方法を示す断面図。
【図２】従来の半導体装置の製造方法を示す断面図。
【図３】従来の半導体装置の問題点を示す断面図。
１ シリコン基板 ２ 素子分離シリコン酸化膜 ３ ゲート酸化膜 ４ 多結晶シリコンゲート電極 ５ 低濃度ソース、ドレイン不純物拡散層 ６ 高濃度ソース、ドレイン不純物拡散層 ７ 多結晶シリコン配線層 ８ 埋め込みコンタクト ９ サイドウォールスペーサ １０ 埋め込みコンタクト形成領域 １１ 不純物の存在しない領域 １２ 回転斜めイオン注入による不純物 １３ フォトレジスト
Claims (1)
- 【請求項１】 埋め込みコンタクトを具備するＬＤＤ構
造のＭＯＳトランジスタにおいて、シリコン基板上に選
択酸化により素子分離シリコン酸化膜を形成する工程
と、 前記シリコン基板上にゲート酸化膜を形成する工程と前
記シリコン基板の埋め込みコンタクトを形成する領域を
フォトリソグラフィによりパターニングし、回転斜めイ
オン打ち込みにより不純物を注入する工程と前記埋め込
みコンタクト形成領域のゲート酸化膜を除去する工程
と、 前記半導体基板上に配線層、あるいは、ゲート電極とし
て用いる多結晶シリコン層を形成する工程と、 前記配線層及びゲート電極として用いる多結晶シリコン
層をフォトリソグラフィ及びエッチングによりパターニ
ングする工程と前記多結晶シリコン層及び素子分離シリ
コン酸化膜をマスクとして、ＬＤＤ構造のＭＯＳトラン
ジスタの低濃度ソース、ドレイン不純物拡散層を形成す
る工程と、 前記多結晶シリコン層の側壁にサイドウォールスペーサ
を形成する工程と、 前記多結晶シリコン層及び素子分離シリコン酸化膜をマ
スクとして、ＬＤＤ構造のＭＯＳトランジスタの高濃度
ソース、ドレイン不純物拡散層を形成する工程を具備す
ることを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32337792A JPH06177149A (ja) | 1992-12-02 | 1992-12-02 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32337792A JPH06177149A (ja) | 1992-12-02 | 1992-12-02 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06177149A true JPH06177149A (ja) | 1994-06-24 |
Family
ID=18154079
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32337792A Pending JPH06177149A (ja) | 1992-12-02 | 1992-12-02 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06177149A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100546174B1 (ko) * | 1998-08-27 | 2006-04-14 | 주식회사 하이닉스반도체 | 반도체장치의 콘택 형성방법 |
-
1992
- 1992-12-02 JP JP32337792A patent/JPH06177149A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100546174B1 (ko) * | 1998-08-27 | 2006-04-14 | 주식회사 하이닉스반도체 | 반도체장치의 콘택 형성방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4642878A (en) | Method of making MOS device by sequentially depositing an oxidizable layer and a masking second layer over gated device regions | |
| US4744859A (en) | Process for fabricating lightly doped drain MOS devices | |
| JPH0426542B2 (ja) | ||
| JP3271453B2 (ja) | 半導体装置における素子分離領域の形成方法 | |
| US5342796A (en) | Method for controlling gate size for semiconduction process | |
| US5652152A (en) | Process having high tolerance to buried contact mask misalignment by using a PSG spacer | |
| JP3730947B2 (ja) | 半導体装置の製造方法 | |
| JP3373618B2 (ja) | 半導体装置の素子分離法 | |
| JP3746907B2 (ja) | 半導体装置の製造方法 | |
| JPS60145664A (ja) | 半導体装置の製造方法 | |
| KR0170436B1 (ko) | 모스트랜지스터 제조방법 | |
| JPH07245400A (ja) | 電界効果型トランジスタとその製造方法 | |
| JPH06177149A (ja) | 半導体装置の製造方法 | |
| JP3088547B2 (ja) | 半導体装置の製造方法 | |
| JP2931243B2 (ja) | 半導体素子の製造方法 | |
| JPH0831928A (ja) | 半導体装置の製造方法 | |
| JP3313300B2 (ja) | サイドウォールスペーサの形成方法及び半導体装置の製造方法 | |
| JPH0794721A (ja) | 半導体装置及びその製造方法 | |
| JP3311082B2 (ja) | 半導体装置の製造方法 | |
| JPH07283300A (ja) | 半導体装置及びその製造方法 | |
| JP2887902B2 (ja) | 半導体装置の製造方法 | |
| JP2630524B2 (ja) | 半導体装置の製造方法 | |
| JPH11354650A (ja) | 半導体装置およびその製造方法 | |
| KR940007663B1 (ko) | 모스 트랜지스터의 제조방법 | |
| JP3507750B2 (ja) | 半導体装置の製造方法 |