JPH0616629B2 - ル−プ式デ−タ伝送方式 - Google Patents
ル−プ式デ−タ伝送方式Info
- Publication number
- JPH0616629B2 JPH0616629B2 JP59059836A JP5983684A JPH0616629B2 JP H0616629 B2 JPH0616629 B2 JP H0616629B2 JP 59059836 A JP59059836 A JP 59059836A JP 5983684 A JP5983684 A JP 5983684A JP H0616629 B2 JPH0616629 B2 JP H0616629B2
- Authority
- JP
- Japan
- Prior art keywords
- loop
- data transmission
- flag
- data
- bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/42—Loop networks
- H04L12/437—Ring fault isolation or reconfiguration
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Small-Scale Networks (AREA)
Description
【発明の詳細な説明】 本発明は一本の伝送路で複数の端局を接続して構成する
ループ式データ伝送方式に関する。
ループ式データ伝送方式に関する。
従来、この種のデータ伝送方式は、ループ状伝送路の同
期を制御する１つのデータ伝送装置（以下、制御局とい
う）と、これに従属同期する複数のデータ伝送装置（以
下、従属局という）とから構成され、障害対策として障
害の生じたデータ伝送装置（以下、障害局という）の入
出力端を短絡して障害局を伝送路より切離し、他局への
影響を回避するようなバイパス制御方式を採用してい
る。またハードウェアの増設，変更時などにもバイパス
制御を行い，他局へ影響を及ぼさないようにしている。
期を制御する１つのデータ伝送装置（以下、制御局とい
う）と、これに従属同期する複数のデータ伝送装置（以
下、従属局という）とから構成され、障害対策として障
害の生じたデータ伝送装置（以下、障害局という）の入
出力端を短絡して障害局を伝送路より切離し、他局への
影響を回避するようなバイパス制御方式を採用してい
る。またハードウェアの増設，変更時などにもバイパス
制御を行い，他局へ影響を及ぼさないようにしている。
しかし，この方式に必須の制御局に障害が発生した場合
や、その局に増設，変更が生じた場合には、制御局を伝
送路より切離すと、方式全体が機能しなくなり、逆に切
離さないときには障害のあるままの運用になり、データ
の信頼度が低下する欠点がある。また増設，変更を行う
場合は方式全体の機能停止が必要となり適用範囲が限定
される。
や、その局に増設，変更が生じた場合には、制御局を伝
送路より切離すと、方式全体が機能しなくなり、逆に切
離さないときには障害のあるままの運用になり、データ
の信頼度が低下する欠点がある。また増設，変更を行う
場合は方式全体の機能停止が必要となり適用範囲が限定
される。
これらを防ぐ方法として、制御局自身を二重化する方式
が知られているが、これはハードウェアが増加するとと
もに供給電源も別系列にする必要がありコスト高とな
る。
が知られているが、これはハードウェアが増加するとと
もに供給電源も別系列にする必要がありコスト高とな
る。
本発明の目的は上述の欠点を除去し、制御局に障害が生
じた場合には制御局を伝送路より切離し、上記制御局の
機能を複数の局が代行して伝送路の同期制御を行うこと
により、たとえば制御局と複数の予備ループ同期局が障
害又は増設，変更などによりバイパス状態となつたとし
ても、ループの中の１台の予備ループ同期局が制御局の
代行をすることにより、データ伝送を継続することが可
能なループ式データ伝送方式を提供することにある。
じた場合には制御局を伝送路より切離し、上記制御局の
機能を複数の局が代行して伝送路の同期制御を行うこと
により、たとえば制御局と複数の予備ループ同期局が障
害又は増設，変更などによりバイパス状態となつたとし
ても、ループの中の１台の予備ループ同期局が制御局の
代行をすることにより、データ伝送を継続することが可
能なループ式データ伝送方式を提供することにある。
本発明は、複数のデータ伝送装置がループ状に接続さ
れ、前記データ伝送装置のそれぞれが異常時にその入出
力をバイパスするように構成してデータを伝送するルー
プ式データ伝送方式において、前記データ伝送装置のう
ちの第一のデータ伝送装置は自局がバイパスされていな
い限り、フレーム同期信号，データワード，チェックビ
ット，複数ビットからなるフラグビットを含むフレーム
データの前記フラグビットに所定の第一のフラグを設定
してループ同期制御を行ない、前記データ伝送装置のう
ちの第二のデータ伝送装置は、自局がバイパスされてい
ない限り、前記フレーム同期信号，チェックビットの一
方の異常を検出すると前記フラグビットに前記第一のフ
ラグとは異なる第二のフラグを設定して前記ループ同期
制御を代行し、前記フレーム同期信号，チェックビッ
ト，フラグビットがすべて正常であることを検出すると
前記同期制御の代行を中止し、前記フラグビットに前記
第二のフラグを設定して下位のデータ伝送装置へ伝送
し、前記データ伝送装置のうちの第三のデータ伝送装置
は、前記フラグビットを変更せずに前記フレームデータ
を下位のデータ伝送装置へ伝送するように構成したこと
を特徴とするものである。
れ、前記データ伝送装置のそれぞれが異常時にその入出
力をバイパスするように構成してデータを伝送するルー
プ式データ伝送方式において、前記データ伝送装置のう
ちの第一のデータ伝送装置は自局がバイパスされていな
い限り、フレーム同期信号，データワード，チェックビ
ット，複数ビットからなるフラグビットを含むフレーム
データの前記フラグビットに所定の第一のフラグを設定
してループ同期制御を行ない、前記データ伝送装置のう
ちの第二のデータ伝送装置は、自局がバイパスされてい
ない限り、前記フレーム同期信号，チェックビットの一
方の異常を検出すると前記フラグビットに前記第一のフ
ラグとは異なる第二のフラグを設定して前記ループ同期
制御を代行し、前記フレーム同期信号，チェックビッ
ト，フラグビットがすべて正常であることを検出すると
前記同期制御の代行を中止し、前記フラグビットに前記
第二のフラグを設定して下位のデータ伝送装置へ伝送
し、前記データ伝送装置のうちの第三のデータ伝送装置
は、前記フラグビットを変更せずに前記フレームデータ
を下位のデータ伝送装置へ伝送するように構成したこと
を特徴とするものである。
次に図面を参照して本発明を詳細に説明する。
第１図は本発明の一実施例を説明する構成図である。図
において、この方式は、ループ同期制御局１と、従属同
期局２と、ループ同期制御局１がバイパスされたときに
ループ伝送路の同期制御を行なう予備ループ同期制御局
３と、ループ同期制御局１と予備ループ同期制御局３と
が同時にバイパスされたときに同期制御を代行する予備
ループ同期制御局４と、制御局１〜４のそれぞれに接続
されている端末装置５〜８と、制御局１〜４のそれぞれ
を切り離すためのバイパス回路９〜１２とから構成され
ている。
において、この方式は、ループ同期制御局１と、従属同
期局２と、ループ同期制御局１がバイパスされたときに
ループ伝送路の同期制御を行なう予備ループ同期制御局
３と、ループ同期制御局１と予備ループ同期制御局３と
が同時にバイパスされたときに同期制御を代行する予備
ループ同期制御局４と、制御局１〜４のそれぞれに接続
されている端末装置５〜８と、制御局１〜４のそれぞれ
を切り離すためのバイパス回路９〜１２とから構成され
ている。
第２図は第１図において伝送されているフレームデータ
のフォーマットを例示する。このフレームデータは、フ
レーム同期信号Ｆ ＳＹＮＣと、データワードＤＡＴＡ
と、チェックビットのＣＨＫと、監視情報ワードＡＬＭ
とから構成される。フラグビットＭは監視情報ワードＡ
ＬＭのｎヒットを使用して伝送され、ループ同期制御局
１ではすべて「０」の状態で送出され、予備ループ同期
制御局３または予備ループ同期制御局４では、受信した
フラグビットＭの値とフレーム同期信号の有無を監視
し、さらにフラグビットＭをある値に設定してループ伝
送路に送出する。なお、従属同期局２では、フラグビッ
トＭの値のチェックやフレーム同期信号の有無の監視は
行なわず、したがってフラグビットＭの設定も行なわ
ず、そのままの形でループ伝送路へ送出する。
のフォーマットを例示する。このフレームデータは、フ
レーム同期信号Ｆ ＳＹＮＣと、データワードＤＡＴＡ
と、チェックビットのＣＨＫと、監視情報ワードＡＬＭ
とから構成される。フラグビットＭは監視情報ワードＡ
ＬＭのｎヒットを使用して伝送され、ループ同期制御局
１ではすべて「０」の状態で送出され、予備ループ同期
制御局３または予備ループ同期制御局４では、受信した
フラグビットＭの値とフレーム同期信号の有無を監視
し、さらにフラグビットＭをある値に設定してループ伝
送路に送出する。なお、従属同期局２では、フラグビッ
トＭの値のチェックやフレーム同期信号の有無の監視は
行なわず、したがってフラグビットＭの設定も行なわ
ず、そのままの形でループ伝送路へ送出する。
第３図はループ同期制御局１を示すブロック図である。
入力信号線としてのループ伝送路１３は受信制御回路１
４と接続され、受信制御回路１４で端末受信インタフェ
ース回路１７へ信号の分配を行なう。またこの入力信号
線は受信タイミング制御回路１６に接続され、そこで受
信タイミング信号が再生される。受信タイミング制御回
路１６の出力は受信制御回路１４とループ同期制御回路
１５とに接続されている。受信制御回路１４の出力はル
ープ同期制御回路１５に接続され、ループ同期制御回路
１５で受信タイミング信号と送信タイミング制御回路１
８から供給される送信タイミング信号を使用して遅延補
正や送信フレームデータの発生、およびデータの乗せ換
えを行なう。したがって送信タイミング制御回路１８の
出力はループ同期制御回路１５と送信制御回路２０へ接
続される。ループ同期制御回路１５の出力はフラグ設定
回路１９の出力とともに送信制御回路２０に接続され
る。送信制御回路２０は端末送信インタフェース回路２
１と接続され、端末装置のデータをフレームデータの中
に挿入し、出力信号線としてのループ伝送路１３へ送出
される。
入力信号線としてのループ伝送路１３は受信制御回路１
４と接続され、受信制御回路１４で端末受信インタフェ
ース回路１７へ信号の分配を行なう。またこの入力信号
線は受信タイミング制御回路１６に接続され、そこで受
信タイミング信号が再生される。受信タイミング制御回
路１６の出力は受信制御回路１４とループ同期制御回路
１５とに接続されている。受信制御回路１４の出力はル
ープ同期制御回路１５に接続され、ループ同期制御回路
１５で受信タイミング信号と送信タイミング制御回路１
８から供給される送信タイミング信号を使用して遅延補
正や送信フレームデータの発生、およびデータの乗せ換
えを行なう。したがって送信タイミング制御回路１８の
出力はループ同期制御回路１５と送信制御回路２０へ接
続される。ループ同期制御回路１５の出力はフラグ設定
回路１９の出力とともに送信制御回路２０に接続され
る。送信制御回路２０は端末送信インタフェース回路２
１と接続され、端末装置のデータをフレームデータの中
に挿入し、出力信号線としてのループ伝送路１３へ送出
される。
第４図は第１図中の予備ループ同期制御局３を示すブロ
ック図である。この予備ループ同期制御局３では、第３
図のループ同期制御局１の構成のほかに、第２図に示し
たフラグビットＭの値を監視するＭフラグ検出回路２２
と、フレーム同期検出を行なうフレーム同期検出回路２
３と、エラービット検出回路２４とが受信制御回路１４
と接続され、さらに、フレーム同期検出回路２３の出力
とエラービット検出回路２４の出力はＯＲ条件を取るＯ
Ｒ回路２５を経て切替制御回路２６と接続される。また
この切替制御回路２６はＭフラグ検出回路２２と送信タ
イミング制御回路１８の出力とが各々接続されて切替制
御を行ない、その出力は切替器２７へと接続される。切
替器２７はループ同期制御回路１５と送信制御回路２０
との間に挿入され、ループ同期制御回路１５からの出力
と受信制御回路１４からの出力との切替を行ない、その
出力を送信制御回路２０へ出力する。予備ループ同期制
御局４も予備ループ同期制御局３とほぼ同様に構成され
る。
ック図である。この予備ループ同期制御局３では、第３
図のループ同期制御局１の構成のほかに、第２図に示し
たフラグビットＭの値を監視するＭフラグ検出回路２２
と、フレーム同期検出を行なうフレーム同期検出回路２
３と、エラービット検出回路２４とが受信制御回路１４
と接続され、さらに、フレーム同期検出回路２３の出力
とエラービット検出回路２４の出力はＯＲ条件を取るＯ
Ｒ回路２５を経て切替制御回路２６と接続される。また
この切替制御回路２６はＭフラグ検出回路２２と送信タ
イミング制御回路１８の出力とが各々接続されて切替制
御を行ない、その出力は切替器２７へと接続される。切
替器２７はループ同期制御回路１５と送信制御回路２０
との間に挿入され、ループ同期制御回路１５からの出力
と受信制御回路１４からの出力との切替を行ない、その
出力を送信制御回路２０へ出力する。予備ループ同期制
御局４も予備ループ同期制御局３とほぼ同様に構成され
る。
次にこのループ式データ伝送方式の動作例について説明
する。ただし、説明の簡単化のために、フラグビットの
ビット数ｎを２とする。まずループ同期制御局１のフラ
グ設定回路１９によりフラグビット「００」の状態に設
定し、従属同期局２へ送出される。この局は従属局なの
でフラグ設定は行なわず、単に中継のみを行ない、予備
ループ同期制御局３へ送信する。したがって従属同期局
２は、第３図のループ同期制御局１の構成から、ループ
同期制御回路１５とフラグ設定回路１９とを削除し、受
信制御回路１４の出力を直接送信制御回路２０に接続し
て構成される。
する。ただし、説明の簡単化のために、フラグビットの
ビット数ｎを２とする。まずループ同期制御局１のフラ
グ設定回路１９によりフラグビット「００」の状態に設
定し、従属同期局２へ送出される。この局は従属局なの
でフラグ設定は行なわず、単に中継のみを行ない、予備
ループ同期制御局３へ送信する。したがって従属同期局
２は、第３図のループ同期制御局１の構成から、ループ
同期制御回路１５とフラグ設定回路１９とを削除し、受
信制御回路１４の出力を直接送信制御回路２０に接続し
て構成される。
ループ同期制御局１がバイパスされるとフレームデータ
の送出が不可能になり、フレーム同期信号の作成ができ
なくなる。また、たとえば疑似的なフレーム同期信号が
送出されたとしてもデータエラーが発生している。この
ような障害を取り除くため予備ループ同期制御局３で
は、フレーム同期検出回路２３によるフレーム同期信号
の検出や、エラービット検出回路２４によるデータエラ
ーの有無を判定を行ない、所定のフレーム同期信号が検
出できなくなった場合や、データエラーが発生した場合
は、ループ同期制御局１がバイパスされたものと判断
し、Ｍフラグ検出回路２２の状態を無視して第４図の切
替器２７を受信制御回路１４側からループ同期制御回路
１５側へ切替え、ループ同期制御局として動作し、フラ
グ設定回路１９でＭフラグを「０１」にしてフレームデ
ータを作成し、下位局へ送出する。このようにしてルー
プ同期の確立を行ない、システムダウンを防止する。
の送出が不可能になり、フレーム同期信号の作成ができ
なくなる。また、たとえば疑似的なフレーム同期信号が
送出されたとしてもデータエラーが発生している。この
ような障害を取り除くため予備ループ同期制御局３で
は、フレーム同期検出回路２３によるフレーム同期信号
の検出や、エラービット検出回路２４によるデータエラ
ーの有無を判定を行ない、所定のフレーム同期信号が検
出できなくなった場合や、データエラーが発生した場合
は、ループ同期制御局１がバイパスされたものと判断
し、Ｍフラグ検出回路２２の状態を無視して第４図の切
替器２７を受信制御回路１４側からループ同期制御回路
１５側へ切替え、ループ同期制御局として動作し、フラ
グ設定回路１９でＭフラグを「０１」にしてフレームデ
ータを作成し、下位局へ送出する。このようにしてルー
プ同期の確立を行ない、システムダウンを防止する。
次にループ同期制御局１のバイパスが復旧した場合の動
作について説明する。予備ループ同期制御局３ではルー
プ同期制御局１が復旧したためフレーム同期検出回路２
３においてフレーム同期信号が検出され、ビットエラー
検出回路２４の出力もビットエラーがなくなったことを
示す信号となる。したがってＭフラグ検出回路２２にお
いてＭフラグの検出が可能になる。そうすると、切替制
御回路２６にてフレーム同期が正常で、かつビットエラ
ーがない状態でＭフラグ「００」が検出された場合、ル
ープ同期制御局１が復旧したものと判断することが可能
となり、第４図の切替器２７がループ同期制御回路１５
側から受信制御回路１４側へ切替えられ、もとの予備ル
ープ同期制御局３として動作する。そしてフラグ設定回
路１９でＭフラグを「０１」にてセットして下位局へ送
出する。予備ループ同期制御局４の動作も予備ループ同
期制御局３の動作とほぼ同様である。すなわち、フレー
ム同期外れやビットエラーの検出によって自らがループ
同期制御局となり、この場合は、フラグビット「１１」
を付加して下位局へ転送する。またフレーム同期が正常
でかつビットエラーがなく、Ｍフラグ「００」または
「０１」を受信した場合に予備ループ同期制御局に戻
る。
作について説明する。予備ループ同期制御局３ではルー
プ同期制御局１が復旧したためフレーム同期検出回路２
３においてフレーム同期信号が検出され、ビットエラー
検出回路２４の出力もビットエラーがなくなったことを
示す信号となる。したがってＭフラグ検出回路２２にお
いてＭフラグの検出が可能になる。そうすると、切替制
御回路２６にてフレーム同期が正常で、かつビットエラ
ーがない状態でＭフラグ「００」が検出された場合、ル
ープ同期制御局１が復旧したものと判断することが可能
となり、第４図の切替器２７がループ同期制御回路１５
側から受信制御回路１４側へ切替えられ、もとの予備ル
ープ同期制御局３として動作する。そしてフラグ設定回
路１９でＭフラグを「０１」にてセットして下位局へ送
出する。予備ループ同期制御局４の動作も予備ループ同
期制御局３の動作とほぼ同様である。すなわち、フレー
ム同期外れやビットエラーの検出によって自らがループ
同期制御局となり、この場合は、フラグビット「１１」
を付加して下位局へ転送する。またフレーム同期が正常
でかつビットエラーがなく、Ｍフラグ「００」または
「０１」を受信した場合に予備ループ同期制御局に戻
る。
以上説明した実施例では、ループ同期制御局が１台、予
備ループ同期制御局が２台としたが、Ｍフラグのビット
数を増やすことにより、さらに多数の予備ループ同期制
御局をシステムの中に設置することが可能である。
備ループ同期制御局が２台としたが、Ｍフラグのビット
数を増やすことにより、さらに多数の予備ループ同期制
御局をシステムの中に設置することが可能である。
以上述べたように、本発明は所定の値のフラグビットを
送出し、ループ同期制御局の機能を代行する複数の予備
ループ同期制御局において、フレーム同期信号やチェッ
クビットおよび受信フラグビットの監視を行い、フレー
ム同期の不良やビットエラーの発生により、複数の予備
ループ同期制御局のうちの一つを同期局に切替え、又、
フレーム同期が正常でかつ、ビットエラーがない時に所
定のフラグ信号の受信をもってもとの予備側へ戻すこと
によりループ同期機能を代行し、ループ同期制御局の障
害時やシステムの増設，変更時にもシステム停止に至る
ことなく運用することが可能であり、さらにはループ同
期制御局自体を二重化したり、それに供給する電源設備
を二重化する必要もなく、システムも信頼度向上が可能
である。
送出し、ループ同期制御局の機能を代行する複数の予備
ループ同期制御局において、フレーム同期信号やチェッ
クビットおよび受信フラグビットの監視を行い、フレー
ム同期の不良やビットエラーの発生により、複数の予備
ループ同期制御局のうちの一つを同期局に切替え、又、
フレーム同期が正常でかつ、ビットエラーがない時に所
定のフラグ信号の受信をもってもとの予備側へ戻すこと
によりループ同期機能を代行し、ループ同期制御局の障
害時やシステムの増設，変更時にもシステム停止に至る
ことなく運用することが可能であり、さらにはループ同
期制御局自体を二重化したり、それに供給する電源設備
を二重化する必要もなく、システムも信頼度向上が可能
である。
第１図は本発明の一実施例を説明するための構成図、第
２図は第１図におけるフレームデータのフォーマットを
示す構成図、第３図は第１図中のループ同期制御局を示
すブロック図、第４図は第１図中の予備ループ同期制御
局を示すブロック図である。 １……ループ同期制御局、２……従属同期局、３，４…
…予備ループ同期制御局、５〜８……端末装置、９〜１
２……バイパス回路、１３……ループ伝送路、１４……
受信制御回路、１５……ループ同期制御回路、１６……
受信タイミング制御回路、１７……端末受信インタフェ
ース回路、１８……送信タイミング制御回路、１９……
フラグ設定回路、２０……送信制御回路、２１……端末
送信インタフェース回路、２２……Ｍフラグ検出回路、
２３……フレーム同期検出回路、２４……エラービット
検出回路、２５……ＯＲ回路、２６……切替制御回路、
２７……切替器。
２図は第１図におけるフレームデータのフォーマットを
示す構成図、第３図は第１図中のループ同期制御局を示
すブロック図、第４図は第１図中の予備ループ同期制御
局を示すブロック図である。 １……ループ同期制御局、２……従属同期局、３，４…
…予備ループ同期制御局、５〜８……端末装置、９〜１
２……バイパス回路、１３……ループ伝送路、１４……
受信制御回路、１５……ループ同期制御回路、１６……
受信タイミング制御回路、１７……端末受信インタフェ
ース回路、１８……送信タイミング制御回路、１９……
フラグ設定回路、２０……送信制御回路、２１……端末
送信インタフェース回路、２２……Ｍフラグ検出回路、
２３……フレーム同期検出回路、２４……エラービット
検出回路、２５……ＯＲ回路、２６……切替制御回路、
２７……切替器。
Claims (1)
- 【請求項１】複数のデータ伝送装置がループ状に接続さ
れ、前記データ伝送装置のそれぞれが異常時にその入出
力をバイパスするように構成してデータを伝送するルー
プ式データ伝送方式において、前記データ伝送装置のう
ちの第一のデータ伝送装置は自局がバイパスされていな
い限り、フレーム同期信号，データワード，チェックビ
ット，複数ビットからなるフラグビットを含むフレーム
データの前記フラグビットに所定の第一のフラグを設定
してループ同期制御を行ない、前記データ伝送装置のう
ちの第二のデータ伝送装置は、自局がバイパスされてい
ない限り、前記フレーム同期信号，チェックビットの一
方の異常を検出すると前記フラグビットに前記第一のフ
ラグとは異なる第二のフラグを設定して前記ループ同期
制御を代行し、前記フレーム同期信号，チェックビッ
ト，フラグビットがすべての正常であることを検出する
と前記同期制御の代行を中止し、前記フラグビットに前
記第二のフラグを設定して下位のデータ伝送装置へ伝送
し、前記データ伝送装置のうちの第三のデータ伝送装置
は、前記フラグビットを変更せずに前記フレームデータ
を下位のデータ伝送装置へ伝送するように構成したこと
を特徴とするループ式データ伝送方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59059836A JPH0616629B2 (ja) | 1984-03-28 | 1984-03-28 | ル−プ式デ−タ伝送方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59059836A JPH0616629B2 (ja) | 1984-03-28 | 1984-03-28 | ル−プ式デ−タ伝送方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60204146A JPS60204146A (ja) | 1985-10-15 |
| JPH0616629B2 true JPH0616629B2 (ja) | 1994-03-02 |
Family
ID=13124704
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59059836A Expired - Lifetime JPH0616629B2 (ja) | 1984-03-28 | 1984-03-28 | ル−プ式デ−タ伝送方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0616629B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5690374B2 (ja) * | 2013-05-08 | 2015-03-25 | 平河ヒューテック株式会社 | クロック同期装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5780847A (en) * | 1980-11-06 | 1982-05-20 | Nec Corp | Loop data transmission system |
| JPS5839479B2 (ja) * | 1980-11-07 | 1983-08-30 | 農林水産省林業試験場長 | 天然繊維素体系複合流体燃料及びその製法 |
| JPS6016019Y2 (ja) * | 1981-07-20 | 1985-05-20 | 内橋金属工業株式会社 | 温度ヒユ−ズ付抵抗器 |
| JPS5961249A (ja) * | 1982-09-30 | 1984-04-07 | Nec Corp | ル−プ式デ−タ伝送方式 |
-
1984
- 1984-03-28 JP JP59059836A patent/JPH0616629B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60204146A (ja) | 1985-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0616629B2 (ja) | ル−プ式デ−タ伝送方式 | |
| KR970004795B1 (ko) | 장해로 인한 출력신호의 손실 또는 손상으로부터 시스템을 보호하는 장치 및 방법 | |
| JPS647709B2 (ja) | ||
| JPH09214537A (ja) | 伝送制御におけるループバック方法およびループバック装置 | |
| JPH0158904B2 (ja) | ||
| JPH08163162A (ja) | ループ式データ伝送装置 | |
| JPH0376616B2 (ja) | ||
| JP2664925B2 (ja) | 回線切替方式 | |
| JP2802772B2 (ja) | ループバック方式 | |
| JPH0145782B2 (ja) | ||
| Chen | Ring network reliability and a faulttolerant Cambridge ring architecture | |
| JPS59224938A (ja) | ネツトワ−クシステム | |
| JPS5955654A (ja) | ル−プ式デ−タ伝送システムにおけるル−プ同期局バツクアツプ方式 | |
| JPH01101754A (ja) | 伝送方式 | |
| JPS6148249A (ja) | 回線切替装置 | |
| JPS62183237A (ja) | デイジタル伝送路ネツトワ−ク | |
| JPH069355B2 (ja) | ループ形ネットワーク | |
| JPH043636A (ja) | ループバック方法 | |
| JPS6360940B2 (ja) | ||
| JPH03125529A (ja) | 回線切替制御方式 | |
| JPS59122029A (ja) | 障害監視方式 | |
| JPH0795704B2 (ja) | 伝送路切替方式 | |
| JPH03222525A (ja) | 二重化自動切替制御方式 | |
| JPS5961247A (ja) | ル−プ式デ−タ伝送システム | |
| JPS59156032A (ja) | 回線切替方式 |