JPH0376616B2 - - Google Patents

Info

Publication number
JPH0376616B2
JPH0376616B2 JP59043095A JP4309584A JPH0376616B2 JP H0376616 B2 JPH0376616 B2 JP H0376616B2 JP 59043095 A JP59043095 A JP 59043095A JP 4309584 A JP4309584 A JP 4309584A JP H0376616 B2 JPH0376616 B2 JP H0376616B2
Authority
JP
Japan
Prior art keywords
transmission path
signal
node
loop
monitoring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59043095A
Other languages
English (en)
Other versions
JPS60187160A (ja
Inventor
Hidekazu Tsutsui
Takashi Tazaki
Susumu Tominaga
Ichiro Iida
Akira Takeyama
Satoshi Nojima
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP59043095A priority Critical patent/JPS60187160A/ja
Publication of JPS60187160A publication Critical patent/JPS60187160A/ja
Publication of JPH0376616B2 publication Critical patent/JPH0376616B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/28Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/42Loop networks
    • H04L12/437Ring fault isolation or reconfiguration

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Small-Scale Networks (AREA)

Description

【発明の詳細な説明】 (1) 発明の技術分野 本発明はループ伝送系に係り、特にパリテイエ
ラーにより障害を検出し、障害箇所を回避するル
ープ伝送路障害通知方式に関する。
(2) 技術の背景 一般にループ伝送系は、互いに逆方向に周回す
る二つのループ状伝送路(0系及び1系)により
二重化されたループ伝送路が、複数の従属ノード
とそれらのノードを監視制御する少なくとも一台
の監視ノードとを連結して構成され、該監視ノー
ドは、各従属ノードを制御し各ノードに接続され
たデータ端末やコンピユータなどの装置間のデー
タ転送を統制している。
このようなループ伝送系では、通常は二重ルー
プ伝送路の一方(0系又は1系)を使用して、使
用中の系に障害を検出した場合は他方の系に切替
え、両方に障害を検出した場合は0系及び1系の
正常な部分を使い、監視ノードから見て両側の障
害箇所より手前の従属ノードで信号を折返させる
ループバツクを行い、障害箇所を回避するように
している。このためには障害箇所を確実に検出
し、正常な伝送路で折返してループバツク系円構
成する必要がある。従つて、障害箇所を確実に検
出できるループ伝送路障害通知方式が望まれてい
る。
(3) 従来技術と問題点 以下、従来のループ伝送路障害通知方式につい
て述べる。
第1図は一般的なループ伝送系の構成図であ
り、同図において1は監視ノードSV、2−1〜
2−7は従属ノード(MX)、3は0系、4は1
系の伝送路、5はデータ端末DT、6はコンピユ
ータCPTをそれぞれ示す。このループ伝送路上
の信号はフレームを単独としていて、フレーム内
にはフレームの先頭を示すフレーム同期信号、各
従属ノードに対応したデータを挿入するためのタ
イムスロツト、パリテイエラーを検出するための
パリテイビツトがある。
第2図はループ伝送系におけるフレームの構成
図であり、同図において、7はフレーム、8はフ
レーム同期信号(SYNC)、9−1〜9−7はタ
イムスロツト(TS−1〜TS−7、10はパリテ
イビツト(P)をそれぞれ示す。
従来、上述したループ伝送路の障害は、各ノー
ドで入力信号からのクロツク及びフレーム同期の
抽出状態を監視し、抽出状態に異常があるかどう
かで検出している。そして、例えば0系を使用中
に第1図のAにおいて障害が発生した場合、その
下流の従属ノード2−5〜2−7はクロツク及び
フレーム同期の抽出状態に異常も検出して1系に
切替える。更に監視ノード1でもクロツク及びフ
レーム同期の抽出状態に異常を検出し、0系の伝
送路を通じて全従属ノードに対し1系に切替える
ように指令を出す。そして0系の信号を受信でき
る従属ノード2−1〜2−4は該指令を受けて1
系に切替える。以後監視ノード1は1系を用いて
制御を行う。更にBにおいても障害が発生した場
合は、監視ノード1は障害箇所を調べ、従属ノー
ド2−2に対して0系の入力信号を1系へ折返し
て出力するよう指令し、監視ノード2−5に対し
て1系の入力信号を0系へ折返して出力するよう
指令し、第1図のようなループバツク系を構成す
る。監視ノードは以後ループバツク系内の従属ノ
ード2−1,2−2,2−5,2−6及び2−7
に対してのみ制御を行い障害箇所を回避する。
このように、従来はクロツク及びフレーム同期
の抽出状態のみによつて障害を検出していたが、
伝送路やノードの品質が除々に劣化していつた場
合、クロツク及びフレーム同期の抽出状態が正常
でもパリテイエラーなどのビツト誤りの発生率が
高くなり、それが間欠的、断続的な障害となつて
現れる。このため、パリテイエラーが、ある従属
ノードで検出されても監視ノードでそれを認知で
きなかつたり、仮に監視ノードが伝送路の異常を
検出しても、パリテイエラー発生箇所を探索する
と、既にパリテイエラーが復旧しているという現
象が起こり、パリテイエラーを発生している部分
を回避し難いという問題があつた。
(4) 発明の目的 本発明の目的は、上記従来の欠点を除去し、あ
るノードの伝送路入力点でパリテイエラーなどの
ビツト誤りを検出した場合、それを監視ノードに
認知させると共にその状態を保持するようなルー
プ伝送路障害通知方式を提供することにある。
(5) 発明の構成 上記目的は、本発明によれば、ループ状伝送路
が複数の従属ノードと、それらを監視制御する少
なくとも1台の監視ノードとを連結して通信網を
構成し、各ノードに接続された複数の端末が該ノ
ードを介して通信を行うループ伝送系において、
各ノードに、入力信号のビツト誤り率を監視する
手段と、前記ビツト誤り率が所定値を超えた場合
に伝送路を信号断にする手段と、伝送路の信号断
を検出する手段とを設けることを特徴とするルー
プ伝送路障害通知方式を提供することにより達成
される。
(6) 発明の実施例 以下、本発明の実施例について述べる。
本発明の実施例では、各ノードにおいてクロツ
ク及びフレーム同期の抽出状態のみでなく、パリ
テイエラーの発生頻度をも監視し、パリテイエラ
ー発生頻度が高くなると、その系を断つことによ
つて障害を持続させ、監視ノードが確実に認知で
きるようにしている。
第3図は本発明第1の実施例による従属ノード
の構成図であり、同図において、3は0系、4は
1系の伝送路、5はデータ端末(DT)、11は
制御部(CU)、12は系操作スイツチ(SSW)、
13,14及び15はクロツク・フレーム同期抽
出回路(CSR−0,CSR−1及びCSR−2)、1
6及び17はパリテイ発生回路(PG−0及びPG
−1)、18はデータ端末インターフエース
(DTIN)、19及び20は断続スイツチ(SW−
0及びSW−1)、21及び22はパリテイエラ
ー監視回路(PC−0及びPC−1)をそれぞれ示
す。
第3図に示す本発明第1の実施例の従属ノード
において、制御部11は系操作スイツチ12を制
御信号cntにより制御し伝送路の切替えやデータ
端末インターフエース18を介したデータ端末5
の接続制御を行なう。クロツク・フレーム同期抽
出回路15は現在受信している系(0系又は1
系)の入力信号からクロツク及びフレーム同期信
号CKを抽出して出力し、その抽出状態に異常が
ある場合制御部11にアラームalを送出する。パ
リテイ発生回路16及び17は、該従属ノードが
対応するタイムスロツトにデータを書き込むとフ
レームのパリテイが変わるので各伝送路への送信
信号のパリテイビツトを書き換える。クロツク・
フレーム同期抽出回路13及び14は、それぞれ
0系及び1系の入力信号からクロツク及フレーム
同期を抽出し、受信フレームをパリテイエラー監
視回路21及び22へ出力する。該パリテイエラ
ー監視回路21及び22は該フレームのパリテイ
エラーを監視し、例えば0系のパリテイエラー発
生頻度が第1の所定値を超えた場合、それまで閉
じていた断続スイツチ19を開かせて0系の入力
信号を断ち、パリテイエラー発生頻度が第2の所
定値T2(T1>T2)より小さくなるまで断ち続け
る。すると、クロツク・フレーム同期抽出回路1
5では0系のクロツク及びフレーム同期信号を抽
出できなくなり、制御部11へアラームalを送出
する。制御部11は該アラームalを受け系操作ス
イツチを制御して系を0系から1系へ切替えて待
期する。更に該ノードより下流の従属ノード及び
監視ノードにおいても、0系の信号が断たれたこ
とによりクロツク及びフレーム同期信号を抽出で
きないため、0系の異常を検出し、これらの従属
ノードは0系から1系へ切替える。そして0系の
異常を検出した監視ノードは、まず0系及び1系
の伝送路を通じ、全従属ノードに対しパリテイエ
ラーの監視を停止すべき指令を両系を通じて送信
する。次に監視ノードは従来と同様に系の切替
え、又はループバツク運用の操作をする。この操
作の途中では従属ノードや監視ノードが各自の系
操作スイツチを様々に操作するために、伝送路上
にパリテイエラーが多く発生するが、すでに各従
属ノードはパリテイエラー監視回路を停止してい
るので、各従属ノードの断続スイツチは固定され
たままである。即ち、最初にパリテイエラーを検
出した従属ノードでは断続スイツチ19を開いた
まま断続スイツチ20を閉じたままであり、その
他の従属ノードでは断続スイツチ19及び20を
閉じたままである。このためパリテイエラーの要
因を全く除去して、従来通りのクロツク・フレー
ム同期信号のみによつて、安定かつ確実な系操作
ができる。
系操作が完了すると、監視ノードは全ノードに
対して、パリテイエラー監視回路の動作を再開す
べき指令を送信する。以後、初めにパリテイエラ
ーを検出した従属ノードでは、パリテイエラー発
生頻度が第2の所定値T2よりも小さくなるのを
待つて断続スイツチ19を閉じる。第2の所定値
T2を十分小さく設定することによつて、パリテ
イエラーの要因が確実に除去されたことが判り、
安定したループ制御が行なえる。
次に本発明の第2の実施例について述べる。
本発明第1の実施例ではクロツク・フレーム同
期抽出回路が断続スイツチの前後に設けてあり、
同じ回路が2箇所で使われているため、あまり経
済的でなく第2の実施例ではこれらを1つのクロ
ツク・フレーム同期抽出回路で兼用する。
第4図は本発明第2の実施例による従属ノード
の構成図であり、同図において、3は0系、4は
1系の伝送路、5はデータ端末(DT)、11は
制御部(CU)、12は系操作スイツチ(SSW)、
13及び14はクロツク・フレーム同期抽出回路
(CSR−0及びCSR−1)、16及び17はパリ
テイ発生制御(PG−0及びPG−1)、18はデ
ータ端末インターフエース(DTIN)、19及び
20は断続スイツチ(SW−0及びSW−1)、2
1及び22はパリテイエラー監視回路(PC−0
及びPC−1)、23及び24は切替スイツチ
(SW−2及びSW−3)、25及び20は凝似ア
ラーム発生回路(ALM.0及びALM−1)をそ
れぞれ示す。
第4図に示す本発明第2の実施例において、ク
ロツク・フレーム同期抽出回路13及び14はそ
れぞれ0系及び1系の入力信号からクロツク及び
フレーム同期CKを抽出して制御部11へ送出す
ると共に受信フレームflをそれぞれバリテイエラ
ー監視回路23及び24へ出力し、抽出異常が生
じた場合はそれぞれ切替スイツチ23及び24へ
出力する。制御部11は使用している系のクロツ
ク及びフレーム同期CKを選んで各回路へ出力す
る。パリテイエラー監視回路21及び22は受信
フレームのパリテイエラーを監視し、例えば0系
のパリテイエラー発生頻度が第1の所定値を超え
た場合は切替スイツチ23をαからβへ切替えア
ラーム発生回路25からの凝似アラームalが制御
部11へ送出するようにすると共に断続スイツチ
19を開く。制御部11は切替スイツチ23から
のアラームalを受けると、系操作スイツチを制御
し、1系へ切替える。他の動作は第1の実施例と
同様である。
以下、第1の実施例と同様にして、監視ノード
1は障害箇所を回避して制御を行う。
次に本発明第3の実施例について述べる。
本発明第1の実施例ではパリテイエラー発生頻
度が高くなると入力を断つたが、本発明第3の実
施例では出力を断つて障害を持続させる。
第5図は本発明第3の実施例による従属ノード
の構成図であり、同図において、3は0系、4は
1系の伝送路、5はデータ端末(DT)、11は
制御部(CU)、12は系操作スイツチ(SSW)、
13,14及び15はクロツク・フレーム同期抽
出回路(CSR−0,CSR−1及びCSR−2)、1
6及び17はパリテイ発生回路(PG−0及びPG
−1)、18はデータ端末インターフエース
(DTIN)、19及び20は断続スイツチ(SW−
0及びSW−1)、21及び22はパリテイエラ
ー監視回路(PC−0及びPC−1)をそれぞれ示
す。
第5図に示す本発明第3の実施例において、断
続スイツチ19及び20はそれぞれ0系及び1系
の出力点が設けられている。パリテイエラー監視
回路21及び22は、入力点のパリテイエラー発
生頻度を監視し、例えば0系のパリテイエラー発
生頻度が第1の所定値を超えた場合、制御部11
へアラームを送出する。制御部11は該アラーム
を受けると、0系の入力線に接続されている出力
線(通常は0系)の断絶スイツチを開かせると共
に、1系に切替えて待期する。他の動作は第1の
実施例と同様であり、同様の効果を得る。
上述のように本発明の実施例では、断続的な障
害であるパリテイエラーを、障害検出ノードの入
力又は出力を断とすることにより定常的な障害に
して、他のノードに認知され易くしている。
(7) 発明の効果 以上のように、本発明によれば、パリテイエラ
ーなどのビツト誤りによる断続的な障害を定常的
な障害にして、他のノードに認識され易くしてい
るため、監視ノードが障害箇所を早く確実に認知
することができ、したがつて障害処理時間を短縮
でき、障害処理のためのソフトウエアもコンパク
トになるという多大な効果がある。
【図面の簡単な説明】
第1図は一般的なループ伝送系の構成図、第2
図はループ伝送系における一般的なフレームの構
成図、第3図は本発明第1の実施例による従属ノ
ードの構成図、第4図は本発明第2の実施例によ
る従属ノードの構成図、第5図は本発明第3の実
施例による従属ノードの構成図である。 図面において、1は監視ノード、2−1〜2−
7は従属ノード、3及び4はそれぞれ0系及び1
系の伝送路、5はデータ端末、6はコンピユー
タ、7はフレーム、8はフレーム同期信号、9−
1〜9−7はタイムスロツト、10はパリテイビ
ツト、11は制御部、12は系操作スイツチ、1
3〜15はクロツク・フレーム同期抽出回路、1
6及び17はそれぞれ0系及び1系のパリテイ発
生器、18はデータ端末インターフエース、19
及び20はそれぞれ0系及び1系の断続スイツ
チ、21及び22はそれぞれ0系及び1系のパリ
テイエラー監視回路、23及び24はそれぞれ0
系及び1系の切替スイツチ、25及び26はそれ
ぞれ0系及び1系の凝似アラーム発生回路をそれ
ぞれ示す。

Claims (1)

  1. 【特許請求の範囲】 1 ループ状伝送路が複数の従属ノードと、それ
    らを関し制御する少なくとも1台の監視ノードと
    を連結して通信網を構成し、 各ノードに接続された複数の端末が該ノードを
    介して通信を行うループ伝送系において、 各ノードに、入力信号のビツト誤り率を監視す
    る手段と、前記ビツト誤り率が所定値を越えた場
    合に、下流側伝送路を強制的に信号断にする手段
    と、入力伝送路の信号断を検出する手段とを設け
    てなり、 下流側伝送路に接続された従属ノードに対して
    信号断により障害検出を通知することを特徴とす
    るループ伝送路障害通知方式。 2 上記伝送路を信号断にする手段は、前記従属
    ノードの入力伝送路に設けることを特徴とする特
    許請求の範囲第1項記載のループ伝送路障害通知
    方式。 3 上記信号断検出手段は、上記入力伝送路を信
    号断にする手段の出力側に設けたことを特徴とす
    る特許請求の範囲第2項記載のループ伝送路障害
    通知方式。 4 上記信号断検出手段は、上記入力伝送路を信
    号断にする手段の入力側に設けたことを特徴とす
    る特許請求の範囲第2項記載のループ伝送路障害
    通知方式。 5 上記伝送路を信号断にする手段は、前記従属
    ノードの出力伝送路に設けることを特徴とする特
    許請求の範囲第1項記載のループ伝送路障害通知
    方式。
JP59043095A 1984-03-07 1984-03-07 ル−プ伝送路障害通知方式 Granted JPS60187160A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59043095A JPS60187160A (ja) 1984-03-07 1984-03-07 ル−プ伝送路障害通知方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59043095A JPS60187160A (ja) 1984-03-07 1984-03-07 ル−プ伝送路障害通知方式

Publications (2)

Publication Number Publication Date
JPS60187160A JPS60187160A (ja) 1985-09-24
JPH0376616B2 true JPH0376616B2 (ja) 1991-12-06

Family

ID=12654272

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59043095A Granted JPS60187160A (ja) 1984-03-07 1984-03-07 ル−プ伝送路障害通知方式

Country Status (1)

Country Link
JP (1) JPS60187160A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5023872A (en) * 1988-03-25 1991-06-11 Advanced Micro Devices, Inc. FDDI bit error rate tester
JP2762579B2 (ja) * 1989-06-29 1998-06-04 株式会社明電舎 伝送装置のループバック方式
JP2513919B2 (ja) * 1990-09-05 1996-07-10 株式会社日立製作所 構成制御装置の再構成機能停止防止方式

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5018332A (ja) * 1973-06-11 1975-02-26
JPS5261407A (en) * 1975-11-14 1977-05-20 Matsushita Electric Ind Co Ltd Transmission equipment
JPS57212848A (en) * 1981-06-25 1982-12-27 Fujitsu Ltd Loop back control system
JPS58145255A (ja) * 1982-02-23 1983-08-30 Nec Corp デイジタルル−プ伝送方式

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5018332A (ja) * 1973-06-11 1975-02-26
JPS5261407A (en) * 1975-11-14 1977-05-20 Matsushita Electric Ind Co Ltd Transmission equipment
JPS57212848A (en) * 1981-06-25 1982-12-27 Fujitsu Ltd Loop back control system
JPS58145255A (ja) * 1982-02-23 1983-08-30 Nec Corp デイジタルル−プ伝送方式

Also Published As

Publication number Publication date
JPS60187160A (ja) 1985-09-24

Similar Documents

Publication Publication Date Title
JPH1098489A (ja) 複合リング形ネットワークシステムにおけるパス切替方法及び装置
US8379509B2 (en) Electronic device protection systems and methods
JP2809151B2 (ja) 通信網自動回復システム
JP4413358B2 (ja) 障害監視システム及び障害通知方法
JPH02131040A (ja) ディジタルパス監視方法およびスタッフ多重変換装置ならびに通信システム
US5936938A (en) System and method for providing switching between paths in a telecommunications system
JPH0376616B2 (ja)
JPH11112389A (ja) 無瞬断回線切替システム及び伝送装置
CN114095462B (zh) 一种雷达处理机srio通信系统的容错方法及系统
CN114884767B (zh) 一种同步双冗余can总线通信系统、方法、设备及介质
JPH041543B2 (ja)
US4835773A (en) Duplicated equipment
JPH0697945A (ja) 送信信号無瞬断通信装置
JP2655738B2 (ja) 二重化系―一重化系間系切り替え方式
JP3285009B2 (ja) ルート切替制御システム、切替制御方法及び記録媒体
JP2001086146A (ja) Fc_alシステムの制御方法
JPH05344104A (ja) 伝送路切替装置
JPS647709B2 (ja)
JP3244247B2 (ja) クロック信号現用予備切替方式
JP2624887B2 (ja) 光入力障害検出装置
JPH0616629B2 (ja) ル−プ式デ−タ伝送方式
JP2973871B2 (ja) クロック選択回路
JP2000049841A (ja) 通信システム
JPS60160245A (ja) ル−プ制御方式
JP3010804B2 (ja) 従属同期方式