JPH06152656A - 転送制御方式 - Google Patents
転送制御方式Info
- Publication number
- JPH06152656A JPH06152656A JP4294560A JP29456092A JPH06152656A JP H06152656 A JPH06152656 A JP H06152656A JP 4294560 A JP4294560 A JP 4294560A JP 29456092 A JP29456092 A JP 29456092A JP H06152656 A JPH06152656 A JP H06152656A
- Authority
- JP
- Japan
- Prior art keywords
- data
- circuit
- communication circuit
- processing
- reference value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Computer And Data Communications (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】
【目的】 二つの通信回路間におけるデータ通信を比較
的簡単な構成で高速化し、しかも通信データのアンダー
ラン、オーバランが発生しないようにする。 【構成】 受信側の通信回路（２）における上位プロセ
ッサ３への処理要求の残数を監視し、その数によって送
信側の通信回路１からのデータ送信を自動的に制御す
る。
的簡単な構成で高速化し、しかも通信データのアンダー
ラン、オーバランが発生しないようにする。 【構成】 受信側の通信回路（２）における上位プロセ
ッサ３への処理要求の残数を監視し、その数によって送
信側の通信回路１からのデータ送信を自動的に制御す
る。
Description
【０００１】
【産業上の利用分野】本発明は二つの通信回路間におけ
る通信データの転送に利用する。特に通信データのアン
ダーラン、オーバランの防止に関する。
る通信データの転送に利用する。特に通信データのアン
ダーラン、オーバランの防止に関する。
【０００２】
【従来の技術】二つの通信回路間において通信データを
転送する方式としては、 （１）転送データに対する応答確認として送信元にＡＣ
Ｋ（アクノリジ信号）を返送し、データを受信して次の
データを受け取ることが可能であることを通知する （２）ＨＤＬＣ手順に代表されるように、複数の受信デ
ータに対し一つの応答確認を送信元に返送し、次のデー
タを受け取ることが可能であることを通知するという二
つの方式が知られている。
転送する方式としては、 （１）転送データに対する応答確認として送信元にＡＣ
Ｋ（アクノリジ信号）を返送し、データを受信して次の
データを受け取ることが可能であることを通知する （２）ＨＤＬＣ手順に代表されるように、複数の受信デ
ータに対し一つの応答確認を送信元に返送し、次のデー
タを受け取ることが可能であることを通知するという二
つの方式が知られている。
【０００３】
【発明が解決しようとする課題】しかし、上述した
（１）の方式では、一つのデータに対し一つの応答確認
を返送するため、転送のオーバヘッドが大きく、スルー
プットを高めることができなかった。また、一般的にソ
フトウェア制御で応答確認を返送するため、通信速度の
高速化には向いていない欠点があった。
（１）の方式では、一つのデータに対し一つの応答確認
を返送するため、転送のオーバヘッドが大きく、スルー
プットを高めることができなかった。また、一般的にソ
フトウェア制御で応答確認を返送するため、通信速度の
高速化には向いていない欠点があった。
【０００４】また、（２）の方式では、二つの通信回路
間においてＨＤＬＣ手順を行うための通信制御ＬＳＩな
らびにプロセッサが必要となり、構造が複雑であるとと
もに、通信制御用の特別なソフトウェアが必要なこと、
通信制御ＬＳＩの性能限界などから、数Ｍｂ／ｓ程度の
通信が限界であるという欠点があった。
間においてＨＤＬＣ手順を行うための通信制御ＬＳＩな
らびにプロセッサが必要となり、構造が複雑であるとと
もに、通信制御用の特別なソフトウェアが必要なこと、
通信制御ＬＳＩの性能限界などから、数Ｍｂ／ｓ程度の
通信が限界であるという欠点があった。
【０００５】本発明は、このような課題を解決し、比較
的簡単な構成で高速のデータ転送が可能な転送制御方式
を提供することを目的とする。
的簡単な構成で高速のデータ転送が可能な転送制御方式
を提供することを目的とする。
【０００６】
【課題を解決するための手段】本発明の転送制御方式
は、データ通信回線にデータを送出する送信側通信回路
と、このデータ通信回線からデータを受信する受信側通
信回路と、この受信側通信回路が受信したデータを処理
する上位プロセッサとを備え、受信側通信回路は、あら
かじめ定められた量のデータを受信するごとに上位プロ
セッサに処理要求を出力する処理要求手段と、この処理
要求手段の発生した処理要求を一時的に蓄えて上位プロ
セッサによる要求受付タイミングと整合させるタイミン
グ整合手段と、受信データを一時的に蓄えて上位プロセ
ッサに転送する受信バッファメモリとを含む転送制御方
式において、受信側通信回路は、タイミング調整手段に
蓄えられている処理要求数が第一の基準値に達したとき
には送信側通信回路に対して送信停止を命じ、その後に
処理要求数が第一の基準値より小さい第二の基準値に達
したときには送信側通信回路に送信再開を命じる送信制
御手段を含むことを特徴とする。
は、データ通信回線にデータを送出する送信側通信回路
と、このデータ通信回線からデータを受信する受信側通
信回路と、この受信側通信回路が受信したデータを処理
する上位プロセッサとを備え、受信側通信回路は、あら
かじめ定められた量のデータを受信するごとに上位プロ
セッサに処理要求を出力する処理要求手段と、この処理
要求手段の発生した処理要求を一時的に蓄えて上位プロ
セッサによる要求受付タイミングと整合させるタイミン
グ整合手段と、受信データを一時的に蓄えて上位プロセ
ッサに転送する受信バッファメモリとを含む転送制御方
式において、受信側通信回路は、タイミング調整手段に
蓄えられている処理要求数が第一の基準値に達したとき
には送信側通信回路に対して送信停止を命じ、その後に
処理要求数が第一の基準値より小さい第二の基準値に達
したときには送信側通信回路に送信再開を命じる送信制
御手段を含むことを特徴とする。
【０００７】送信側通信回路は、送信データを蓄える送
信バッファメモリと、送信タイミングを決定するクロッ
ク生成回路と、このクロック生成回路が発生したクロッ
クにしたがってデータを送信する送信手段とを含み、ク
ロック生成回路は、送信制御手段からの送信停止の命令
によりクロックの生成を停止し、同じく送信再開の命令
によりクロックの生成を再開する構成であることがよ
い。
信バッファメモリと、送信タイミングを決定するクロッ
ク生成回路と、このクロック生成回路が発生したクロッ
クにしたがってデータを送信する送信手段とを含み、ク
ロック生成回路は、送信制御手段からの送信停止の命令
によりクロックの生成を停止し、同じく送信再開の命令
によりクロックの生成を再開する構成であることがよ
い。
【０００８】
【作用】通信回路間における通信データの転送におい
て、受信側の通信回路における上位プロセッサへの処理
要求の残数を監視し、その数によって自動的に転送の制
御を行う。したがって、上位プロセッサによる転送制御
が不要であり、しかも特別のソフトウェアも必要とせず
に、上位プロセッサの処理に合わせてデータを転送でき
る。
て、受信側の通信回路における上位プロセッサへの処理
要求の残数を監視し、その数によって自動的に転送の制
御を行う。したがって、上位プロセッサによる転送制御
が不要であり、しかも特別のソフトウェアも必要とせず
に、上位プロセッサの処理に合わせてデータを転送でき
る。
【０００９】
【実施例】図１は本発明の実施例を示すブロック構成図
である。
である。
【００１０】この実施例は、データ通信回線４にデータ
を送出する送信側通信回路としてマスタ通信回路１備
え、このデータ通信回線４からデータを受信する受信側
通信回路としてスレーブ通信回路２を備え、このスレー
ブ通信回路２が受信したデータを処理する上位プロセッ
サ３を備える。
を送出する送信側通信回路としてマスタ通信回路１備
え、このデータ通信回線４からデータを受信する受信側
通信回路としてスレーブ通信回路２を備え、このスレー
ブ通信回路２が受信したデータを処理する上位プロセッ
サ３を備える。
【００１１】マスタ通信回路１は、送信データを蓄える
送信バッファメモリ１１と、送信タイミングを決定する
クロック生成回路１３と、このクロック生成回路１３が
発生したクロックにしたがってデータを送信する送信手
段としてのデータ転送回路１２とを備える。
送信バッファメモリ１１と、送信タイミングを決定する
クロック生成回路１３と、このクロック生成回路１３が
発生したクロックにしたがってデータを送信する送信手
段としてのデータ転送回路１２とを備える。
【００１２】スレーブ通信回路２は、データ通信回線４
からのデータを受信するデータ転送回路２１を備え、こ
のデータ転送回路２１が、あらかじめ定められた量のデ
ータを受信するごとに上位プロセッサ３に処理要求を出
力する処理要求手段として動作する。スレーブ通信回路
２はまた、データ転送回路２１の発生した処理要求を一
時的に蓄えて上位プロセッサ３による要求受付タイミン
グと整合させるタイミング整合手段としてＦＩＦＯ回路
２３と、受信データを一時的に蓄えて上位プロセッサに
転送する受信バッファメモリ２２とを備える。
からのデータを受信するデータ転送回路２１を備え、こ
のデータ転送回路２１が、あらかじめ定められた量のデ
ータを受信するごとに上位プロセッサ３に処理要求を出
力する処理要求手段として動作する。スレーブ通信回路
２はまた、データ転送回路２１の発生した処理要求を一
時的に蓄えて上位プロセッサ３による要求受付タイミン
グと整合させるタイミング整合手段としてＦＩＦＯ回路
２３と、受信データを一時的に蓄えて上位プロセッサに
転送する受信バッファメモリ２２とを備える。
【００１３】上位プロセッサ３は処理部３１とメモリ３
２とを備える。
２とを備える。
【００１４】ここで本実施例の特徴とするところは、ス
レーブ通信回路２に、ＦＩＦＯ回路２３に蓄えられてい
る処理要求数が第一の基準値に達したときにはマスタ通
信回路１に対して送信停止を命じ、その後に処理要求数
が第一の基準値より小さい第二の基準値に達したときに
はマスタ通信回路１に送信再開を命じる送信制御手段と
して比較回路２４および基準値メモリ２５、２６を備え
たことにある。比較回路２４の出力はマスタ通信回路１
のクロック生成回路１３に接続され、その送信停止命令
によりクロックの生成を停止させ、送信再開命令により
クロックの生成を再開させることができる。
レーブ通信回路２に、ＦＩＦＯ回路２３に蓄えられてい
る処理要求数が第一の基準値に達したときにはマスタ通
信回路１に対して送信停止を命じ、その後に処理要求数
が第一の基準値より小さい第二の基準値に達したときに
はマスタ通信回路１に送信再開を命じる送信制御手段と
して比較回路２４および基準値メモリ２５、２６を備え
たことにある。比較回路２４の出力はマスタ通信回路１
のクロック生成回路１３に接続され、その送信停止命令
によりクロックの生成を停止させ、送信再開命令により
クロックの生成を再開させることができる。
【００１５】マスタ通信回路１の送信バッファメモリ１
１に蓄積された通信データは、データ転送回路１２によ
り転送単位に編集され、データ通信回線４を経由してス
レーブ通信回路２内のデータ転送回路２１に転送され
る。このときデータ転送回路１２は、クロック生成回路
１３により生成されたクロックに同期して通信データを
データ通信回線４に送出する。クロック生成回路１３の
生成したクロックはまた、クロック回線５を経由してス
レーブ通信回路２に送出される。
１に蓄積された通信データは、データ転送回路１２によ
り転送単位に編集され、データ通信回線４を経由してス
レーブ通信回路２内のデータ転送回路２１に転送され
る。このときデータ転送回路１２は、クロック生成回路
１３により生成されたクロックに同期して通信データを
データ通信回線４に送出する。クロック生成回路１３の
生成したクロックはまた、クロック回線５を経由してス
レーブ通信回路２に送出される。
【００１６】ここで、データ転送回路１２が編集する転
送単位とは、データ通信回線４に対して送出するビット
単位であり、シリアル転送を行う場合には１ビット、８
ビットパラレル転送を行う場合には８ビット、３２ビッ
トパラレル転送を行う場合は３２ビットを１単位とす
る。
送単位とは、データ通信回線４に対して送出するビット
単位であり、シリアル転送を行う場合には１ビット、８
ビットパラレル転送を行う場合には８ビット、３２ビッ
トパラレル転送を行う場合は３２ビットを１単位とす
る。
【００１７】スレーブ通信回路２のデータ転送回路２１
は、クロック回線５からのクロックにしたがってデータ
通信回線４からデータを受信し、そのデータを所定の単
位毎に受信バッファメモリ２２に格納する。データが受
信バッファメモリ２２に格納されると同時にデータ転送
回路２１は、受信バッファメモリ２２に格納された通信
データを引き取るように、上位プロセッサ３に対する割
り込み処理要求を発生する。ただし、上位プロセッサ３
内の処理部３１がプロトコル処理その他の処理で割り込
み処理要求を受け付けることができない場合がある。そ
こで、その処理要求を一時的にＦＩＦＯ回路２３に蓄
え、処理部３１が受け付け可能となるのを待って割り込
み線８に送出する。
は、クロック回線５からのクロックにしたがってデータ
通信回線４からデータを受信し、そのデータを所定の単
位毎に受信バッファメモリ２２に格納する。データが受
信バッファメモリ２２に格納されると同時にデータ転送
回路２１は、受信バッファメモリ２２に格納された通信
データを引き取るように、上位プロセッサ３に対する割
り込み処理要求を発生する。ただし、上位プロセッサ３
内の処理部３１がプロトコル処理その他の処理で割り込
み処理要求を受け付けることができない場合がある。そ
こで、その処理要求を一時的にＦＩＦＯ回路２３に蓄
え、処理部３１が受け付け可能となるのを待って割り込
み線８に送出する。
【００１８】上位プロセッサ３の処理部３１は、スレー
ブ通信回路２からの割り込み処理要求に従って、受信バ
ッファメモリ２２に格納された通信データをアドレス・
データバス７経由で引き取ってメモリ３２に格納し、さ
らに、あらかじめ決められたプロトコル処理、例えば
Ｘ．２５あるいはＴＣＰ／ＩＰ等を実行する。
ブ通信回路２からの割り込み処理要求に従って、受信バ
ッファメモリ２２に格納された通信データをアドレス・
データバス７経由で引き取ってメモリ３２に格納し、さ
らに、あらかじめ決められたプロトコル処理、例えば
Ｘ．２５あるいはＴＣＰ／ＩＰ等を実行する。
【００１９】スレーブ通信回路２ではまた、比較回路２
４により、ＦＩＦＯ回路２３に格納された処理要求数、
すなわちキューの数を監視する。キューの数が基準値メ
モリ２５に蓄えられた第一の基準値に達すると比較回路
２４は、クロック停止線６を経由して、マスタ通信回路
１のクロック生成回路１３に対してクロックの停止を要
求する。この要求を受けるとクロック生成回路１３は、
データ転送回路１２の動作を停止させるとともに、スレ
ーブ通信回路２へのクロックの送出を停止する。これに
よりスレーブ通信回路２へのデータ転送が停止し、上位
プロセッサ３が処理できる以上のトラヒックの流入を停
止させるとともに、受信バッファメモリ２２のオーバフ
ローの発生を防止できる。また、データ転送の停止の後
にキューの数が基準値メモリ２６に蓄えられた第二の基
準値に達したときには、比較回路２４がクロックの停止
をリセットする。これにより、マスタ通信回路１からス
レーブ通信回路２への通信が再開する。
４により、ＦＩＦＯ回路２３に格納された処理要求数、
すなわちキューの数を監視する。キューの数が基準値メ
モリ２５に蓄えられた第一の基準値に達すると比較回路
２４は、クロック停止線６を経由して、マスタ通信回路
１のクロック生成回路１３に対してクロックの停止を要
求する。この要求を受けるとクロック生成回路１３は、
データ転送回路１２の動作を停止させるとともに、スレ
ーブ通信回路２へのクロックの送出を停止する。これに
よりスレーブ通信回路２へのデータ転送が停止し、上位
プロセッサ３が処理できる以上のトラヒックの流入を停
止させるとともに、受信バッファメモリ２２のオーバフ
ローの発生を防止できる。また、データ転送の停止の後
にキューの数が基準値メモリ２６に蓄えられた第二の基
準値に達したときには、比較回路２４がクロックの停止
をリセットする。これにより、マスタ通信回路１からス
レーブ通信回路２への通信が再開する。
【００２０】
【発明の効果】以上説明したように、本発明の転送制御
方式は、上位プロセッサに対する処理要求の残数を監視
し、その数によって自動的に転送の制御を行う。したが
って、上位プロセッサによる応答確認を行う必要がな
く、スループットの低減を防止できる。また、転送制御
用の専用プロセッサやソフトウェアなどの複雑な構成も
必要なく高速のデータ転送を実現できる。
方式は、上位プロセッサに対する処理要求の残数を監視
し、その数によって自動的に転送の制御を行う。したが
って、上位プロセッサによる応答確認を行う必要がな
く、スループットの低減を防止できる。また、転送制御
用の専用プロセッサやソフトウェアなどの複雑な構成も
必要なく高速のデータ転送を実現できる。
【図１】本発明の実施例を示すブロック構成図。
１ マスタ通信回路 ２ スレーブ通信回路 ３ 上位プロセッサ ４ データ通信回線 ５ クロック回線 ６ クロック停止線 ７ アドレス・データバス ８ 割り込み線 １１ 送信バッファメモリ １２、２１ データ転送回路 １３ クロック生成回路 ２１ データ転送回路 ２２ 受信バッファメモリ ２３ ＦＩＦＯ回路 ２４ 比較回路 ２５、２６ 基準値メモリ
Claims (1)
- 【請求項１】 データ通信回線にデータを送出する送信
側通信回路と、 このデータ通信回線からデータを受信する受信側通信回
路と、 この受信側通信回路が受信したデータを処理する上位プ
ロセッサとを備え、 上記受信側通信回路は、 あらかじめ定められた量のデータを受信するごとに上記
上位プロセッサに処理要求を出力する処理要求手段と、 この処理要求手段の発生した処理要求を一時的に蓄えて
上記上位プロセッサによる要求受付タイミングと整合さ
せるタイミング整合手段と、 受信データを一時的に蓄えて上記上位プロセッサに転送
する受信バッファメモリとを含む転送制御方式におい
て、 上記受信側通信回路は、上記タイミング調整手段に蓄え
られている処理要求数が第一の基準値に達したときには
上記送信側通信回路に対して送信停止を命じ、その後に
上記処理要求数が上記第一の基準値より小さい第二の基
準値に達したときには上記送信側通信回路に送信再開を
命じる送信制御手段を含むことを特徴とする転送制御方
式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29456092A JP3192009B2 (ja) | 1992-11-02 | 1992-11-02 | 転送制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29456092A JP3192009B2 (ja) | 1992-11-02 | 1992-11-02 | 転送制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06152656A true JPH06152656A (ja) | 1994-05-31 |
| JP3192009B2 JP3192009B2 (ja) | 2001-07-23 |
Family
ID=17809372
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29456092A Expired - Fee Related JP3192009B2 (ja) | 1992-11-02 | 1992-11-02 | 転送制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3192009B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100285546B1 (ko) * | 1997-12-31 | 2001-04-02 | 서평원 | 프로세서간 통신시스템의 노드 보오드 피포 제어장치 |
| KR100293363B1 (ko) * | 1997-12-27 | 2001-07-12 | 박종섭 | 전전자교환기의 프로세서간 통신제어보드의 송신대기열 관리방법 |
| JP2016158133A (ja) * | 2015-02-25 | 2016-09-01 | 沖電気工業株式会社 | 通信装置、遅延回復方法および遅延回復プログラム |
-
1992
- 1992-11-02 JP JP29456092A patent/JP3192009B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100293363B1 (ko) * | 1997-12-27 | 2001-07-12 | 박종섭 | 전전자교환기의 프로세서간 통신제어보드의 송신대기열 관리방법 |
| KR100285546B1 (ko) * | 1997-12-31 | 2001-04-02 | 서평원 | 프로세서간 통신시스템의 노드 보오드 피포 제어장치 |
| JP2016158133A (ja) * | 2015-02-25 | 2016-09-01 | 沖電気工業株式会社 | 通信装置、遅延回復方法および遅延回復プログラム |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3192009B2 (ja) | 2001-07-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03188546A (ja) | バスインターフェイス制御方式 | |
| JPH06152656A (ja) | 転送制御方式 | |
| JPH0294943A (ja) | データ転送方式 | |
| JP3413894B2 (ja) | シリアル伝送装置 | |
| JP2001320390A (ja) | シリアルバス制御装置及び制御方法 | |
| JP2564499B2 (ja) | 送信データのフロー制御方法 | |
| JPH0624395B2 (ja) | データ通信装置 | |
| JPH0514365A (ja) | スキヤン伝送方式 | |
| KR100262263B1 (ko) | 전전자 교환기에서 프로세서와 디바이스간의 버스 운용방법 | |
| JP3171520B2 (ja) | Ｌａｎ間接続装置 | |
| JPH0879225A (ja) | データ通信システム及びデータ通信方法 | |
| JP3202769B2 (ja) | バーストリード処理装置 | |
| JPS6165351A (ja) | 制御システム | |
| JP2584858B2 (ja) | 描画データ転送方式 | |
| JPH0528109A (ja) | データ受信方式 | |
| JPS61196353A (ja) | 多重化バス制御方式 | |
| JPH02305247A (ja) | 通信制御装置 | |
| JPH01106250A (ja) | データ通信装置 | |
| JP2001094626A (ja) | データ転送装置とデータ転送方法 | |
| JPH07200470A (ja) | 分散アービトレーション同期バス制御システム | |
| JPS5848135A (ja) | デ−タバス制御方式 | |
| JPH02149049A (ja) | 通信制御方式 | |
| JPS59205848A (ja) | 優先制御方式 | |
| JPS63224545A (ja) | 多重化シリアルデ−タ転送装置 | |
| JPH0785232B2 (ja) | Ｄｍａ制御処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090525 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090525 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100525 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |