JPH02305247A - 通信制御装置 - Google Patents
通信制御装置Info
- Publication number
- JPH02305247A JPH02305247A JP1126310A JP12631089A JPH02305247A JP H02305247 A JPH02305247 A JP H02305247A JP 1126310 A JP1126310 A JP 1126310A JP 12631089 A JP12631089 A JP 12631089A JP H02305247 A JPH02305247 A JP H02305247A
- Authority
- JP
- Japan
- Prior art keywords
- data
- fifo
- frame
- stored
- reception
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 claims abstract description 20
- 230000001360 synchronised effect Effects 0.000 abstract 4
- 238000010586 diagram Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 239000000872 buffer Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Communication Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、フレーム同期方式の通信回綾に用いられる通
信制御装置、さらに詳しく云えば。
信制御装置、さらに詳しく云えば。
データ端末装置の最大通信可能速度を通信回線のトラヒ
ック状態、通信相手装置に応じて、外部の操作で容易に
向上させることができる通信制御装置に関する。
ック状態、通信相手装置に応じて、外部の操作で容易に
向上させることができる通信制御装置に関する。
（従来の技術〕
フレーム同期方式の通信回線に２いて、データ受信回路
に使用されるシリアルコントローラには、受信データＰ
ＩＦ（Ｊが設けら几ておジ、ＨＩＪＬＯ手順等のフレー
ム同期による通信回線からフレームデータを連続して受
信する際、前フレームの受信完了全ホストプロセッサに
通知後、ホストプロセッサが受信バッファ全切換えて受
信を再スタートするまでの間に受信シた次のフレームの
キャラクタ全前述の受信データＦ■ＦＯ１１？ニ一時待
避して前記の受信バッファの切換時間を稼いでいた。
に使用されるシリアルコントローラには、受信データＰ
ＩＦ（Ｊが設けら几ておジ、ＨＩＪＬＯ手順等のフレー
ム同期による通信回線からフレームデータを連続して受
信する際、前フレームの受信完了全ホストプロセッサに
通知後、ホストプロセッサが受信バッファ全切換えて受
信を再スタートするまでの間に受信シた次のフレームの
キャラクタ全前述の受信データＦ■ＦＯ１１？ニ一時待
避して前記の受信バッファの切換時間を稼いでいた。
また、フレーム間に挿入さｎる同期フラグの個数は相手
通信装置の性能に依存し、最低１個である。このためデ
ータ端末装置の受信能力は同期フラグ１個の連続フレー
ムの受信能力によって判断さｎ、その能力が最大通信可
能速度を決定してた。
通信装置の性能に依存し、最低１個である。このためデ
ータ端末装置の受信能力は同期フラグ１個の連続フレー
ムの受信能力によって判断さｎ、その能力が最大通信可
能速度を決定してた。
（発明が解決しようとする課題〕
上述した従来の通信装置において、最大通信可能速度を
上げるには、受信回路に使用したシリアル・コントロー
ラの受信データＦＩＦＯの個数の拡張と前記シリアル・
コントローラヲ制御するホストプロセッサの能力同上と
いう二つの方法が考えら扛る。しかし、前者は通常ＬＳ
Ｉ化さ几ているシリアル・コントローラ１７） 再設計
が必要となり、後者についても能力向上には限界があり
、実現するにはコストと時間の増大を招くという欠点が
あった。
上げるには、受信回路に使用したシリアル・コントロー
ラの受信データＦＩＦＯの個数の拡張と前記シリアル・
コントローラヲ制御するホストプロセッサの能力同上と
いう二つの方法が考えら扛る。しかし、前者は通常ＬＳ
Ｉ化さ几ているシリアル・コントローラ１７） 再設計
が必要となり、後者についても能力向上には限界があり
、実現するにはコストと時間の増大を招くという欠点が
あった。
本発明の目的は上記欠点を解決するもので、既存のデー
タ端末装置が有する通信速度以上の速度の通信をコス）
ｋかけることなく比較的簡単に実現できる通信制御装置
を提供することにある。
タ端末装置が有する通信速度以上の速度の通信をコス）
ｋかけることなく比較的簡単に実現できる通信制御装置
を提供することにある。
（課題を解決するための手段）
前記目的を達成するために本発明による通信制御装置は
フレーム同期方式の通信回線に配置さ扛る画側終端装置
とデータ端末装置との間に接続さｎる通信制御装置であ
って、フレームデータを受信し、パラレルデータに変換
するレシーバと、前記パラレルデータを蓄積する受信デ
ータＦｉＦＯと、前記受信データｌ；” Ｉ Ｆ Ｏに
蓄積されたデータのフロー制御を行なう内部コントロー
ラと、前記フロー制御が行なわｎたデータを蓄積する送
信データＦｉＦＯと、前記送信データｉｉ’ ］、 Ｆ
Ｏに蓄積さ扛たデータをシリアルデータに変換して送
信するトランスミッタと、外部より複数の同期フラグを
設定可能なレジスタとを含み、前記内部コントローラの
データフロー制御に際し、前記受信データｐｘＤｏに蓄
積されたデータが所定のデータの場合、前記送信データ
ＦｉＦＯへの転送を一時停止し、前記レジスタに記憶さ
几ている個数分の同期フラグ全前記送信データＦＩＦＯ
に蓄積した後、前記受信デニタＦＩＦＯに蓄積さ庇たデ
ータを再度、転送するように構成さ扛ている。
フレーム同期方式の通信回線に配置さ扛る画側終端装置
とデータ端末装置との間に接続さｎる通信制御装置であ
って、フレームデータを受信し、パラレルデータに変換
するレシーバと、前記パラレルデータを蓄積する受信デ
ータＦｉＦＯと、前記受信データｌ；” Ｉ Ｆ Ｏに
蓄積されたデータのフロー制御を行なう内部コントロー
ラと、前記フロー制御が行なわｎたデータを蓄積する送
信データＦｉＦＯと、前記送信データｉｉ’ ］、 Ｆ
Ｏに蓄積さ扛たデータをシリアルデータに変換して送
信するトランスミッタと、外部より複数の同期フラグを
設定可能なレジスタとを含み、前記内部コントローラの
データフロー制御に際し、前記受信データｐｘＤｏに蓄
積されたデータが所定のデータの場合、前記送信データ
ＦｉＦＯへの転送を一時停止し、前記レジスタに記憶さ
几ている個数分の同期フラグ全前記送信データＦＩＦＯ
に蓄積した後、前記受信デニタＦＩＦＯに蓄積さ庇たデ
ータを再度、転送するように構成さ扛ている。
このような構成によ牡ば連続フレー′ム内のフレーム間
の同期フラグを外部から指定するととによって所定の数
だけ増大させることができ、データ端末装置自体が有し
ている最大通信速度以上の通信をＯＴ能とする。
の同期フラグを外部から指定するととによって所定の数
だけ増大させることができ、データ端末装置自体が有し
ている最大通信速度以上の通信をＯＴ能とする。
（実 流側）
以下、図面を参照して１本発明をさらに詳しく説明する
。
。
第１図は本発明による通信制御装置の動作例を示す図で
ある。
ある。
回線終端製雪１から受信端子Ａ４へ入力された連続フレ
ームＡ９ａは通信制御装置２で連続フレームＡ’９ｂに
変換さ才１１．送信端子Ａ５からデータ端末装置３へ出
力さｎる。
ームＡ９ａは通信制御装置２で連続フレームＡ’９ｂに
変換さ才１１．送信端子Ａ５からデータ端末装置３へ出
力さｎる。
また、データ端末装智から受信端子Ｂ］Ｏａに入力さｆ
′ｌ−た連続フレームＢＩＯａは、通信制御装置２で連
続フレームＢ”１０ｂＶｃ変換され、送信端子Ｂ７へ出
力される。第１図では連続フレーム内のフレーム間の同
期フラグは”Ｆ”で示してあり、本発明の実施例はこの
同期フラグをデータ端末装置３の受信側に４個、送信側
に３個そｎぞ几挿入するものである。
′ｌ−た連続フレームＢＩＯａは、通信制御装置２で連
続フレームＢ”１０ｂＶｃ変換され、送信端子Ｂ７へ出
力される。第１図では連続フレーム内のフレーム間の同
期フラグは”Ｆ”で示してあり、本発明の実施例はこの
同期フラグをデータ端末装置３の受信側に４個、送信側
に３個そｎぞ几挿入するものである。
この個数は通信相手のデータ端末装置の通信能力によっ
て決定さｆる。
て決定さｆる。
同期フラグの個数は通信制御装置の外部から指足ヤき５
通信制御装置内のレジスタに記憶さｎる。
通信制御装置内のレジスタに記憶さｎる。
第２図は、本発明による通信制御装置の実施例を示すブ
ロックｉである。
ロックｉである。
受信端子Ａ、２：り入力したフレームデータはレシ−バ
ｌｌａによってパラレルデータに変換され、受信データ
ＦＩＦＯ１２ａへ蓄積される。蓄積されたフレームデー
タは内部コントローラ１６のデータフロー制御によジ内
部バス１５を経由して送信データＦＩＦＯ１３ａへ蓄積
さｆる。
ｌｌａによってパラレルデータに変換され、受信データ
ＦＩＦＯ１２ａへ蓄積される。蓄積されたフレームデー
タは内部コントローラ１６のデータフロー制御によジ内
部バス１５を経由して送信データＦＩＦＯ１３ａへ蓄積
さｆる。
送信データＦＩＦＯ１３ａに蓄積されたデータハ順ニド
ランスミッタ１４ａへ転送されシリアルデータに変換さ
扛送信端子Ａ５へ出力さｎる。
ランスミッタ１４ａへ転送されシリアルデータに変換さ
扛送信端子Ａ５へ出力さｎる。
上記内部コントローラ１６のデータフロー制御において
、受信データＦＩＺ”（Ｊ１２ａに蓄積されたルームデ
ータがフレーム先頭データの場合、このフレーム先頭デ
ータの次に受信データＦ Ｉ ＦＯ１２ａ、ＶＣ蓄積さ
ｎるフレームデータの送信データＦＩＦＯ１３ａへの転
送が停止する。
、受信データＦＩＺ”（Ｊ１２ａに蓄積されたルームデ
ータがフレーム先頭データの場合、このフレーム先頭デ
ータの次に受信データＦ Ｉ ＦＯ１２ａ、ＶＣ蓄積さ
ｎるフレームデータの送信データＦＩＦＯ１３ａへの転
送が停止する。
そしてレジスタ８に記憶さルた個数分の同期フラグが送
信データＦＩＦＯ１３ａへ転送さ九る。
信データＦＩＦＯ１３ａへ転送さ九る。
同期フラグの転送完了後、受信データＦ” Ｉ Ｆ ０
１２ａから送信データＦ Ｉ Ｆ Ｏ］、 ３ ａへフ
レームデータが再度転送さ扛る。
１２ａから送信データＦ Ｉ Ｆ Ｏ］、 ３ ａへフ
レームデータが再度転送さ扛る。
また、送信データＦｉＦＯに空きがない場合け、空きが
発生するまで受信データＦｉＦＯ１２ａからのフレーム
データの転送を停止する。
発生するまで受信データＦｉＦＯ１２ａからのフレーム
データの転送を停止する。
受信端子Ｂ６から送信端子Ｂ７までの制御も前述と全く
同様に行なわｎる。
同様に行なわｎる。
こｎらによって連続フレーム内のフレーム間の同期フラ
グを多数挿入でき、フレーム当ジの受信ビット数を増大
させることができる。
グを多数挿入でき、フレーム当ジの受信ビット数を増大
させることができる。
したがって、データ端末装置は自らの限界通信速度以上
の速度で通信ができることとなる。
の速度で通信ができることとなる。
（発明の効果〕
以上、説明したように本発明は、回線終端装置とデータ
′端末装置との間に接続さｎる通信制御装置に、挿入す
べきＮ期フ？グの数を指定するためのレジスタを設け、
所定のフレームデータの次に、レジスタ内に保持されて
いる同期フラグ全挿入するように構成さｎているもので
ある。したがって、簡易な構成によって連続フレームの
フレーム間の同期フラグの数を壇太さぜることができ、
その結果、連続フレーム受信側のフレーム間に、遅延を
発生させ、既存のデータ端末装置の最大通信可能速度を
同上させることができるという効果が壱る。
′端末装置との間に接続さｎる通信制御装置に、挿入す
べきＮ期フ？グの数を指定するためのレジスタを設け、
所定のフレームデータの次に、レジスタ内に保持されて
いる同期フラグ全挿入するように構成さｎているもので
ある。したがって、簡易な構成によって連続フレームの
フレーム間の同期フラグの数を壇太さぜることができ、
その結果、連続フレーム受信側のフレーム間に、遅延を
発生させ、既存のデータ端末装置の最大通信可能速度を
同上させることができるという効果が壱る。
４図面の簡単な説明
第１図は本発明装量を接続した通信システムの概要図で
ある。
ある。
第２図は本発明による通信制御装置の実施例を示すブロ
ック図である。
ック図である。
１・・・回線終端装置 ２・・・通信制御装置３・・
・データ端末装ｇｔ ４・・・受信端子Ａ５・・・送信
端千人 ６・・・受信端子Ｂ７・・・送信端子Ｂ
８・・・レジスタ９ａ・・・連続フレームＡ ９ｂ・・・連続フレームＡ′ ＩＵａ・・・連続フレームＢ ＩＵｂ・・・連続フレームＢ′ １１ａ・・・レシーバ ｌｌｂ・・・レシーバ１２
ａ−・・受信データＦＩＦＯ １２ｂ・・・受信データＦＩＦ’０ １３ａ・・・送信データＦ”ＩＦＯ １３ｂ・・・送信データＦｉＦ’０ １４ａ・・・トランスミッタ １４ｂ・・・トランスミッタ １５・・・内部バス １６・・・内部コントローラ
・データ端末装ｇｔ ４・・・受信端子Ａ５・・・送信
端千人 ６・・・受信端子Ｂ７・・・送信端子Ｂ
８・・・レジスタ９ａ・・・連続フレームＡ ９ｂ・・・連続フレームＡ′ ＩＵａ・・・連続フレームＢ ＩＵｂ・・・連続フレームＢ′ １１ａ・・・レシーバ ｌｌｂ・・・レシーバ１２
ａ−・・受信データＦＩＦＯ １２ｂ・・・受信データＦＩＦ’０ １３ａ・・・送信データＦ”ＩＦＯ １３ｂ・・・送信データＦｉＦ’０ １４ａ・・・トランスミッタ １４ｂ・・・トランスミッタ １５・・・内部バス １６・・・内部コントローラ
Claims (1)
- フレーム同期方式の通信回線に配置される回線終端装置
とデータ端末装置との間に接続される通信制御装置であ
つて、フレームデータを受信し、パラレルデータに変換
するレシーバと、前記パラレルデータを蓄積する受信デ
ータＦＩＦＯと、前記受信データＦＩＦＯに蓄積された
データのフロー制御を行なう内部コントローラと、前記
フロー制御が行なわれたデータを蓄積する送信データＦ
ＩＦＯと、前記送信データＦＩＦＯに蓄積されたデータ
をシリアルデータに変換して送信するトランスミッタと
、外部より複数の同期フラグを設定可能なレジスタとを
含み、前記内部コントローラのデータフロー制御に際し
、前記受信データＦＩＦＯに蓄積されたデータが所定の
データの場合、前記送信データＦＩＦＯへの転送を一時
停止し、前記レジスタに記憶されている個数分の同期フ
ラグを前記送信データＦＩＦＯに蓄積した後、前記受信
データＦＩＦＯに蓄積されたデータを再度、転送するよ
うに構成したことを特徴とする通信制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1126310A JPH02305247A (ja) | 1989-05-19 | 1989-05-19 | 通信制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1126310A JPH02305247A (ja) | 1989-05-19 | 1989-05-19 | 通信制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02305247A true JPH02305247A (ja) | 1990-12-18 |
Family
ID=14932021
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1126310A Pending JPH02305247A (ja) | 1989-05-19 | 1989-05-19 | 通信制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02305247A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05219046A (ja) * | 1991-09-26 | 1993-08-27 | Internatl Business Mach Corp <Ibm> | 固定フォーマットフレーム伝送ネットワークのためのフレーム伝送デバイス |
| JPH08149179A (ja) * | 1994-11-22 | 1996-06-07 | Nec Corp | データ通信制御装置 |
-
1989
- 1989-05-19 JP JP1126310A patent/JPH02305247A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05219046A (ja) * | 1991-09-26 | 1993-08-27 | Internatl Business Mach Corp <Ibm> | 固定フォーマットフレーム伝送ネットワークのためのフレーム伝送デバイス |
| JPH08149179A (ja) * | 1994-11-22 | 1996-06-07 | Nec Corp | データ通信制御装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4970720A (en) | Packet communication exchange including dummy packet transmission | |
| US5541930A (en) | Byte aligned communication system for transferring data from one memory to another memory over an ISDN | |
| JPH0771125B2 (ja) | データ通信方法およびデータ通信システム | |
| JPH02303242A (ja) | バス中継装置 | |
| JPH02305247A (ja) | 通信制御装置 | |
| US6912210B1 (en) | Data communication system and communication device used | |
| JPH03191649A (ja) | 高速データ転送の方法とその装置 | |
| US20210303496A1 (en) | Actuation of data transmission lanes between states | |
| JP3192009B2 (ja) | 転送制御方式 | |
| EP0285335B1 (en) | Data communication system and method | |
| KR0143684B1 (ko) | I2c 프로토콜 지원용 인터페이스 | |
| JP2680200B2 (ja) | 通信制御装置 | |
| JP2888004B2 (ja) | 伝送回線インタフェース回路 | |
| KR950022481A (ko) | 기지국 패킷 라우터 장치 내부에서의 패킷 구조 및 처리방법 | |
| JP3675724B2 (ja) | セル遅延削減方法及びセル遅延削減システム | |
| JPH03258132A (ja) | 通信端末装置 | |
| JP3334007B2 (ja) | 切換え式伝送装置 | |
| KR100249729B1 (ko) | 백플레인상의 디바이스간 메시지 통신 장치 | |
| CN117596309A (zh) | 一种多种高速接口协议报文转换系统 | |
| JPS61186046A (ja) | 端末接続制御方式 | |
| GB2376856A (en) | Signal processing system that adds stuff bits to make variable length data stream into integer multiple of byte length | |
| KR20020047962A (ko) | 등시전송 효율을 높인 인터페이스 장치 및 방법 | |
| JPS5817752A (ja) | デ−タ伝送装置 | |
| JP2001034575A (ja) | ビデオ／ネットワーク・インタフェース装置 | |
| JPS63246952A (ja) | 端末入出力処理システム |