JPS5817752A - デ−タ伝送装置 - Google Patents

デ−タ伝送装置

Info

Publication number
JPS5817752A
JPS5817752A JP56116079A JP11607981A JPS5817752A JP S5817752 A JPS5817752 A JP S5817752A JP 56116079 A JP56116079 A JP 56116079A JP 11607981 A JP11607981 A JP 11607981A JP S5817752 A JPS5817752 A JP S5817752A
Authority
JP
Japan
Prior art keywords
data
circuit
transmission
reception
main device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP56116079A
Other languages
English (en)
Other versions
JPS6329867B2 (ja
Inventor
Makoto Chikuma
筑間 誠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Tokyo Shibaura Electric Co Ltd filed Critical Toshiba Corp
Priority to JP56116079A priority Critical patent/JPS5817752A/ja
Publication of JPS5817752A publication Critical patent/JPS5817752A/ja
Publication of JPS6329867B2 publication Critical patent/JPS6329867B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L13/00Details of the apparatus or circuits covered by groups H04L15/00 or H04L17/00
    • H04L13/02Details not particular to receiver or transmitter
    • H04L13/08Intermediate storage means

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Communication Control (AREA)
  • Bidirectional Digital Transmission (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は主装置とそれを補助する補助装置とのデータ伝
送の簡略化を図ったデータ伝送装置に関する。
本来、主装置は他の装置との間でデータ授受を行なって
いるものであるが、例えば主装置自体の保守時その他種
々の目的のために補助装置を介して他の装置とデータ授
受を行なうことがある。従って、補助装置は通常主装置
とは接続せず、補助装置の接続要請があったときのみ、
主装置の動作を維持させたまま接続し、不要になったと
きに切り離す、いわゆるオンライン着脱形式のものが使
用される。このオンライン着脱機能は主装置と補助装置
とをフォトカプラ、トランス等の結合によって電気的絶
縁をとって行なわれていることが多い。故に1主装曾と
補助装置とは以上のような関係にあるので、両装置間の
データ授受を図る回路はできるだけ筒塔である必要があ
シ、また接続線数の少ないことが望まれる。
しかし、従来の伝送装置にあって例えば並列伝送方式で
は、データビ、トごとに%主装置と補助装置とを1対1
の関係で接続線を介してデータ伝送を行なうとか、例え
ば8ビット並列データを時4分割でデータ伝送する等の
方式をとっている。また、直列伝送方式では、主装置か
ら補助装flK対しては主装置から補助装置へ送信開始
コマンドを伝送し、引き続きデータを伝送し、最後に!
プロ、りの終了を示す終了コマンドを送信する。逆に補
助装置から主装置へのデータ伝送は、主装置から補助装
置へデータの送信要求コマンドを送出し、補助装置はこ
の送信要求コマンドを受信した後、前記と同様に送信開
始コマンド、データおよび終了コマンドを返送する方式
をとっている。従って、従来の並列伝送方式においては
、接続線数が増大することおよびオンライン着脱に必要
な電気的絶縁機能回路が増加する等の難点の大めに実施
し−難い不具合があシ、また直列伝送方式においては、
コマンドの判別、データ伝送手順の制御に多くの回路を
必要とし、また、データ以外のコマンド情報を伝送しな
ければならないため伝送効率が低下するという欠点があ
る。
本発明は上記欠点を除去するためになされたもので、そ
の目的とするところは、主装置と補助装置との接続線数
を少なくシ、力九つデータの授受を図る回路の簡素化を
図るととKよシデータ伝送の効率・を高め、さらにオン
ライン着脱機能を龜りた形態のも9に容易に適用しうる
データ伝送装置を提供するものである。
以下、本発明の一実施例について第1図を参照して説明
する。同図は本来他の装置(図示せず)とデータの授受
を折々う主装置10と、必要なときのみ主装置10と他
の装置とのデータ授受を中断する補助装置20と°を示
している。
この主装置1o1fcあっては、送受信制御回路11と
、この回路11の送信開始信)号に基づいてデータを送
信する送信回路12と、補助装置20からのデータを受
信し送受信制御回路、11へ送る受信回路13とを備え
ている。一方、補助装置20にあっては、受信回路21
および送信回路22と、受信のもとにアドレスを指定し
て受信データを入力用パ、ファ回路23ヘデータを格納
し、また出力用パ、ファメモリ回路24のデータを送信
回路22を介して主装置10へ送信せしめるアドレスカ
ウンタ25と、1ブロック分のデニタ送受信完了を検出
するプロ、り転送終了検出回路26とを備えている。3
1.32は両装置10.20の間を接続してデータの伝
送を図る直列伝送ラインである送信データ伝送ラインお
よび受信データ伝送ラインである。
次に1以上のように構成せるデータ伝送装置の作用を説
明する。先ず、主装置1oでは、送受信制御回路11か
ら送信回路12へ送信開始信号を与えた後、第2図(a
) K示すlキャラクタCH目の送信データを送信回路
12を介して送信データ伝送ライン31へ送出する。補
助装置20では、主装置1oから到来したデータを受信
回路21で°第2開−)のような受信タイtング信号で
受信(第2図C参照)するとともに、同タイミング信号
をアドレスカウンタ25、入力用ノ苛、ファ回路23お
よびプロ、り転送終了検出回路26へ与える。そうする
と、アドレスカウンタ25はその受信タイミングに基づ
いて入力用パ、ファ回路23ヘアドレス(最初60”)
を指定して受信回路21の受信データを格納するととも
に、同カウンタ自身が第2図(・)のように受信タイミ
ンーグ信号の立下りでカウントア。
デして11mとなる。また、出力用パ、ファメモリ回路
24から送信回路22へ起動をかけて同回路24の特定
アドレスのデータを送信回路22を介して主装置10側
゛へ送信する。主装置10側では、受信回路32で受信
タイ2ングを制御回路11へ与え、同回路11からのデ
ータ取込み信号でデータを制御回路11へ供給する。一
方、ブロック転送終了検品回路26は前述せる受信タイ
ミング信号で動作して第2図(d)のようK“1mとな
り、これが一定時間を例えば1プロ、りBL内のキャラ
クタの伝送周期よシやや長い時間保持する6次に、2キ
ヤラクタ目のデータが主装置10から伝送されると、前
述と同様にして出力用パ、ファメモリ回路jJKこのデ
ータを格納するとともに1入力用パ、ファ回路24から
2番目のデータを送信回路22を介して主装置10へ伝
送する。このとき、プロ、り転送終了検出回路26は再
び一宇時間tだけ1”状態を保持するように再起動する
。また、アドレスカウンタ25はカウントアツプして2
mとなる (第2図f参照)。このようにして1ブロツ
クBLのデータ(第2図では3キヤラクタ/ブロツクの
場合を示す)の送受信を完了する。lプロ、り内の最終
キャラクタを受信した後、を時間経過前に受信データが
到来しないと、ブロック転送終了検出回路26はそれを
検出して′0”出力となり、この信号によりカウンタ2
5をクリアする。従って、次のブロックの伝送はtより
も長い時間Tを経過した後に前述と同様に送受信を開始
する。次のブロックの送受信にあっては、lブロック目
の送受信と全く同じように動作し確実にデータの授受を
行なうことができる。
なお、本発明は上記実施例に限定されるものではない。
送信回路12.22と受信回路21゜13間のデータ授
受として、例えばデータを並列化し時分割で伝送するこ
とも本装置を用いて容J%に行なうことができる。また
、送信データ伝送ラインS1と受信データ伝送ライン3
2とを共用化し九半二重伝送方式にも全く同じ伝送制御
手段を用いて実現できる。その他、本発明はその要旨を
逸脱しない範囲で種々変形して実施できる。
以上詳記したように本発明によれば、補助装置は主装置
側からのデータ受信に基づいてアドレスカウンタがアド
レスを指宏してデータを格納し、さらに主装置仰ヘデー
タを送゛信し、カウントアツプによってアドレス更新す
る手段としたので、データの送受信制御回路を非常に簡
単にすることができる。tた、補助装置はデータ受信終
了を例えばワンシW)IC等で構成するプロ、り転送終
了検出回路で検出しアドレスの復旧を自動的に行なうの
で、従来のような送信開始および送信終了コマンド等の
判別回路が不要になるとともに1゛データの授受を効率
よく行なえるデータ伝送装置を提供できる。
【図面の簡単な説明】
流側を示す構成図、第2図は本装置の動作を説明するタ
イミングチャートである。 10・・・主装置、11・・・送受信制御回路、12・
・・送信回路、13・・・受信回路%2o・・・補助装
置、21・・・受信回路、22・・・送信回路、23・
・・入力用バッファ回路、24・・・出力用パ、ファメ
モリ回路、25・・・アドレスカウンタ、26・・・プ
ロ。 り転送終了検出回路。 出願人代理人  弁理士 鉤 江 武 彦; (f)

Claims (1)

    【特許請求の範囲】
  1. 主装置に必要なときに補助装置を接続しデータを授受す
    るデータ伝送装置におりて、前記補助装置は、主装置か
    らのデータを受信するととにアドレスを指定して受信デ
    ータを格納するとともに、カウントアツプによってアド
    レス更新を行なうアドレスカウンタと、受信タイミング
    忙基づいて外部装置のデータを主装置側へ、送信する手
    段と、前記受信データ受信完了後所定時間経過したとき
    に前記カウンタをクリアしデータ転送終了とする回路と
    を備えたことを特徴とする一j−、タ伝送装置。
JP56116079A 1981-07-24 1981-07-24 デ−タ伝送装置 Granted JPS5817752A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56116079A JPS5817752A (ja) 1981-07-24 1981-07-24 デ−タ伝送装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56116079A JPS5817752A (ja) 1981-07-24 1981-07-24 デ−タ伝送装置

Publications (2)

Publication Number Publication Date
JPS5817752A true JPS5817752A (ja) 1983-02-02
JPS6329867B2 JPS6329867B2 (ja) 1988-06-15

Family

ID=14678185

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56116079A Granted JPS5817752A (ja) 1981-07-24 1981-07-24 デ−タ伝送装置

Country Status (1)

Country Link
JP (1) JPS5817752A (ja)

Also Published As

Publication number Publication date
JPS6329867B2 (ja) 1988-06-15

Similar Documents

Publication Publication Date Title
EP0183273A2 (en) Serial interface system flexibly applicable to a one-to-plurality connection
JPH02303242A (ja) バス中継装置
US4612541A (en) Data transmission system having high-speed transmission procedures
US6064647A (en) Method and system for sending frames around a head of line blocked frame in a connection fabric environment
JPS5817752A (ja) デ−タ伝送装置
AU609791B2 (en) Improvements in or relating to data communication systems
JPH0228938B2 (ja)
JPH02305247A (ja) 通信制御装置
JPS6261497A (ja) デ−タ伝送回路装置
JPH02189049A (ja) 回線制御装置
JPS6055755A (ja) ル−プ伝送装置
SU1569837A1 (ru) Устройство дл сопр жени магистрали с ЦВМ
JPS61142831A (ja) 多重集配信装置
JPS6029987B2 (ja) デ−タ転送制御方式
JPH0923285A (ja) 多重伝送回線の制御装置
JPS59207763A (ja) デ−タ伝送回線のル−プ式全二重通信方式
JPS61189050A (ja) デ−タ転送方式
JPH07118692B2 (ja) デ−タ中継器
JPH0734190B2 (ja) デ−タ伝送システムにおける通信制御装置
JPS61231648A (ja) シリアルインタフエ−ス方式
JPH04186941A (ja) 同期式半二重通信方式
JPS5952329A (ja) デ−タ端末装置
JPS5846747A (ja) 回線アダプタ
JPS63128833A (ja) マルチポイント異常通知方式
JPH0193996A (ja) 電子交換機のデータ端末接続方式