KR20020047962A - 등시전송 효율을 높인 인터페이스 장치 및 방법 - Google Patents

Abstract

링크칩과 인터페이스를 통하여 연결되어 있으며 등시 데이터를 전송하는 응용 하드웨어와, 호스트와 인터페이스를 통하여 연결되어 있는 링크칩을 포함하여 이루어지며, 데이터 전송을 주관하는 부분에서 전송단에서 수신단에게 유효한 데이터를 보내겠다는 것을 알려주는 플래그신호와 데이터 버스에 유효한 데이터가 실려서 이동중임을 나타내는 유효신호를 생성하며, 링크칩에서 응용 하드웨어로 IEEE 1394 버스에서 수신한 데이터를 이동시키는 경우 IEEE 1394 버스에서 수신한 패킷 데이터에 오류가 있는 경우 이를 응용 하드웨어에 알려주기 위하여 에러신호를 사용하는 것을 특징으로 하며, 응용 하드웨어와 링크칩의 사이에 핸드세이크가 필요없이 효율적인 데이터 전달을 위한 프로토콜을 제공하고, 버스 초기화 구간 동안에 제어 레지스터를 이용하여 응용 하드웨어와 주고 받는 데이터를 응용 프로그램의 특성에 맞게 제어할 수 있는, 등시전송 효율을 높인 인터페이스 장치 및 방법을 제공한다.

Description

등시전송 효율을 높인 인터페이스 장치 및 방법{An isochronous transfer interface device and method thereof}

이 발명은 등시전송 효율을 높인 인터페이스 장치 및 방법에 관한 것으로서,더욱 상세하게 말하자면 응용 하드웨어와 링크칩의 사이에 핸드세이크가 필요없이 효율적인 데이터 전달을 위한 프로토콜을 제공하고, 버스 초기화 구간 동안에 제어 레지스터를 이용하여 응용 하드웨어와 주고 받는 데이터를 응용 프로그램의 특성에 맞게 제어할 수 있는, 등시전송 효율을 높인 인터페이스 장치 및 방법에 관한 것이다.

일반적으로 IEEE(Institute of Electrical and Electronics Engineers) 1394 버스 프로토콜은 크게 2가지의 전송방법을 정의하고 있는데, 정확한 데이터 전송보다는 영상신호와 같이 시간에 대한 중요성이 더욱 중요한 등시(isochronous) 전송방법과, 정확한 데이터 전송이 더욱 중요한 비동기(asynchronous) 전송방법이 있으며, 상기한 2가지의 전송방법은 서로 다른 응용 프로그램 인터페이스 특성을 지닌다.

상기한 IEEE 1394 버스 프로토콜은 여러 가지 응용분야에 적용될 수 있지만, 특히 오디오/비디오 데이터의 전송과 같은 응용분야에 널리 쓰인다.

여러 가지 응용분야중에서 디지탈 카메라와 같은 가전 시스템에 IEEE 1394 버스 프로토콜이 응용되어지는 경우를 고려해 보기로 한다.

통상적으로 가전 시스템을 제어하기 위한 마이크로 프로세서는 8비트 버스 혹은 16비트 버스 규모를 지니는 저가의 제품이 주로 이용된다.

마이크로 프로세서 인터페이스를 이용하여 등시 전송을 구현하는 응용 프로그램에서는, 상기한 바와 같이 저가의 제품을 이용하는 경우에 요구하는 대역폭을 만족시킬 수 없게 되는데, 이를 해결하기 위해서는 응용 프로그램에서 전용으로 필요한 인터페이스가 요구된다.

또한 등시 전송에서의 데이터의 전송은 일정한 시간마다 주기적으로 전송되어져야 하며, 버스 초기화(bus reset)가 발생되는 경우에 응용 프로그램에 따라 다른 데이터 전송 특성을 요구하게 되는데, 이를 위하여 효율적인 선입선출큐(FIFO)와 제어 레지스터를 필요로 하게 된다.

기존에는 도 1에 도시되어 있는 바와 같은 응용 하드웨어(2)와 링크칩(3)의 사이의 데이터 전송을 위해서 준비신호(ready)와 완료신호(done)를 이용하는 핸드세이크 방식을 이용한다. 이 경우에 준비신호(ready)는 항상 링크칩(3)으로의 입력으로 정의되고, 완료신호(done)는 항상 출력으로 정의된다.

상기한 핸드세이크 방식에 의하면, 오디오/비디오 데이터를 링크칩(3)을 통하여 전송하는 경우에, 도 2에 도시되어 있는 바와 같이 응용 하드웨어(2)는 준비신호(ready)를 이용하여 데이터 전송을 위한 준비가 끝났음을 알리고, 링크칩(3)은 완료신호(done)를 이용하여 데이터를 받을 준비가 되었음을 알리게 된다.

위의 과정을 통하여 데이터 전송을 위한 핸드세이크가 끝나면, 연속적으로 일련의 오디오/비디오 데이터가 유효 데이터로서 링크칩(3)으로 전송이 된다. 이 경우에 유효 데이터의 시작과 끝을 알리는 플래그신호(pktflag)는 바이트 단위가 아니라 쿼들릿(4 바이트) 단위로 구성되어 전송된다.

이와 같이 종래에는 데이터 전송의 시점을 알기 위하여 핸드세이크 방법을 이용하고 있으나, 이를 위해서 준비신호(ready), 완료신호(done) 등과 같은 여분의 신호가 추가되는 문제점이 있고, 또한 데이터의 연속 전송을 이용하므로 응용 하드웨어(2)는 대용량의 선입선출큐(FIFO)를 필요로 하는 문제점이 있다. 또한, 바이트 단위의 오디오/비디오 데이터의 전송이 불가능한 문제점도 있다.

이 발명의 목적은 이와 같은 종래의 문제점을 해결하기 위한 것으로서, 응용 하드웨어와 링크칩의 사이에 핸드세이크가 필요없이 효율적인 데이터 전달을 위한 프로토콜을 제공하고, 버스 초기화 구간 동안에 제어 레지스터를 이용하여 응용 하드웨어와 주고 받는 데이터를 응용 프로그램의 특성에 맞게 제어할 수 있는, 등시전송 효율을 높인 인터페이스 장치 및 방법을 제공하는 데 있다.

도 1은 일반적인 등시전송 인터페이스 장치의 구성도이다.

도 2는 종래의 등시전송 인터페이스 방법의 타이밍도이다.

도 3은 이 발명의 실시예에 따른 등시전송 효율을 높인 인터페이스 방법의 타이밍도이다.

도 4는 이 발명의 실시예에 따른 등시전송 효율을 높인 인터페이스 장치의 선입선출큐의 구성도이다.

* 도면의 주요 부분에 대한 부호의 설명 *

1 : 호스트 2 : 응용 하드웨어

3 : 링크칩

상기한 목적을 달성하기 위한 수단으로서 이 발명의 장치의 구성은, 링크칩과 인터페이스를 통하여 연결되어 있으며 등시 데이터를 전송하는 응용 하드웨어와, 호스트와 인터페이스를 통하여 연결되어 있는 링크칩을 포함하여 이루어지며, 데이터 전송을 주관하는 부분에서 전송단에서 수신단에게 유효한 데이터를 보내겠다는 것을 알려주는 플래그신호와 데이터 버스에 유효한 데이터가 실려서 이동중임을 나타내는 유효신호를 생성하며, 링크칩에서 응용 하드웨어로 IEEE 1394 버스에서 수신한 데이터를 이동시키는 경우 IEEE 1394 버스에서 수신한 패킷 데이터에 오류가 있는 경우 이를 응용 하드웨어에 알려주기 위하여 에러신호를 사용하는 것을 특징으로 한다.

상기한 목적을 달성하기 위한 수단으로서 이 발명의 방법의 구성은, 플래그신호를 이용하여 전송단에서 수신단에게 유효한 데이터를 보내겠다는 것을 알려주는 단계와, 유효신호를 이용하여 데이터 버스에 유효한 데이터가 실려서 이동중임을 나타내는 단계와, 에러신호를 이용하여 링크칩에서 응용 하드웨어로 IEEE 1394 버스에서 수신한 데이터를 이동시키는 경우 IEEE 1394 버스에서 수신한 패킷 데이터에 오류가 있는 경우 이를 응용 하드웨어에 알려주는 단계를 포함하여 이루어진다.

이하, 이 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 이 발명을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 이 발명의 가장 바람직한 실시예를 첨부된 도면을 참조로 하여 상세히 설명하기로 한다. 이 발명의 목적, 작용, 효과를 포함하여 기타 다른 목적들, 특징점들, 그리고 동작상의 이점들이 바람직한 실시예의 설명에 의해 보다 명확해질 것이다.

참고로, 여기에서 개시되는 실시예는 여러가지 실시가능한 예중에서 당업자의 이해를 돕기 위하여 가장 바람직한 예를 선정하여 제시한 것일 뿐, 이 발명의 기술적 사상이 반드시 이 실시예에만 의해서 한정되거나 제한되는 것은 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 다양한 변화와 변경이 가능함은 물론, 균등한 타의 실시예가 가능함을 밝혀 둔다.

이 발명의 실시예에 따른 등시전송 효율을 인터페이스 장치의 구성은, 기능 및 역할의 차이를 제외하고는 도 1에 도시되어 있는 하드웨어적인 구성과 동일하므로 이를 그대로 이용하기로 하며, 링크칩(2)과 인터페이스를 통하여 연결되어 있으며 등시 데이터를 전송하는 응용 하드웨어(2)와, 호스트(1)와 인터페이스를 통하여 연결되어 있는 링크칩(3)을 포함하여 이루어지며, 데이터 전송을 주관하는 부분에서 전송단에서 수신단에게 유효한 데이터를 보내겠다는 것을 알려주는 플래그신호(apktflag)와 데이터 버스에 유효한 데이터가 실려서 이동중임을 나타내는 유효신호(avalid)를 생성하며, 링크칩(3)에서 응용 하드웨어(2)로 IEEE 1394 버스에서 수신한 데이터를 이동시키는 경우 IEEE 1394 버스에서 수신한 패킷 데이터에 오류가 있는 경우 이를 응용 하드웨어(2)에 알려주기 위하여 에러신호(aerror)를 사용하는 것을 특징으로 한다.

이 발명의 실시예에 따른 등시전송 효율을 높인 인터페이스 방법의 구성은, 도 3에 도시되어 있는 바와 같이, 플래그신호(apktflag)를 이용하여 전송단에서 수신단에게 유효한 데이터를 보내겠다는 것을 알려주는 단계와, 유효신호(avalid)를 이용하여 데이터 버스에 유효한 데이터가 실려서 이동중임을 나타내는 단계와, 에러신호(aerror)를 이용하여 링크칩(3)에서 응용 하드웨어(2)로 IEEE 1394 버스에서 수신한 데이터를 이동시키는 경우 IEEE 1394 버스에서 수신한 패킷 데이터에 오류가 있는 경우 이를 응용 하드웨어(2)에 알려주는 단계를 포함하여 이루어진다.

상기한 구성에 의한, 이 발명의 실시예에 따른 등시전송 효율을 높인 인터페이스 장치 및 방법의 작용은 다음과 같다.

응용 하드웨어(2)의 경우 평균적으로 일정한 등시 데이터를 링크칩(3)으로 전송하여야 한다. 이 시점을 링크칩(3)은 알려 줄 필요가 있는데 이를 위하여 동기신호(cycle_sync)를 정의하고, 응용 하드웨어(2)와 링크칩(3)의 데이터 전송규약을위하여 유효신호(avalid), 플래그신호(apktflag), 에러신호(aerror)를 정의한다.

상기한 유효신호(avalid), 플래그신호(apktflag)는 데이터 전송을 주관하는 부분에서 만드는 신호이다. 즉, IEEE 1394 버스로 데이터를 전송하고자 하는 경우에는 응용 하드웨어(2)에서 플래그신호(apktflag)와 유효신호(avalid)를 만들고, IEEE 1394 버스로부터 데이터를 수신하는 경우에는 링크칩(3)이 플래그신호(apktflag)와 유효신호(avalid)를 만든다.

상기한 플래그신호(apktflag)는 전송단에서 수신단에게 유효한 데이터를 보내겠다는 것을 알려주는 신호로 전송의 시작과 끝을 알려준다.

그리고, 상기한 유효신호(avalid)는 데이터 버스에 유효한 데이터가 실려서 이동중임을 나타낸다. 이는 특히 응용 하드웨어(2)에서 규칙적으로 데이터를 만들어내지 못하는 경우에 유효하다.

또한, 상기한 에러신호(aerror)는 링크칩(3)에서 응용 하드웨어(2)로 IEEE 1394 버스에서 수신한 데이터를 이동시키는 경우 IEEE 1394 버스에서 수신한 패킷 데이터에 오류가 있는 경우 이를 응용 하드웨어(2)에 알려주기 위하여 사용된다. 응용 하드웨어(2)의 응용 프로그램에 따라서 오류가 있는 패킷 데이터를 사용할 수도 사용하지 않을 수도 있다.

도 3에는 표시되어 있지는 않지만 링크칩(3)에서 매 등기 사이클마다 생성되는 지역적인 동기신호를 이용하여서 응용 하드웨어(2)가 일정한 속도로 데이터를 링크칩(3)으로 공급하게 된다. 이 경우에, 응용 하드웨어(2)에서 데이터를 생성하는 속도와 IEEE 1394 버스로 전송하는 속도는 항상 일정하지 않으므로 이를 적절하게 조절해 주어야 하는데, IEEE 1394 등시 데이터 전송규약은 이를 지역적인 동기신호를 이용하여서 조절할 수 있는 구조로 되어 있다. 따라서 별도의 핸드세이크를 필요로 하지 않는다.

이와 함께 본 발명에서는 응용 프로그램에 상관없이 간단한 몇 개의 신호의 조합으로 등시 데이터를 IEEE 1394 버스로 전송하거나 혹은 그 반대의 동작을 할 수가 있다.

IEEE 1394 버스는 버스 안으로 새로운 노드가 추가되거나 삭제될 때, 혹은 버스 내부의 문제 때문에 초기화 과정이 필요하다. 그리고, 이 초기화 기간동안 버스상에는 응용 프로그램 데이터가 이동할 수 없게 된다. 그러므로, 실시간 동영상 처리기와 같은 응용 프로그램에서는 이 기간동안에 만들어지는 데이터는 의미가 없는 데이터가 된다.

하지만, 비교적 시간에 민감하지 않은 응용 프로그램은 이 기간동안에 만들어진 데이터를 이용할 수도 있다. 그러므로 도 4에서와 같이 제어 레지스터의 두 비트를 할당하여서 응용 프로그램의 특성에 맞게 사용할 수 있도록 한다.

선입선출큐(FIFO)의 쓰기 포인터(write pointer)와 읽기 포인터(read pointer)는 2비트로 구성되어 있는 제어 레지스터의 비트 조합에 의해서 초기화된다. 즉, 버스 초기화 구간에서 응용 하드웨어(2)의 특성에 따라서 그동안 선입선출큐(FIFO)에 저장된 등시 데이터를 효율적으로 처리하기 위하여 제어 레지스터에 두개의 비트를 할당하여 선입선출큐(FIFO)의 제어를 한다.

이상의 설명에서와 같이 이 발명의 실시예에서, 응용 하드웨어와 링크칩의 사이에 핸드세이크가 필요없이 효율적인 데이터 전달을 위한 프로토콜을 제공하고, 버스 초기화 구간 동안에 제어 레지스터를 이용하여 응용 하드웨어와 주고 받는 데이터를 응용 프로그램의 특성에 맞게 제어할 수 있는 효과를 가진 등시전송 효율을 높인 인터페이스 장치 및 방법을 제공할 수가 있다. 이 발명의 이와 같은 효과는 등시 전송 분야에서 이 발명의 기술적 사상의 범위를 벗어나지 않는 범위내에서 다양하게 응용되어 이용될 수가 있다.

Claims (4)

1. 링크칩과 인터페이스를 통하여 연결되어 있으며 등시 데이터를 전송하는 응용 하드웨어와, 호스트와 인터페이스를 통하여 연결되어 있는 링크칩을 포함하여 이루어지며, 데이터 전송을 주관하는 부분에서 전송단에서 수신단에게 유효한 데이터를 보내겠다는 것을 알려주는 플래그신호와 데이터 버스에 유효한 데이터가 실려서 이동중임을 나타내는 유효신호를 생성하며, 링크칩에서 응용 하드웨어로 IEEE 1394 버스에서 수신한 데이터를 이동시키는 경우 IEEE 1394 버스에서 수신한 패킷 데이터에 오류가 있는 경우 이를 응용 하드웨어에 알려주기 위하여 에러신호를 사용하는 것을 특징으로 하는 등시전송 효율을 높인 인터페이스 장치.
2. 제1항에 있어서,

   상기한 응용 하드웨어는 쓰기 포인터(write pointer)와 읽기 포인터(read pointer)가 2비트로 구성되어 있는 제어 레지스터의 비트 조합에 의해서 초기화되는 선입선출큐(FIFO)를 포함하여 이루어지는 것을 특징으로 하는 등시전송 효율을 높인 인터페이스 장치.
3. 제1항에 있어서, 상기한 응용 하드웨어는 링크칩에서 매 등기 사이클마다 생성되는 지역적인 동기신호를 이용하여서 일정한 속도로 데이터를 링크칩으로 공급하는 것을 특징으로 하는 등시전송 효율을 높인 인터페이스 장치.
4. 플래그신호를 이용하여 전송단에서 수신단에게 유효한 데이터를 보내겠다는 것을 알려주는 단계;

   유효신호를 이용하여 데이터 버스에 유효한 데이터가 실려서 이동중임을 나타내는 단계; 및

   에러신호를 이용하여 링크칩에서 응용 하드웨어로 IEEE 1394 버스에서 수신한 데이터를 이동시키는 경우 IEEE 1394 버스에서 수신한 패킷 데이터에 오류가 있는 경우 이를 응용 하드웨어에 알려주는 단계

   를 포함하여 이루어지는 것을 특징으로 하는 등시전송 효율을 높인 인터페이스 방법.