JP3951749B2 - データ通信装置 - Google Patents
データ通信装置 Download PDFInfo
- Publication number
- JP3951749B2 JP3951749B2 JP2002060543A JP2002060543A JP3951749B2 JP 3951749 B2 JP3951749 B2 JP 3951749B2 JP 2002060543 A JP2002060543 A JP 2002060543A JP 2002060543 A JP2002060543 A JP 2002060543A JP 3951749 B2 JP3951749 B2 JP 3951749B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- speed
- transmission
- midi
- interval
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Communication Control (AREA)
- Small-Scale Networks (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、低速の規格のデータを高速の規格の通信路を介して送信するデータ通信装置に関する。
【０００２】
【発明が解決しようとする課題】
パーソナルコンピュータは、高速のインターフェイス規格であるＩＥＥＥ１３９４シリアルバスやＵＳＢ２．０、中速のインターフェイス規格であるＵＳＢ(Universal Serial Bus)などのインタフェースを備えており、このようなインターフェイスを介してＭＩＤＩ（Musical Instrument Digital Interface）など低速なインターフェイス規格のデータも送受信するようになってきている。上記ＩＥＥＥ１３９４は１００〜４００Ｍｂｐｓ、ＵＳＢは１２Ｍｂｐｓ、ＵＳＢ２．０は４８０Ｍｂｐｓ程度のデータ伝送速度を有するのに対し、ＭＩＤＩ規格は３１．２５ｋＨｚの基準クロックに従っており、データ伝送速度は３１．２５ｋｂｐｓ程度である。
【０００３】
また、パーソナルコンピュータ上のシーケンスプログラムでＭＩＤＩデータを生成した場合、複雑なコントロールチェンジデータや１６チャンネルを超えるチャンネル数のデータ、すなわち、処理速度が上記ＭＩＤＩ規格の伝送速度で伝送できる伝送量を超えるデータが容易に発生し得る。このような状況は複数のＭＩＤＩ機器でＭＩＤＩデータを生成した場合も同様である。このようにＭＩＤＩ規格の伝送速度で伝送できる伝送量を超えるデータであっても上記ＩＥＥＥ１３９４シリアルバスやＵＳＢを用いればこれを他の外部機器へ伝送することができるが、他の外部機器がＭＩＤＩ規格のインターフェイスを備えるいわゆるＭＩＤＩ機器であった場合、ＭＩＤＩ規格の伝送速度を超えて送られてくるデータを取りこぼしてしまい、十分なデータ処理ができないという問題点があった。
【０００４】
この発明は、ＩＥＥＥ１３９４シリアルバスなどの高速の伝送系を用いてＭＩＤＩなどの低速の規格のデータを送受信する場合でも、これを正常に送受信することができるデータ通信装置を提供することを目的とする。
【０００５】
【課題を解決するための手段】
請求項１の発明は、ＭＩＤＩ規格の処理速度でデータを処理するデータ処理手段で処理されるべきデータを、前記ＭＩＤＩ規格の処理速度よりも高速に生成可能なデータ生成手段と、前記ＭＩＤＩ規格の処理速度よりも高速に、ＩＥＥＥ１３９４シリアルバス、またはＵＳＢを介してデータ伝送する高速通信手段と、前記データ生成手段および高速通信手段の間に挿入され、データ生成手段が生成したデータをバッファし、前記ＭＩＤＩ規格の周期で１ビットのデータを高速通信手段へ出力する間隔制御手段と、を備え、前記間隔制御手段は、前記ＭＩＤＩ規格の周期で基準クロック信号を生成する間隔規定信号生成手段を含み、前記基準クロック信号に同期して１ビットのデータの出力の間隔を制御することを特徴とする。
請求項２の発明は、前記間隔制御手段は、該間隔制御手段に今回入力したデータとその直前に入力したデータとの間隔が前記ＭＩＤＩ規格の周期を超えているときには、前記基準クロック信号の生成タイミングをリセットし、該今回入力したデータを直ちに出力することを特徴とする。
【０００６】
前記間隔制御手段は、該間隔制御手段に今回入力したデータとその直前に入力したデータとの間隔が前記所定の処理速度に対応した周期を超えているときには、該今回入力したデータが直ちに出力されるように構成することが出来る。これを実現するには、例えば、今回入力したデータとその直前に入力したデータとの間隔が前記所定の処理速度に対応した周期を超えているときは、今回入力したデータの入力タイミングで、前記間隔規定信号生成手段が生成する前記処理速度に対応した周期の信号をリセットする。
【０００７】
前記データ生成手段としては、例えばＭＩＤＩデータを生成する手段を使用することが出来る。また、前記高速通信手段としては、例えばＩＥＥＥ１３９４シリアルバスまたはＵＳＢを介してデータを送受信する手段を使用することが出来る。
【０００８】
この発明では、間隔制御手段がデータ処理手段の処理速度に合わせて高速通信手段に入力するデータの送出間隔を制御する。高速通信手段は、データ処理手段に対してデータを送信するが、データの送出間隔がデータ処理手段のデータ処理速度に合わせられているため、伝送速度が高速であってもデータ処理手段の処理能力を超えたデータを供給することがない。したがって、受信側のデータ処理手段でデータを取りこぼすことがない。このように、受信側のデータ処理手段でデータを取りこぼすことがないことが保証されるため、送信側が受信側にデータの処理の状況を問い合わせる必要がなくなる。また、高速通信手段を介してデータの送出間隔が短い状態でデータ伝送された場合でも、受信側でデータ処理手段へ出力する間隔を適正に制御する（伸ばす）ことにより、データ処理手段に対して処理能力を超えたデータを供給することがない。
【０００９】
また、データの間隔を制御するときに、今回入力したデータとその直前に入力したデータとの間隔が所定の処理速度に対応した周期（ＭＩＤＩ規格では、３２μｓ）を超えているときには、例えば、前記所定の処理速度に対応した周期の信号をリセットする処理を行うことで、該今回入力したデータが直ちに出力されるようになる。こうすると、データ送出が間断のある状態で送られているときに、データ送出の途切れた後に最初にデータが入力されるとそのデータは、次のクロック（所定の処理速度に対応した周期の信号）を待つことなく直ちに送出されるようになる。データ送出が間断のある状態で送られているときには、このような状況は相当に発生すると考えられるため、全体としてのデータ通信時間の遅延抑止効果は大きいものとなる。
【００１０】
【発明の実施の形態】
図面を参照してこの発明の実施形態であるデータ通信装置について説明する。この装置は、ＭＩＤＩデータをＩＥＥＥ１３９４シリアルバスを介してＩｓｏｃｒｏｎｏｕｓ方式で伝送する装置を例に上げて説明する。Ｉｓｏｃｒｏｎｏｕｓ方式は、ハンドシェイクなしでＭＩＤＩデータなどを伝送するための方式である。
【００１１】
図１は上記データ通信装置のブロック図、図２は同データ通信装置におけるデータ通信速度の制御方式を説明する図である。送信データ生成手段１は、例えばパーソナルコンピュータで動作する自動演奏シーケンスプログラムであり、ＭＩＤＩの標準クロックである３１．２５ｋＨｚ（３２μｓ周期）より短い周期でＭＩＤＩデータを生成する機能を有するものである。この送信データ生成手段１が生成したデータ（ＭＩＤＩデータ）は、送信ＦＩＦＯ２にバッファされる。送信ＦＩＦＯ２にバッファされたデータはデータの送出間隔を制御する送出間隔制御手段３に読み出され、高速通信データ送出手段５に入力される。送出間隔制御手段３は、データの送出間隔を規定する信号であるクロックを生成する送出間隔規定信号生成手段３ａと、そのクロックが入力され、クロックに同期して送信ＦＩＦＯ２にバッファに記憶されているデータを出力する送出間隔設定手段３ｂを含んでいる。送出間隔設定手段３ｂから送出間隔規定信号生成手段３ａに対しては、クロックをリセットするリセット信号が出力可能となっている。送出間隔設定手段３ｂおよび送出間隔規定信号生成手段３ａはそれぞれハードウェアで構成してもよいが、上記パーソナルコンピュータ上で動作するソフトウェアで構成してもよい。また、送信ＦＩＦＯ２もパーソナルコンピュータのＲＡＭを用いて構成してもよい。
【００１２】
送出間隔規定信号生成手段３ａは、この実施形態ではＭＩＤＩ規格の基準クロック周波数である３１．２５ｋＨｚのクロックを発生して、これを上記データの送出間隔を規定する信号として送出間隔設定手段３ｂに供給する。送出間隔設定手段３ｂは、送出間隔規定信号生成手段３ａから入力されるクロックに従って送信ＦＩＦＯ２にバッファされているＭＩＤＩデータ（１ビットのデータ）を読み出し、入力されたクロックの間隔でこのＭＩＤＩデータを高速通信データ送出手段５に入力する。
【００１３】
高速通信データ送出手段５、高速通信路６および高速通信データ受信手段７は、たとえばＩＥＥＥ１３９４規格の通信手段であり、上記ＭＩＤＩ規格の数千倍の速度である１００Ｍｂｐｓ〜４００Ｍｂｐｓの通信速度でデータを送受することができる。高速通信データ送出手段５は、送出間隔制御手段３から入力されたＭＩＤＩデータを高速通信路６を介して高速通信データ受信手段７に送信する。この送受信処理は、厳密には伝送速度が変動せぬよう帯域保証されるべきであるが、高速通信路６の伝送速度がＭＩＤＩ規格の伝送速度に比べて極めて早い速度で行われるため、ＭＩＤＩデータの伝送はタイムラグなく瞬時に行われ、伝送速度の変動はほとんどないと考えて差し支えない。
【００１４】
そして、高速通信データ受信手段７は、高速通信データ送出手段５から高速通信路６を介して送られてきたＭＩＤＩデータを受信して低速通信データ送出手段８に入力する。ここで、高速通信データ受信手段７および低速通信データ送出手段８は上記送信データ生成手段１を含む装置（たとえばパーソナルコンピュータ）とは別の装置である。低速通信データ送出手段８は、高速通信データ受信手段７から入力されたデータをバッファし、ＭＩＤＩ規格に準拠したデータ形式に変換してＭＩＤＩインタフェースなどの低速通信路に送出する。低速通信路の先には例えばＭＩＤＩ音源などが接続されている。この低速通信データ送出手段８がこの発明のデータ処理手段に対応するが、この低速通信データ送出手段８を省略し、データ処理手段としてＭＩＤＩ音源を直接高速通信データ受信手段７に接続し、ＭＩＤＩ規格の伝送間隔で送信されるデータを直接受信するようにしてもよい。
【００１５】
このように送信側で通信速度を制御することにより、ＩＥＥＥ１３９４シリアルバスなどの高速通信路６を介して低速の規格のＭＩＤＩデータを伝送しても、データ処理手段の処理能力を超えたデータを供給することがない。したがって、受信側のデータ処理手段でデータを取りこぼすことがない。そして、受信側のデータ処理手段である低速の規格の装置でデータを取りこぼすことがないことが保証されるため、送信側が受信側にデータの処理の状況を問い合わせる必要がなくなる。なお、高速通信路６はＩＥＥＥ１３９４シリアルバスに限定されない。たとえばＵＳＢであってもよいし、ＩＳＤＮ（Integrated Service Digital Network)やＡＤＳＬ(Asymmetric Digital Subscriber Line)もしくはＥｔｈｅｒｎｅｔ（登録商標）やＩＥＥＥ８０２．１１（いわゆる無線ＬＡＮ）であってもよい。また、送受信されるデータはＭＩＤＩデータに限定されない。
【００１６】
なお、送信データ生成手段１は、ＭＩＤＩ規格の伝送速度で伝送できる伝送量を超えるデータを生成できるものであるが、データは常時おなじ間隔で生成されているものではなく、間断のある状況で生成されることが一般的である。従って、データを生成する速度が高速であっても、生成が途切れている間に、溜まったデータを送出することでデータを捨てることなく送信することが可能である。
【００１７】
また、送出間隔制御手段３は、送信データ生成手段１（送信ＦＩＦＯ２）からのデータが途切れてから最初のデータが入力されたとき、このデータの入力タイミングでクロック(送出間隔規定信号生成手段３ａで生成されデータの送出間隔を規定する信号)の発生タイミングをリセットするようにすれば、次のクロックを待たなくてもデータ送出が直ちに行われることになるため時間遅れを少なくすることができる。
図３（Ａ）は、送出間隔設定手段３ｂがこのクロックの発生タイミングをリセットする場合の処理動作を示すフローチャートである。ステップｓ１では送信ＦＩＦＯ２にデータがあるかを監視している。データがない場合にはデータが入力されるまで待機する。データが入力されれば、今回入力したデータとその直前に入力したデータとの間隔が所定の処理速度に対応した周期（ＭＩＤＩ規格では、ＭＩＤＩの基準クロック間隔３２μｓ）を超えているかどうかの判定を行う（ステップｓ２）。超えていなければ、送出間隔規定信号生成手段３ａからのクロックに同期してデータを出力する(ステップｓ３)。今回入力したデータとその直前に入力したデータとの間隔が上記３２μｓを超えていれば、送出間隔設定手段３ｂが送出間隔規定信号生成手段３ａに対してリセット信号を出し、送出間隔規定信号生成手段３ａでのクロックの発生タイミングをリセットする（ステップｓ４）。そして、ステップｓ３に進んで、データを出力する。このときのステップｓ３では、ステップｓ４でクロックの発生タイミングがリセットされているため、入力された今回のデータは直ちに出力されることとなる。なお、図３（Ａ）の動作では、図１に示す送出間隔規定信号生成手段３ａはソフトウエアカウンタで構成され、このカウンタがＭＩＤＩの基準クロックに合わせて３２μｓ毎の信号を常時発生している。上記リセット信号によりこのカウンタがリセットされることになる。
【００１８】
また、図３（Ｂ）に示す動作でデータの送出間隔を制御することも出来る。
【００１９】
ステップｓ１０では送信ＦＩＦＯ２にデータがあるかを監視している。データが入力されればこれを即座に高速通信データ送出手段５に向けて出力する（ステップｓ１１）。次に、ＭＩＤＩの基準クロックに合わせて３２μｓウェイトし（ステップｓ１２）、こののちステップｓ１０に戻る。ステップｓ１２では、ソフトウエアカウンタにより３２μｓを計時している。したがって、ステップｓ１２の処理により、ソフトウエア上のＭＩＤＩ基準タイミングが生成されていて、通常は、ＭＩＤＩ基準クロックの周期でデータ出力されていき、今回入力したデータとその直前に入力したデータとの間隔が上記３２μｓを超えていれば、ステップｓ１０からステップｓ１１に進んだときに、そのＭＩＤＩ基準クロックが実質的にリセットされたのと等価となる。最初にデータが入力されたときも同様である。このようなソフトウエアによる処理では、ステップｓ１２が、上記送出間隔規定信号生成手段３ａで生成される信号によるデータの送出間隔の制御に対応している。
【００２０】
このように、データ送出が間断のある状態で送られているときに、データ送出の途切れた後に最初にデータが入力されるとそのデータは、次のＭＩＤＩ基準クロック（所定の処理速度に対応した周期の信号）のタイミングを待つことなく直ちに送出されるようになる。データ送出が間断のある状態で送られているときには、かかる状況は相当に発生すると考えられるため、全体としてのデータ通信時間の遅延抑止効果は大きいものとなる。
【００２１】
上記実施形態では、高速に発生される低速の規格のデータの転送間隔を高速通信路の手前で低速の規格の転送間隔に制御して受信側での取りこぼしがないようにしているが、高速通信路の受信側でデータの転送間隔を低速の規格に合わせるように制御し、高速通信路では高速のままデータを伝送するようにして多量のデータを送受信できるようにしてもよい。この場合は高速通信路は低速通信路に対して高速であれば伝送速度が一定でなくてもよい。
【００２２】
高速通信路の受信側でデータの伝送速度を低速規格に合わせた場合の本発明の別の実施形態に係るデータ送受信装置を図４に示す。
【００２３】
送信データ生成手段１１は、高速でデータ（ＭＩＤＩデータ）を生成する。ここで高速とはＭＩＤＩの基準クロック３１．２５ｋＨｚ（３２μｓ周期）よりも短い周期のことである。生成されたデータは、そのまま高速通信データ送出手段１２に入力される。高速通信データ送出手段１２、高速通信路１３および高速通信データ受信手段１４は、例えばＩＥＥＥ１３９４規格の通信手段であり、１００〜４００Ｍｂｐｓの通信速度を有するため、送信データ生成手段１１から入力されたＭＩＤＩデータを取りこぼすことなく高速通信データ受信手段１４に受け渡すことができる。
【００２４】
高速通信データ受信手段１４は、受信したデータを転送間隔制御手段１５に入力する。なお転送間隔制御手段１５は図示しない受信バッファ、および、図示しない転送間隔規定信号生成手段を含んでいる。転送間隔規定信号生成手段は、図１の送出間隔規定信号生成手段３ａと同様な機能を持つものであり、ハードウエアで構成することも出来るし、ソフトウエア上の処理で構成することも出来る。転送間隔制御手段１５は、入力された高速のＭＩＤＩデータをバッファし、ＭＩＤＩ規格の基準クロックである３１．２５ｋＨｚの間隔で再出力する。このとき、入力されたデータをＭＩＤＩ規格に準拠したデータ形式に変換して出力する。
【００２５】
このように受信側で転送速度を制御することにより、ＩＥＥＥ１３９４シリアルバスなどの高速通信路１３を介して低速の規格のＭＩＤＩデータが高速に送られてきた場合でも、データを取りこぼすことなく受信することができ、且つ、このデータをＭＩＤＩ規格に準拠した形式、速度で転送することができる。なお、高速通信路１３はＩＥＥＥ１３９４シリアルバスに限定されない。たとえばＵＳＢであってもよいし、ＩＳＤＮやＡＤＳＬもしくはＥｔｈｅｒｎｅｔ（登録商標）やＩＥＥＥ８０２．１１（いわゆる無線ＬＡＮ）であってもよい。また、送受信されるデータはＭＩＤＩデータに限定されない。
【００２６】
なお、送信データ生成手段１１は、ＭＩＤＩの基準クロックよりも高速にデータを生成できるものであるが、データは常に同じ間隔で生成されているものではなく、間断をもって生成されることが一般的である。従って、データを生成する速度が高速であっても、生成が途切れている間に、溜まったデータを転送することでデータを捨てることなく転送することが可能である。
【００２７】
また、転送間隔制御手段１５は、高速通信データ受信手段１４から間断の後に最初のデータが入力されたとき、このデータの入力タイミング後直ちにそのデータを出力させる。すなわち、高速通信データ受信手段１４から転送間隔制御手段１５に今回入力したデータとその直前に入力したデータとの間隔がＭＩＤＩの基準クロック周期の３２μｓを超えているときには、該今回入力したデータが直ちに出力されるように処理する。具体的には、転送間隔制御手段１５内の転送間隔規定信号生成手段として、３２μｓ周期のクロックを発生するクロック発生手段を使用する場合、最初のデータの入力タイミングでこのクロックをリセットする。または、図３（Ｂ）のように、３２μｓをウエイトするステップＳ１２の次にステップＳ１０で入力データの有無を判定し、データがあればステップＳ１１で直ちにそのデータを出力する。こうすると、データ送出が間断のある状態で送られているときに、データ送出の途切れた後に最初にデータが入力されるとそのデータは、直ちに送出されるようになる。データ送出が間断のある状態で送られているときには、このような状況は相当に発生すると考えられるため、全体としてのデータ通信時間の遅延抑止効果は大きいものとなる。
【００２８】
また、図４の構成において、転送間隔制御手段１５に複数の出力ポートを設け、高速で入力されたＭＩＤＩデータを上記複数の出力ポートに振り分けて出力するようにしてもよい。このように転送間隔制御手段に複数の出力ポートを設けた実施形態を図５に示す。
【００２９】
図５において、高速通信データ受信手段１４は、高速通信路１３を介して高速通信データ送出手段１２から受信したＭＩＤＩデータを転送間隔制御手段２５に入力する。転送間隔制御手段２５は、入力された高速のＭＩＤＩデータをＭＩＤＩ規格に準拠した方式のデータに変換し、ＭＩＤＩ基準クロック３１．２５ｋＨｚの間隔に制御して出力する。このとき、そのデータを（たとえばチャンネルに基づいて）複数系列に振り分け、それぞれの系列に対してＭＩＤＩ基準クロックの間隔で出力する。このようにデータを複数の系列に振り分けてＭＩＤＩ基準クロックの間隔で出力するようにしていることにより、データの出力先がそれぞれ低速の装置であっても複数の装置で全てのデータを処理することができる。
【００３０】
なお、上述の最初の実施形態では、送出間隔規定信号生成手段３ａによって生成されるクロックがＭＩＤＩ規格の基準クロック（３１．２５ｋＨｚ）であるとしたが、この基準クロック（３１．２５ｋＨｚ）の１／Ｎ倍の周波数のクロックにすることも出来る。この場合、Ｎ個のＭＩＤＩ信号をまとめて高速通信データ送出手段５に入力することになり、高速通信路６を介して送信されたＮ個のＭＩＤＩ信号を受信側で分解して、上述の実施形態と同様な受信処理と転送処理を行うことになる。
【００３１】
【発明の効果】
以上のようにこの発明によれば、送信側が受信側にデータ処理の状況を問い合わせなくとも、高速の通信路を用いて低速で送受信される規格のデータを取りこぼしなく送受信することができる。
【図面の簡単な説明】
【図１】この発明が適用されるＭＩＤＩデータ送受信システムのブロック図
【図２】同ＭＩＤＩデータ送受信システムにおけるデータの送受信を説明する図
【図３】同ＭＩＤＩデータ送受信システムにおける送出間隔制御手段の処理動作を示すフローチャート
【図４】この発明の他の実施形態におけるデータの送受信を説明する図
【図５】この発明の他の実施形態におけるデータの送受信を説明する図
【符号の説明】
１…送信データ生成手段、
２…送信ＦＩＦＯ、
３…送出間隔制御手段、
３ａ…送出間隔規定信号生成手段、
３ｂ…送出間隔設定手段、
５…高速通信データ送出手段、
６…高速通信路、
７…高速通信データ受信手段、
８…低速通信データ送出手段、
１１…送信データ生成手段、
１２…高速通信データ送出手段、
１３…高速通信路、
１４…高速通信データ受信手段、
１５、２５…転送間隔制御手段
【発明の属する技術分野】
この発明は、低速の規格のデータを高速の規格の通信路を介して送信するデータ通信装置に関する。
【０００２】
【発明が解決しようとする課題】
パーソナルコンピュータは、高速のインターフェイス規格であるＩＥＥＥ１３９４シリアルバスやＵＳＢ２．０、中速のインターフェイス規格であるＵＳＢ(Universal Serial Bus)などのインタフェースを備えており、このようなインターフェイスを介してＭＩＤＩ（Musical Instrument Digital Interface）など低速なインターフェイス規格のデータも送受信するようになってきている。上記ＩＥＥＥ１３９４は１００〜４００Ｍｂｐｓ、ＵＳＢは１２Ｍｂｐｓ、ＵＳＢ２．０は４８０Ｍｂｐｓ程度のデータ伝送速度を有するのに対し、ＭＩＤＩ規格は３１．２５ｋＨｚの基準クロックに従っており、データ伝送速度は３１．２５ｋｂｐｓ程度である。
【０００３】
また、パーソナルコンピュータ上のシーケンスプログラムでＭＩＤＩデータを生成した場合、複雑なコントロールチェンジデータや１６チャンネルを超えるチャンネル数のデータ、すなわち、処理速度が上記ＭＩＤＩ規格の伝送速度で伝送できる伝送量を超えるデータが容易に発生し得る。このような状況は複数のＭＩＤＩ機器でＭＩＤＩデータを生成した場合も同様である。このようにＭＩＤＩ規格の伝送速度で伝送できる伝送量を超えるデータであっても上記ＩＥＥＥ１３９４シリアルバスやＵＳＢを用いればこれを他の外部機器へ伝送することができるが、他の外部機器がＭＩＤＩ規格のインターフェイスを備えるいわゆるＭＩＤＩ機器であった場合、ＭＩＤＩ規格の伝送速度を超えて送られてくるデータを取りこぼしてしまい、十分なデータ処理ができないという問題点があった。
【０００４】
この発明は、ＩＥＥＥ１３９４シリアルバスなどの高速の伝送系を用いてＭＩＤＩなどの低速の規格のデータを送受信する場合でも、これを正常に送受信することができるデータ通信装置を提供することを目的とする。
【０００５】
【課題を解決するための手段】
請求項１の発明は、ＭＩＤＩ規格の処理速度でデータを処理するデータ処理手段で処理されるべきデータを、前記ＭＩＤＩ規格の処理速度よりも高速に生成可能なデータ生成手段と、前記ＭＩＤＩ規格の処理速度よりも高速に、ＩＥＥＥ１３９４シリアルバス、またはＵＳＢを介してデータ伝送する高速通信手段と、前記データ生成手段および高速通信手段の間に挿入され、データ生成手段が生成したデータをバッファし、前記ＭＩＤＩ規格の周期で１ビットのデータを高速通信手段へ出力する間隔制御手段と、を備え、前記間隔制御手段は、前記ＭＩＤＩ規格の周期で基準クロック信号を生成する間隔規定信号生成手段を含み、前記基準クロック信号に同期して１ビットのデータの出力の間隔を制御することを特徴とする。
請求項２の発明は、前記間隔制御手段は、該間隔制御手段に今回入力したデータとその直前に入力したデータとの間隔が前記ＭＩＤＩ規格の周期を超えているときには、前記基準クロック信号の生成タイミングをリセットし、該今回入力したデータを直ちに出力することを特徴とする。
【０００６】
前記間隔制御手段は、該間隔制御手段に今回入力したデータとその直前に入力したデータとの間隔が前記所定の処理速度に対応した周期を超えているときには、該今回入力したデータが直ちに出力されるように構成することが出来る。これを実現するには、例えば、今回入力したデータとその直前に入力したデータとの間隔が前記所定の処理速度に対応した周期を超えているときは、今回入力したデータの入力タイミングで、前記間隔規定信号生成手段が生成する前記処理速度に対応した周期の信号をリセットする。
【０００７】
前記データ生成手段としては、例えばＭＩＤＩデータを生成する手段を使用することが出来る。また、前記高速通信手段としては、例えばＩＥＥＥ１３９４シリアルバスまたはＵＳＢを介してデータを送受信する手段を使用することが出来る。
【０００８】
この発明では、間隔制御手段がデータ処理手段の処理速度に合わせて高速通信手段に入力するデータの送出間隔を制御する。高速通信手段は、データ処理手段に対してデータを送信するが、データの送出間隔がデータ処理手段のデータ処理速度に合わせられているため、伝送速度が高速であってもデータ処理手段の処理能力を超えたデータを供給することがない。したがって、受信側のデータ処理手段でデータを取りこぼすことがない。このように、受信側のデータ処理手段でデータを取りこぼすことがないことが保証されるため、送信側が受信側にデータの処理の状況を問い合わせる必要がなくなる。また、高速通信手段を介してデータの送出間隔が短い状態でデータ伝送された場合でも、受信側でデータ処理手段へ出力する間隔を適正に制御する（伸ばす）ことにより、データ処理手段に対して処理能力を超えたデータを供給することがない。
【０００９】
また、データの間隔を制御するときに、今回入力したデータとその直前に入力したデータとの間隔が所定の処理速度に対応した周期（ＭＩＤＩ規格では、３２μｓ）を超えているときには、例えば、前記所定の処理速度に対応した周期の信号をリセットする処理を行うことで、該今回入力したデータが直ちに出力されるようになる。こうすると、データ送出が間断のある状態で送られているときに、データ送出の途切れた後に最初にデータが入力されるとそのデータは、次のクロック（所定の処理速度に対応した周期の信号）を待つことなく直ちに送出されるようになる。データ送出が間断のある状態で送られているときには、このような状況は相当に発生すると考えられるため、全体としてのデータ通信時間の遅延抑止効果は大きいものとなる。
【００１０】
【発明の実施の形態】
図面を参照してこの発明の実施形態であるデータ通信装置について説明する。この装置は、ＭＩＤＩデータをＩＥＥＥ１３９４シリアルバスを介してＩｓｏｃｒｏｎｏｕｓ方式で伝送する装置を例に上げて説明する。Ｉｓｏｃｒｏｎｏｕｓ方式は、ハンドシェイクなしでＭＩＤＩデータなどを伝送するための方式である。
【００１１】
図１は上記データ通信装置のブロック図、図２は同データ通信装置におけるデータ通信速度の制御方式を説明する図である。送信データ生成手段１は、例えばパーソナルコンピュータで動作する自動演奏シーケンスプログラムであり、ＭＩＤＩの標準クロックである３１．２５ｋＨｚ（３２μｓ周期）より短い周期でＭＩＤＩデータを生成する機能を有するものである。この送信データ生成手段１が生成したデータ（ＭＩＤＩデータ）は、送信ＦＩＦＯ２にバッファされる。送信ＦＩＦＯ２にバッファされたデータはデータの送出間隔を制御する送出間隔制御手段３に読み出され、高速通信データ送出手段５に入力される。送出間隔制御手段３は、データの送出間隔を規定する信号であるクロックを生成する送出間隔規定信号生成手段３ａと、そのクロックが入力され、クロックに同期して送信ＦＩＦＯ２にバッファに記憶されているデータを出力する送出間隔設定手段３ｂを含んでいる。送出間隔設定手段３ｂから送出間隔規定信号生成手段３ａに対しては、クロックをリセットするリセット信号が出力可能となっている。送出間隔設定手段３ｂおよび送出間隔規定信号生成手段３ａはそれぞれハードウェアで構成してもよいが、上記パーソナルコンピュータ上で動作するソフトウェアで構成してもよい。また、送信ＦＩＦＯ２もパーソナルコンピュータのＲＡＭを用いて構成してもよい。
【００１２】
送出間隔規定信号生成手段３ａは、この実施形態ではＭＩＤＩ規格の基準クロック周波数である３１．２５ｋＨｚのクロックを発生して、これを上記データの送出間隔を規定する信号として送出間隔設定手段３ｂに供給する。送出間隔設定手段３ｂは、送出間隔規定信号生成手段３ａから入力されるクロックに従って送信ＦＩＦＯ２にバッファされているＭＩＤＩデータ（１ビットのデータ）を読み出し、入力されたクロックの間隔でこのＭＩＤＩデータを高速通信データ送出手段５に入力する。
【００１３】
高速通信データ送出手段５、高速通信路６および高速通信データ受信手段７は、たとえばＩＥＥＥ１３９４規格の通信手段であり、上記ＭＩＤＩ規格の数千倍の速度である１００Ｍｂｐｓ〜４００Ｍｂｐｓの通信速度でデータを送受することができる。高速通信データ送出手段５は、送出間隔制御手段３から入力されたＭＩＤＩデータを高速通信路６を介して高速通信データ受信手段７に送信する。この送受信処理は、厳密には伝送速度が変動せぬよう帯域保証されるべきであるが、高速通信路６の伝送速度がＭＩＤＩ規格の伝送速度に比べて極めて早い速度で行われるため、ＭＩＤＩデータの伝送はタイムラグなく瞬時に行われ、伝送速度の変動はほとんどないと考えて差し支えない。
【００１４】
そして、高速通信データ受信手段７は、高速通信データ送出手段５から高速通信路６を介して送られてきたＭＩＤＩデータを受信して低速通信データ送出手段８に入力する。ここで、高速通信データ受信手段７および低速通信データ送出手段８は上記送信データ生成手段１を含む装置（たとえばパーソナルコンピュータ）とは別の装置である。低速通信データ送出手段８は、高速通信データ受信手段７から入力されたデータをバッファし、ＭＩＤＩ規格に準拠したデータ形式に変換してＭＩＤＩインタフェースなどの低速通信路に送出する。低速通信路の先には例えばＭＩＤＩ音源などが接続されている。この低速通信データ送出手段８がこの発明のデータ処理手段に対応するが、この低速通信データ送出手段８を省略し、データ処理手段としてＭＩＤＩ音源を直接高速通信データ受信手段７に接続し、ＭＩＤＩ規格の伝送間隔で送信されるデータを直接受信するようにしてもよい。
【００１５】
このように送信側で通信速度を制御することにより、ＩＥＥＥ１３９４シリアルバスなどの高速通信路６を介して低速の規格のＭＩＤＩデータを伝送しても、データ処理手段の処理能力を超えたデータを供給することがない。したがって、受信側のデータ処理手段でデータを取りこぼすことがない。そして、受信側のデータ処理手段である低速の規格の装置でデータを取りこぼすことがないことが保証されるため、送信側が受信側にデータの処理の状況を問い合わせる必要がなくなる。なお、高速通信路６はＩＥＥＥ１３９４シリアルバスに限定されない。たとえばＵＳＢであってもよいし、ＩＳＤＮ（Integrated Service Digital Network)やＡＤＳＬ(Asymmetric Digital Subscriber Line)もしくはＥｔｈｅｒｎｅｔ（登録商標）やＩＥＥＥ８０２．１１（いわゆる無線ＬＡＮ）であってもよい。また、送受信されるデータはＭＩＤＩデータに限定されない。
【００１６】
なお、送信データ生成手段１は、ＭＩＤＩ規格の伝送速度で伝送できる伝送量を超えるデータを生成できるものであるが、データは常時おなじ間隔で生成されているものではなく、間断のある状況で生成されることが一般的である。従って、データを生成する速度が高速であっても、生成が途切れている間に、溜まったデータを送出することでデータを捨てることなく送信することが可能である。
【００１７】
また、送出間隔制御手段３は、送信データ生成手段１（送信ＦＩＦＯ２）からのデータが途切れてから最初のデータが入力されたとき、このデータの入力タイミングでクロック(送出間隔規定信号生成手段３ａで生成されデータの送出間隔を規定する信号)の発生タイミングをリセットするようにすれば、次のクロックを待たなくてもデータ送出が直ちに行われることになるため時間遅れを少なくすることができる。
図３（Ａ）は、送出間隔設定手段３ｂがこのクロックの発生タイミングをリセットする場合の処理動作を示すフローチャートである。ステップｓ１では送信ＦＩＦＯ２にデータがあるかを監視している。データがない場合にはデータが入力されるまで待機する。データが入力されれば、今回入力したデータとその直前に入力したデータとの間隔が所定の処理速度に対応した周期（ＭＩＤＩ規格では、ＭＩＤＩの基準クロック間隔３２μｓ）を超えているかどうかの判定を行う（ステップｓ２）。超えていなければ、送出間隔規定信号生成手段３ａからのクロックに同期してデータを出力する(ステップｓ３)。今回入力したデータとその直前に入力したデータとの間隔が上記３２μｓを超えていれば、送出間隔設定手段３ｂが送出間隔規定信号生成手段３ａに対してリセット信号を出し、送出間隔規定信号生成手段３ａでのクロックの発生タイミングをリセットする（ステップｓ４）。そして、ステップｓ３に進んで、データを出力する。このときのステップｓ３では、ステップｓ４でクロックの発生タイミングがリセットされているため、入力された今回のデータは直ちに出力されることとなる。なお、図３（Ａ）の動作では、図１に示す送出間隔規定信号生成手段３ａはソフトウエアカウンタで構成され、このカウンタがＭＩＤＩの基準クロックに合わせて３２μｓ毎の信号を常時発生している。上記リセット信号によりこのカウンタがリセットされることになる。
【００１８】
また、図３（Ｂ）に示す動作でデータの送出間隔を制御することも出来る。
【００１９】
ステップｓ１０では送信ＦＩＦＯ２にデータがあるかを監視している。データが入力されればこれを即座に高速通信データ送出手段５に向けて出力する（ステップｓ１１）。次に、ＭＩＤＩの基準クロックに合わせて３２μｓウェイトし（ステップｓ１２）、こののちステップｓ１０に戻る。ステップｓ１２では、ソフトウエアカウンタにより３２μｓを計時している。したがって、ステップｓ１２の処理により、ソフトウエア上のＭＩＤＩ基準タイミングが生成されていて、通常は、ＭＩＤＩ基準クロックの周期でデータ出力されていき、今回入力したデータとその直前に入力したデータとの間隔が上記３２μｓを超えていれば、ステップｓ１０からステップｓ１１に進んだときに、そのＭＩＤＩ基準クロックが実質的にリセットされたのと等価となる。最初にデータが入力されたときも同様である。このようなソフトウエアによる処理では、ステップｓ１２が、上記送出間隔規定信号生成手段３ａで生成される信号によるデータの送出間隔の制御に対応している。
【００２０】
このように、データ送出が間断のある状態で送られているときに、データ送出の途切れた後に最初にデータが入力されるとそのデータは、次のＭＩＤＩ基準クロック（所定の処理速度に対応した周期の信号）のタイミングを待つことなく直ちに送出されるようになる。データ送出が間断のある状態で送られているときには、かかる状況は相当に発生すると考えられるため、全体としてのデータ通信時間の遅延抑止効果は大きいものとなる。
【００２１】
上記実施形態では、高速に発生される低速の規格のデータの転送間隔を高速通信路の手前で低速の規格の転送間隔に制御して受信側での取りこぼしがないようにしているが、高速通信路の受信側でデータの転送間隔を低速の規格に合わせるように制御し、高速通信路では高速のままデータを伝送するようにして多量のデータを送受信できるようにしてもよい。この場合は高速通信路は低速通信路に対して高速であれば伝送速度が一定でなくてもよい。
【００２２】
高速通信路の受信側でデータの伝送速度を低速規格に合わせた場合の本発明の別の実施形態に係るデータ送受信装置を図４に示す。
【００２３】
送信データ生成手段１１は、高速でデータ（ＭＩＤＩデータ）を生成する。ここで高速とはＭＩＤＩの基準クロック３１．２５ｋＨｚ（３２μｓ周期）よりも短い周期のことである。生成されたデータは、そのまま高速通信データ送出手段１２に入力される。高速通信データ送出手段１２、高速通信路１３および高速通信データ受信手段１４は、例えばＩＥＥＥ１３９４規格の通信手段であり、１００〜４００Ｍｂｐｓの通信速度を有するため、送信データ生成手段１１から入力されたＭＩＤＩデータを取りこぼすことなく高速通信データ受信手段１４に受け渡すことができる。
【００２４】
高速通信データ受信手段１４は、受信したデータを転送間隔制御手段１５に入力する。なお転送間隔制御手段１５は図示しない受信バッファ、および、図示しない転送間隔規定信号生成手段を含んでいる。転送間隔規定信号生成手段は、図１の送出間隔規定信号生成手段３ａと同様な機能を持つものであり、ハードウエアで構成することも出来るし、ソフトウエア上の処理で構成することも出来る。転送間隔制御手段１５は、入力された高速のＭＩＤＩデータをバッファし、ＭＩＤＩ規格の基準クロックである３１．２５ｋＨｚの間隔で再出力する。このとき、入力されたデータをＭＩＤＩ規格に準拠したデータ形式に変換して出力する。
【００２５】
このように受信側で転送速度を制御することにより、ＩＥＥＥ１３９４シリアルバスなどの高速通信路１３を介して低速の規格のＭＩＤＩデータが高速に送られてきた場合でも、データを取りこぼすことなく受信することができ、且つ、このデータをＭＩＤＩ規格に準拠した形式、速度で転送することができる。なお、高速通信路１３はＩＥＥＥ１３９４シリアルバスに限定されない。たとえばＵＳＢであってもよいし、ＩＳＤＮやＡＤＳＬもしくはＥｔｈｅｒｎｅｔ（登録商標）やＩＥＥＥ８０２．１１（いわゆる無線ＬＡＮ）であってもよい。また、送受信されるデータはＭＩＤＩデータに限定されない。
【００２６】
なお、送信データ生成手段１１は、ＭＩＤＩの基準クロックよりも高速にデータを生成できるものであるが、データは常に同じ間隔で生成されているものではなく、間断をもって生成されることが一般的である。従って、データを生成する速度が高速であっても、生成が途切れている間に、溜まったデータを転送することでデータを捨てることなく転送することが可能である。
【００２７】
また、転送間隔制御手段１５は、高速通信データ受信手段１４から間断の後に最初のデータが入力されたとき、このデータの入力タイミング後直ちにそのデータを出力させる。すなわち、高速通信データ受信手段１４から転送間隔制御手段１５に今回入力したデータとその直前に入力したデータとの間隔がＭＩＤＩの基準クロック周期の３２μｓを超えているときには、該今回入力したデータが直ちに出力されるように処理する。具体的には、転送間隔制御手段１５内の転送間隔規定信号生成手段として、３２μｓ周期のクロックを発生するクロック発生手段を使用する場合、最初のデータの入力タイミングでこのクロックをリセットする。または、図３（Ｂ）のように、３２μｓをウエイトするステップＳ１２の次にステップＳ１０で入力データの有無を判定し、データがあればステップＳ１１で直ちにそのデータを出力する。こうすると、データ送出が間断のある状態で送られているときに、データ送出の途切れた後に最初にデータが入力されるとそのデータは、直ちに送出されるようになる。データ送出が間断のある状態で送られているときには、このような状況は相当に発生すると考えられるため、全体としてのデータ通信時間の遅延抑止効果は大きいものとなる。
【００２８】
また、図４の構成において、転送間隔制御手段１５に複数の出力ポートを設け、高速で入力されたＭＩＤＩデータを上記複数の出力ポートに振り分けて出力するようにしてもよい。このように転送間隔制御手段に複数の出力ポートを設けた実施形態を図５に示す。
【００２９】
図５において、高速通信データ受信手段１４は、高速通信路１３を介して高速通信データ送出手段１２から受信したＭＩＤＩデータを転送間隔制御手段２５に入力する。転送間隔制御手段２５は、入力された高速のＭＩＤＩデータをＭＩＤＩ規格に準拠した方式のデータに変換し、ＭＩＤＩ基準クロック３１．２５ｋＨｚの間隔に制御して出力する。このとき、そのデータを（たとえばチャンネルに基づいて）複数系列に振り分け、それぞれの系列に対してＭＩＤＩ基準クロックの間隔で出力する。このようにデータを複数の系列に振り分けてＭＩＤＩ基準クロックの間隔で出力するようにしていることにより、データの出力先がそれぞれ低速の装置であっても複数の装置で全てのデータを処理することができる。
【００３０】
なお、上述の最初の実施形態では、送出間隔規定信号生成手段３ａによって生成されるクロックがＭＩＤＩ規格の基準クロック（３１．２５ｋＨｚ）であるとしたが、この基準クロック（３１．２５ｋＨｚ）の１／Ｎ倍の周波数のクロックにすることも出来る。この場合、Ｎ個のＭＩＤＩ信号をまとめて高速通信データ送出手段５に入力することになり、高速通信路６を介して送信されたＮ個のＭＩＤＩ信号を受信側で分解して、上述の実施形態と同様な受信処理と転送処理を行うことになる。
【００３１】
【発明の効果】
以上のようにこの発明によれば、送信側が受信側にデータ処理の状況を問い合わせなくとも、高速の通信路を用いて低速で送受信される規格のデータを取りこぼしなく送受信することができる。
【図面の簡単な説明】
【図１】この発明が適用されるＭＩＤＩデータ送受信システムのブロック図
【図２】同ＭＩＤＩデータ送受信システムにおけるデータの送受信を説明する図
【図３】同ＭＩＤＩデータ送受信システムにおける送出間隔制御手段の処理動作を示すフローチャート
【図４】この発明の他の実施形態におけるデータの送受信を説明する図
【図５】この発明の他の実施形態におけるデータの送受信を説明する図
【符号の説明】
１…送信データ生成手段、
２…送信ＦＩＦＯ、
３…送出間隔制御手段、
３ａ…送出間隔規定信号生成手段、
３ｂ…送出間隔設定手段、
５…高速通信データ送出手段、
６…高速通信路、
７…高速通信データ受信手段、
８…低速通信データ送出手段、
１１…送信データ生成手段、
１２…高速通信データ送出手段、
１３…高速通信路、
１４…高速通信データ受信手段、
１５、２５…転送間隔制御手段
Claims (2)
- ＭＩＤＩ規格の処理速度でデータを処理するデータ処理手段で処理されるべきデータを、前記ＭＩＤＩ規格の処理速度よりも高速に生成可能なデータ生成手段と、
前記ＭＩＤＩ規格の処理速度よりも高速に、ＩＥＥＥ１３９４シリアルバス、またはＵＳＢを介してデータ伝送する高速通信手段と、
前記データ生成手段および高速通信手段の間に挿入され、データ生成手段が生成したデータをバッファし、前記ＭＩＤＩ規格の周期で１ビットのデータを高速通信手段へ出力する間隔制御手段と、
を備え、
前記間隔制御手段は、前記ＭＩＤＩ規格の周期で基準クロック信号を生成する間隔規定信号生成手段を含み、前記基準クロック信号に同期して１ビットのデータの出力の間隔を制御するデータ通信装置。 - 前記間隔制御手段は、該間隔制御手段に今回入力したデータとその直前に入力したデータとの間隔が前記ＭＩＤＩ規格の周期を超えているときには、前記基準クロック信号の生成タイミングをリセットし、該今回入力したデータを直ちに出力することを特徴とする請求項１に記載のデータ通信装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002060543A JP3951749B2 (ja) | 2001-03-08 | 2002-03-06 | データ通信装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001064926 | 2001-03-08 | ||
| JP2001-64926 | 2001-03-08 | ||
| JP2002060543A JP3951749B2 (ja) | 2001-03-08 | 2002-03-06 | データ通信装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002335300A JP2002335300A (ja) | 2002-11-22 |
| JP3951749B2 true JP3951749B2 (ja) | 2007-08-01 |
Family
ID=26610869
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002060543A Expired - Fee Related JP3951749B2 (ja) | 2001-03-08 | 2002-03-06 | データ通信装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3951749B2 (ja) |
-
2002
- 2002-03-06 JP JP2002060543A patent/JP3951749B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002335300A (ja) | 2002-11-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5875175A (en) | Method and apparatus for time-based download control | |
| KR100320391B1 (ko) | 프레임구조를가지는등시성-소스데이타를전송하기위한네트워크 | |
| US7996588B2 (en) | Method and apparatus for real-time transport of multi-media information in a network | |
| US5727233A (en) | Byte-mode and burst-mode data transfer mechanism for a high-speed serial interface | |
| JPH10500547A (ja) | 音声通信装置 | |
| US6404770B1 (en) | Data communication interface with adjustable-size buffer | |
| JP2001177601A (ja) | Ｕｓｂデータ伝送装置およびデータ圧縮方法 | |
| US7321596B2 (en) | Packet control system and communication method | |
| JP2000049823A (ja) | 送信装置，受信装置及びこれらを用いるマルチレート伝送システム | |
| JP3951749B2 (ja) | データ通信装置 | |
| EP1882224B1 (en) | A system and method for transmitting data | |
| JP2002094600A (ja) | 通信装置および通信方法 | |
| US7508813B2 (en) | Local area network contention avoidance | |
| US7181555B2 (en) | Data communication apparatus, data communication method, and program | |
| JP3871177B2 (ja) | データ通信装置およびデータ通信方法 | |
| KR100966925B1 (ko) | 패킷 신호 프로세싱 아키텍쳐 | |
| CN115378921B (zh) | 基于raw的网络构架及数据传输方法 | |
| JP5902402B2 (ja) | データ出力調整装置、データ出力調整方法、ｒｇｍｉｉネットワークシステム、及び、ｒｇｍｉｉネットワーク通信路切替方法 | |
| JP3482893B2 (ja) | インターフェイス装置 | |
| JPH0690269A (ja) | データ伝送方法 | |
| EP4210288A1 (en) | Synchronized control of sensors in an ethernet network | |
| EP0596650A1 (en) | Apparatus & method for accommodating cable length delays using isochronous fifoing | |
| JP3581112B2 (ja) | データ送信方法および送信回路並びに通信機器 | |
| JP2001103093A (ja) | データ伝送方法及びデータ伝送装置 | |
| JP3675724B2 (ja) | セル遅延削減方法及びセル遅延削減システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040924 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060405 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060620 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060821 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060912 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061113 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070403 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070416 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110511 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130511 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140511 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |