RU2248039C2 - Устройство повышения быстродействия работы адаптера локальной вычислительной сети ethernet - Google Patents
Устройство повышения быстродействия работы адаптера локальной вычислительной сети ethernet Download PDFInfo
- Publication number
- RU2248039C2 RU2248039C2 RU92007172/63A RU92007172A RU2248039C2 RU 2248039 C2 RU2248039 C2 RU 2248039C2 RU 92007172/63 A RU92007172/63 A RU 92007172/63A RU 92007172 A RU92007172 A RU 92007172A RU 2248039 C2 RU2248039 C2 RU 2248039C2
- Authority
- RU
- Russia
- Prior art keywords
- input
- network
- output
- data
- local area
- Prior art date
Links
Images
Landscapes
- Small-Scale Networks (AREA)
Abstract
Изобретение относится к автоматике и вычислительной технике и может быть использовано в адаптерах локальной вычислительной сети Ethernet. Устройство содержит формирователь импульсов и элемент ИЛИ. Первый вход элемента ИЛИ соединен со входом формирователя импульсов и предназначен для приема сигнала, свидетельствующего о передаче данных в канале вычислительной сети. Выход формирователя соединен со вторым входом элемента ИЛИ. Выход последнего предназначен для выдачи сигнала, соответствующего состоянию шины данных сети. Технический результат - повышение скорости передачи информации и надежности функционирования локальной вычислительной сети Ethernet. 3 ил., 2 табл.
Description
Изобретение относится к автоматике и вычислительной технике, точнее к системам передачи информации, а именно к устройствам для осуществления доступа абонента системы к шине локальной вычислительной сети, и может быть использовано в адаптерах локальной вычислительной сети Ethernet.
В настоящее время широкое распространение в мире получили локальные вычислительные сети Ethernet. Они состоят из абонентов локальной вычислительной сети, сетевых адаптеров, подключаемых непосредственно к абонентам локальной вычислительной сети, соединительных кабелей, концентраторов, мостов, шлюзов и так далее.
Известны сетевые адаптеры Ethernet, которые производятся большим количеством предприятий во всем мире.
Однако при использовании этих адаптеров, как показывают многочисленные теоретические исследования и наблюдения в реальных локальных вычислительных сетях Ethernet, при потоке в сети, превышающем 1/е от максимального потока, что составляет около 3 Мбит/с, возможно увеличение количества конфликтов в сети, вплоть до развития клинча, при котором пропускная способность шины локальной вычислительной сети падает до нуля.
Задачей изобретения является создание такого устройства для повышения быстродействия работы адаптера локальной вычислительной сети Ethernet, которое позволило бы значительно повысить скорость передачи информации и надежность функционирования вычислительной сети.
Данная задача решается тем, что устройство повышения быстродействия работы адаптера локальной вычислительной сети Ethernet содержит формирователь импульсов и элемент ИЛИ, первый вход элемента ИЛИ соединен со входом формирователя импульсов и предназначен для приема сигнала, свидетельствующего о передаче данных в канале вычислительной сети, выход формирователя импульсов соединен со вторым входом элемента ИЛИ, выход которого предназначен для выдачи сигнала, соответствующего состоянию шины данных локальной вычислительной сети.
Это позволяет значительно повысить скорость передачи информации по шине данных и надежность функционирования вычислительной сети.
В дальнейшем патентуемое изобретение поясняется описанием конкретных примеров его выполнения и прилагаемыми чертежами, на которых: фиг.1 схематично изображает упрощенную конфигурацию локальной вычислительной сети согласно изобретению, фиг.2 представляет блок-схему адаптера локальной вычислительной сети Ethernet, фиг.3 представляет блок-схему устройства повышения быстродействия работы адаптера локальной вычислительной сети Ethernet согласно изобретению.
Упрощенная конфигурация локальной вычислительной сети изображена на фиг.1.
Вычислительная сеть состоит из N абонентов A1, А2... , Аi... AN, каждый из которых через свой адаптер D1, D2... , Di... ., DN связан с шиной В данных.
Абонентами A1, A2... , Ai... , AN могут быть отдельные ЭВМ, обменивающиеся между собой информацией с помощью сетевых адаптеров D1, D2... , Di... ., DN, узловые процессоры, с помощью которых отдельные локальные вычислительные сети объединяются в сеть большего размера, функциональные узлы вычислительной системы, связанные между собой шиной В данных, и так далее.
Шиной В данных может быть коаксиальный кабель, отрезки коаксиальных кабелей, витая пара проводников, радиоканал и тому подобное.
Упрощенная блок-схема адаптера Di локальной вычислительной сети Ethernet изображена на Фиг.2. Адаптер Di состоит из приемопередатчика 1, подключенного к шине данных локальной вычислительной сети, кодека 2, осуществляющего выделение тактовых сигналов и данных из синхросмеси, передаваемой по шине В данных локальных вычислительной сети, и преобразование подготовленных к передаче данных и тактовых сигналов в синхросмесь, сетевого контроллера 3, осуществляющего управление кодеком 2, буферизацию данных, последовательно-параллельное преобразование данных, ведение контрольных последовательностей битов, прием данных, формирование и дешифрацию адреса и так далее, в соответствии с протоколом IEEE 802.3 (Ethernet/Cheapernet), и блока 4 связи с абонентом Аi.
Блок-схема патентуемого устройства повышения быстродействия работы адаптера локальной вычислительной сети Ethernet изображена на Фиг.3.
Патентуемое устройство 5 содержит формирователь импульсов 6 и элемент ИЛИ 7, первый вход элемента ИЛИ 7 соединен со входом формирователя импульсов 6 и предназначен для подключения к входу/выходу, свидетельствующему о передаче данных в канале вычислительной сети, выход формирователя импульсов 6 соединен со вторым входом элемента ИЛИ 7, выход элемента ИЛИ 7 предназначен для подключения к входу/выходу, свидетельствующему о передаче данных в канале вычислительной сети.
Данные со входа/выхода, свидетельствующие о передаче данных в канале вычислительной сети, поступают на вход формирователя импульсов 6 и на первый вход элемента ИЛИ 7. Сигнал с выхода формирователя импульсов 6 поступает на второй вход элемента ИЛИ 7. Объединенный сигнал с выхода элемента ИЛИ 7 поступает на вход/выход, свидетельствующий о передаче данных в канале вычислительной сети.
Устройство работает следующим образом.
Устройство устанавливают в адаптер Di между кодеком 2 и сетевым контроллером 3 адаптера Di.
Блоки сообщения, предназначенные к передаче по шине В данных, поступают на второй вход/выход блока 4 связи с абонентом и с первого входа/выхода блока 4 связи с абонентом поступают на второй вход/выход сетевого контроллера 3. С первого входа/выхода сетевого контроллера 3 информацию и синхроимпульсы передают на второй вход/выход кодека 2. С первого входа/выхода кодека 2 передаваемые блоки сообщения в виде синхросмеси поступают на второй вход/выход приемопередатчика 1, и далее с первого входа/выхода приемопередатчика 1 данные передают в шину В данных локальной вычислительной сети Ethernet.
Абоненты A1, А2,... AN вычислительной сети передают блоки сообщения по шине В данных, используя адаптеры D1, D2... DN. Для этого в каждом абоненте Аi(1≅ i≅ N) подготовленный блок сообщения передают через вход/выход блока 4 связи с абонементом на второй вход сетевого контроллера 3 и запоминают в нем. При этом на третьем выходе сетевого контроллера 3 устанавливают уровень напряжения логической единицы.
Информация о сообщениях, передаваемых по шине В данных, постоянно поступает со второго входа/выхода приемопередатчика 1 на первый вход/выход кодека 2. Со второго входа/выхода кодека 2 декодированные данные и синхроимпульсы поступают на первый вход/выход сетевого контроллера 3. Сигнал, соответствующий состоянию шины В данных локальной вычислительной сети, CRS (Carrier Sense), формируют на выходе кодека 2. Этот сигнал CRS через элемент ИЛИ 7 поступает на вход формирователя импульсов 6. Отрицательный перепад сигнала CRS инициирует работу формирователя импульсов 6. На выходе формирователя импульсов 6 формируют импульс блокировки длительностью 1-2000 мкс, отстоящий на 1-2 мкс от заднего фронта сигнала CRS. Этот импульс блокировки поступает на второй вход элемента ИЛИ 7 и далее на вход CRS сетевого контроллера 3. Появление уровня логической единицы на входе CRS сетевого контроллера 3 блокирует работу счетчика паузы, входящего в состав сетевого контроллера 3 и задерживают тем самым на время, равное длительности импульса блокировки, начало передачи блока сообщения, если сетевой контроллер 3 ждет освобождения шины В данных локальной вычислительной сети для того, чтобы передать блок сообщения.
При возникновении конфликта в локальной вычислительной сети сигнал конфликта передают со второго входа/выхода приемопередатчика 1 на первый вход/выход кодека 2. Со второго входа/выхода кодека 2 этот сигнал передают на первый вход/выход сетевого контроллера 3, который обрабатывает эту ситуацию в соответствии с протоколом IEEE 802.3.
Все элементы заявляемого устройства являются типовыми узлами, выполняемыми таким образом, как это принято в технике приема и обработки данных, используемыми по своему прямому назначению.
В качестве кодека 2 может быть использована микросхема DP8391 фирмы National Semiconductor (США).
Формирователь импульсов 6 может быть выполнен с помощью микросхемы К155АГ3, включенной типовым образом, чтобы образовать два последовательно запускаемых одновибратора. При этом вторую, третью, десятую и одиннадцатую ножки микросхемы К155АГ3 соединяют с потенциалом уровня логической единицы, первая ножка микросхемы К155АГ3 является входом формирователя импульсов 6, девятую ножку микросхемы К155АГ3 соединяют с тринадцатой ножкой микросхемы К155АГ3, пятая ножка микросхемы К155АГ3 является выходом формирователя импульсов 6.
Длительность импульса, вырабатываемого на тринадцатой ножке микросхемы К155АГ3, устанавливают приблизительно равной 1,5 мкк, длительность импульса, вырабатываемого на пятой ножке микросхемы К155АГ3, устанавливают в диапазоне 1,0-20,0 мкс внешним переменным резистором либо набором резисторов с помощью переключателя (на Фиг.3 не показаны).
Применение предлагаемого устройства не связано с какими-либо изменениями в математическом обеспечении сети.
Если установить предлагаемые устройства во все адаптеры Di(1≅ i≅ N) локальной вычислительной сети Ethernet и в каждом из них установить собственную длительность импульса блокировки, так что разница между длительностями импульсов блокировки любой пары адаптеров Di(1≅ i≅ N) будет не меньше двойного времени распространения сигнала из конца в конец локальной вычислительной сети, то конфликты между адаптерами Di(1≅ i≅ N) будут практически невозможны, поскольку каждый раз после освобождения шины В данных локальной вычислительной сети различные адаптеры Di(1≅ i≅ N) будут пытаться занять шину В данных локальной вычислительной сети в различное время.
В обычной ситуации основным источником потока данных в локальной вычислительной сети является сервер. Если установить предлагаемые устройства в адаптер сервера, то, как показывает программное моделирование работы локальной вычислительной сети, количество конфликтов в сети при больших загрузках значительно снижается, в результате чего пропускная способность сети многократно возрастает.
Как показывает моделирование ЛВС длиной 1000 м, на которой равномерно распределены 30 станций, передающих пакеты сообщений средней величины 150 байт, пропускная способность канала передачи информации с использованием предлагаемых устройств возрастает в 2-3 раза, надежность увеличивается не менее чем в 10 раз. Данные о повышении средней скорости передачи информации в зависимости от входного потока ЛВС и числа высокоактивных абонентов, каждый из которых снабжен предлагаемым устройством, приведены в таблице 1, аналогичные данные о сокращении максимального времени доставки сообщения приведены в таблице 2.
Данные программной модели проверены на технологическом стенде, имеющемся в распоряжении автора. По результатам измерения соотношения средних задержек обслуживания в стандартной сети Ethernet к задержками обслуживания с использованием предлагаемых устройств составляет 1,56, а максимальных - 30,7. Максимальные задержки обслуживания составляют по результатам измерения в стандартной сети Ethernet 6500 мкс, в с использованием предлагаемых устройств - 212 мкс.
Проверка в реальной локальной вычислительной сети Ethernet 10 МГц, работающей с сетевой ОС Netware, включающей в свой состав 3 рабочие станции i80386, сервер i80386 и сервер i80486, показала, что при загрузке сети потоками широковещательных посылок длительностью 1088 байт программой IPX Load Programm V2.32 пакета IPX Test двумя рабочими станциями примерно на 70% включение в состав сетевых адаптеров рабочих станций предлагаемых устройств с длительностями импульса блокировки соответственно 2 и 4 мкс увеличивает скорость записи/чтения сервера примерно в 2 раза.
При этом не была отмечена необходимость каких-либо изменений в используемом матобеспечении.
Все вышесказанное позволяет рекомендовать использование предлагаемого устройства и в сетях конторского типа, в серверах в первую очередь для гарантии работоспособности сети при различного рода всплесках активности абонентов.
Claims (1)
- Устройство повышения быстродействия работы адаптера вычислительной сети Ethernet, содержащее формирователь импульсов и элемент ИЛИ, первый вход элемента ИЛИ соединен со входом формирователя импульсов и предназначен для приема сигнала, свидетельствующего о передаче данных в канале вычислительной сети, выход формирователя импульсов соединен со вторым входом элемента ИЛИ, выход которого предназначен для выдачи сигнала, соответствующего состоянию шины данных локальной вычислительной сети.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU92007172/63A RU2248039C2 (ru) | 1992-11-20 | 1992-11-20 | Устройство повышения быстродействия работы адаптера локальной вычислительной сети ethernet |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU92007172/63A RU2248039C2 (ru) | 1992-11-20 | 1992-11-20 | Устройство повышения быстродействия работы адаптера локальной вычислительной сети ethernet |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| RU92007172A RU92007172A (ru) | 1995-05-10 |
| RU2126551C1 RU2126551C1 (ru) | 1999-02-20 |
| RU2248039C2 true RU2248039C2 (ru) | 2005-03-10 |
Family
ID=20132286
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| RU92007172/63A RU2248039C2 (ru) | 1992-11-20 | 1992-11-20 | Устройство повышения быстродействия работы адаптера локальной вычислительной сети ethernet |
Country Status (1)
| Country | Link |
|---|---|
| RU (1) | RU2248039C2 (ru) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2707579C1 (ru) * | 2019-04-09 | 2019-11-28 | Общество с ограниченной ответственностью "Газпром трансгаз Ухта" | Способ определения быстродействия систем автоматического управления |
-
1992
- 1992-11-20 RU RU92007172/63A patent/RU2248039C2/ru active IP Right Maintenance
Non-Patent Citations (1)
| Title |
|---|
| Хвощ С.Т. и др. Микропроцессоры и микроЭВМ в системах автоматического управления. Справочник. - Ленинград: Машиностроение, 1987, с.609-611. Мячев А.А. и др. Интерфейсы систем обработки данных. Справочник. - М.: Радио и связь, 1989, с.317-319. Овчинников В.В. и др. Проектирование быстродействующих микроэлектронных цифровых устройств. - М.: Советское радио, 1975, с.15-17, 21-23. * |
Also Published As
| Publication number | Publication date |
|---|---|
| RU2126551C1 (ru) | 1999-02-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| AU617928B2 (en) | Queueing protocol | |
| US5764895A (en) | Method and apparatus for directing data packets in a local area network device having a plurality of ports interconnected by a high-speed communication bus | |
| US8082424B2 (en) | Determining when a set of compute nodes participating in a barrier operation on a parallel computer are ready to exit the barrier operation | |
| US5041963A (en) | Local area network with an active star topology comprising ring controllers having ring monitor logic function | |
| US6032261A (en) | Bus bridge with distribution of a common cycle clock to all bridge portals to provide synchronization of local buses, and method of operation thereof | |
| US6012099A (en) | Method and integrated circuit for high-bandwidth network server interfacing to a local area network | |
| GB2226738A (en) | Cluster link interface for a local area network | |
| Penney et al. | Survey of computer communications loop networks: Part 1 | |
| US20090031002A1 (en) | Self-Pacing Direct Memory Access Data Transfer Operations for Compute Nodes in a Parallel Computer | |
| US4755990A (en) | Collision avoidance in a multinode data communication network | |
| Ahuja | S/Net: A high-speed interconnect for multiple computers | |
| US5467351A (en) | Extendible round robin local area hub network | |
| RU2248039C2 (ru) | Устройство повышения быстродействия работы адаптера локальной вычислительной сети ethernet | |
| US5898842A (en) | Network controller adapter that prevents loss of data received or transmitted | |
| Agrawala et al. | The slotted ring vs. the token-controlled ring: A comparative evaluation | |
| JPS6260050A (ja) | インタ−バス・システム | |
| Cucos et al. | Real time ATM for remote access to home automation and digital home A/V networks | |
| Pendyala et al. | 100-Mb/s enhanced data rate MIL-STD-1553B controller in 65-nm CMOS technology | |
| Raghavan et al. | A gigabyte-per-second parallel fiber optic network interface for multimedia applications | |
| Anderson et al. | IEEE 1355 HS-Links: Present Status and Future Prospects | |
| RU2068579C1 (ru) | Способ доступа абонента к шине данных в вычислительной сети ethernet и устройство для его осуществления | |
| Page et al. | Migration from WorldFIP to a low-cost Ethernet fieldbus for power converter control at CERN | |
| Cerqueiro et al. | Modeling and performance evaluation of MAC layer of FDDI | |
| Girma et al. | Implementation of moving TDM slots for voice transmission on Ethernet | |
| Pritty et al. | Performance assessment of a deterministic access protocol for high performance bus topology LANs |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MF42 | Cancelling an invention patent (partial invalidation of the patent) | ||
| HK4A | Changes in a published invention | ||
| TK4A | Correction to the publication in the bulletin (patent) |
Free format text: AMENDMENT TO CHAPTER -MF4A- IN JOURNAL: 02-2005 |