JPH08149179A - データ通信制御装置 - Google Patents
データ通信制御装置Info
- Publication number
- JPH08149179A JPH08149179A JP6287720A JP28772094A JPH08149179A JP H08149179 A JPH08149179 A JP H08149179A JP 6287720 A JP6287720 A JP 6287720A JP 28772094 A JP28772094 A JP 28772094A JP H08149179 A JPH08149179 A JP H08149179A
- Authority
- JP
- Japan
- Prior art keywords
- data
- frequency
- clock
- transmission
- buffer memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】受信バッファのオーバランエラーを防止しデー
タ伝送効率を向上する。 【構成】ＦＩＦＯ監視回路８Ａがメモリ空状態の頻度が
設定空頻度Ｅを超えると空頻度信号ＥＲを出力する空頻
度検出回路８１を備える。クロック発生回路１０Ａが通
常時のデータ伝送速度に対応する高周波数および低速デ
ータ伝送速度に対応する低周波数のクロックＣＫを選択
的に発生し警告信号Ｗおよび空頻度信号ＥＲの供給にそ
れぞれ応答してクロックＣＫの周波数を高，低周波数の
いずれか一方に選択的に切替える分周器１０２を備え
る。
タ伝送効率を向上する。 【構成】ＦＩＦＯ監視回路８Ａがメモリ空状態の頻度が
設定空頻度Ｅを超えると空頻度信号ＥＲを出力する空頻
度検出回路８１を備える。クロック発生回路１０Ａが通
常時のデータ伝送速度に対応する高周波数および低速デ
ータ伝送速度に対応する低周波数のクロックＣＫを選択
的に発生し警告信号Ｗおよび空頻度信号ＥＲの供給にそ
れぞれ応答してクロックＣＫの周波数を高，低周波数の
いずれか一方に選択的に切替える分周器１０２を備え
る。
Description
【０００１】
【産業上の利用分野】本発明はデータ通信制御装置に関
し、特に同期方式のデータ通信システムにおけるデータ
通信制御装置に関する。
し、特に同期方式のデータ通信システムにおけるデータ
通信制御装置に関する。
【０００２】
【従来の技術】この種の同期方式のデータ通信装置は、
調歩方式などの非同期方式に比べ、伝送エラーなどによ
る同期外れを生ずることが少なく伝送効率が高いので、
高速大容量のデータ通信に広く用いられている。しか
し、伝送エラーの発生も皆無ではなく、その一つとして
オーバランエラーがある。
調歩方式などの非同期方式に比べ、伝送エラーなどによ
る同期外れを生ずることが少なく伝送効率が高いので、
高速大容量のデータ通信に広く用いられている。しか
し、伝送エラーの発生も皆無ではなく、その一つとして
オーバランエラーがある。
【０００３】受信局は伝送回線より送信されてきた通信
データを受信すると、制御装置内のバッファメモリであ
る先入れ先出しメモリ（以後ＦＩＦＯと称す）に一時蓄
え、ホストＣＰＵによる引取りを待つ。しかし、上記Ｆ
ＩＦＯに蓄積できる通信データ量には上限があるため、
上記ホストＣＰＵによる引取りが遅れると、このＦＩＦ
Ｏがオーバフロー状態になる。このオーバフロー状態に
なると蓄積されている前回の受信データが新規の受信デ
ータで上書され、前回の受信データを消失することにな
る。これがオーバランエラーである。
データを受信すると、制御装置内のバッファメモリであ
る先入れ先出しメモリ（以後ＦＩＦＯと称す）に一時蓄
え、ホストＣＰＵによる引取りを待つ。しかし、上記Ｆ
ＩＦＯに蓄積できる通信データ量には上限があるため、
上記ホストＣＰＵによる引取りが遅れると、このＦＩＦ
Ｏがオーバフロー状態になる。このオーバフロー状態に
なると蓄積されている前回の受信データが新規の受信デ
ータで上書され、前回の受信データを消失することにな
る。これがオーバランエラーである。
【０００４】オーバランエラーの回避を実現している従
来の第１のデータ通信制御装置を含む従来のデータ通信
装置をブロックで示す図３を参照すると、この従来のデ
ータ通信装置は、送信および受信の制御を行うデータ通
信制御装置３とその処理プログラム４とを備える自局１
と、自局１と同一構成の通信の相手局２と、データ伝送
用の信号線１１，１３と、クロック伝送用の信号線１
２，１４とから構成される。
来の第１のデータ通信制御装置を含む従来のデータ通信
装置をブロックで示す図３を参照すると、この従来のデ
ータ通信装置は、送信および受信の制御を行うデータ通
信制御装置３とその処理プログラム４とを備える自局１
と、自局１と同一構成の通信の相手局２と、データ伝送
用の信号線１１，１３と、クロック伝送用の信号線１
２，１４とから構成される。
【０００５】データ通信制御装置３は、信号線１２から
供給される受信クロックＲＣに同期して信号線１１から
の受信信号ＳＲを受信し受信データＤＲを出力する受信
回路５と、受信データＤＲを一時蓄積するＦＩＦＯ７
と、ＦＩＦＯ７の蓄積データ量を監視するＦＩＦＯ監視
部８とから成る受信機能部分と、送信データＤＴの供給
に応答しクロックＣＫに同期して送信信号ＳＴを信号線
１３におよび送信同期用のクロック信号ＴＣを信号線１
４にそれぞれ送信する送信回路６と、送信データＤＴを
一時蓄積するＦＩＦＯ９と、同期用のクロックＣＫを生
成するクロック発生回路１０とから成る送信機能部分と
を備える。
供給される受信クロックＲＣに同期して信号線１１から
の受信信号ＳＲを受信し受信データＤＲを出力する受信
回路５と、受信データＤＲを一時蓄積するＦＩＦＯ７
と、ＦＩＦＯ７の蓄積データ量を監視するＦＩＦＯ監視
部８とから成る受信機能部分と、送信データＤＴの供給
に応答しクロックＣＫに同期して送信信号ＳＴを信号線
１３におよび送信同期用のクロック信号ＴＣを信号線１
４にそれぞれ送信する送信回路６と、送信データＤＴを
一時蓄積するＦＩＦＯ９と、同期用のクロックＣＫを生
成するクロック発生回路１０とから成る送信機能部分と
を備える。
【０００６】図３および自局１の処理のフローを示す図
４を参照して動作について説明すると、まず、自局１で
は、処理プログラム４により予めＦＩＦＯ監視部８にオ
ーバフローの危険性がある蓄積データ量に対応するスレ
ッショルド値Ｔを初期設定で設定しておく（ステップＰ
１）。自局１および相手局２との間で通信データの送受
信が開始されると、ＦＩＦＯ監視部８はＦＩＦＯ７に蓄
積されたデータ量ＤＭがスレッショルド値Ｔを越えてい
ないか否かの監視を始める（ステップＰ２）。ＦＩＦＯ
監視部８はＦＩＦＯ７の蓄積データ量ＤＭが上記スレッ
ショルド値を越えたことを検出した場合、即座に処理プ
ログラム４にオーバランエラーの発生の警告Ｗを通知す
る（ステップＰ３，Ｐ４）。処理プログラム４はこの警
告Ｗに応答して、実行中の送信データＤＴの送信処理等
の処理を一時中断し（ステップＰ５）、相手局２に自局
１におけるオーバランエラー発生の危険性を警告するた
めに予め定めておいた警告データＤＷを送信回路６に出
力し送信回路６はこの警告データＤＷ対応の警告信号Ｓ
Ｗを信号線１３を経由して相手局２に送出する（ステッ
プＰ６）。対手局２はその警告信号ＳＷの受信に応答し
て信号線１１経由の自局１に対する送信を中断する。こ
の一連の処理によりオーバランエラーは未然に防がれ
る。
４を参照して動作について説明すると、まず、自局１で
は、処理プログラム４により予めＦＩＦＯ監視部８にオ
ーバフローの危険性がある蓄積データ量に対応するスレ
ッショルド値Ｔを初期設定で設定しておく（ステップＰ
１）。自局１および相手局２との間で通信データの送受
信が開始されると、ＦＩＦＯ監視部８はＦＩＦＯ７に蓄
積されたデータ量ＤＭがスレッショルド値Ｔを越えてい
ないか否かの監視を始める（ステップＰ２）。ＦＩＦＯ
監視部８はＦＩＦＯ７の蓄積データ量ＤＭが上記スレッ
ショルド値を越えたことを検出した場合、即座に処理プ
ログラム４にオーバランエラーの発生の警告Ｗを通知す
る（ステップＰ３，Ｐ４）。処理プログラム４はこの警
告Ｗに応答して、実行中の送信データＤＴの送信処理等
の処理を一時中断し（ステップＰ５）、相手局２に自局
１におけるオーバランエラー発生の危険性を警告するた
めに予め定めておいた警告データＤＷを送信回路６に出
力し送信回路６はこの警告データＤＷ対応の警告信号Ｓ
Ｗを信号線１３を経由して相手局２に送出する（ステッ
プＰ６）。対手局２はその警告信号ＳＷの受信に応答し
て信号線１１経由の自局１に対する送信を中断する。こ
の一連の処理によりオーバランエラーは未然に防がれ
る。
【０００７】また、特開平２−２０３６３０号公報記載
の従来の第２のデータ通信制御装置は、ＦＩＦＯにオー
バフローステータス／アンダーランステータスを発生す
る機能を設け、これらオーバフローステータス／アンダ
ーランステータスを自局と相手局との間に設けられた専
用の信号線を用いて相手局に送信することにより、相手
局の送信の一時中断／再開をさせるというものである。
の従来の第２のデータ通信制御装置は、ＦＩＦＯにオー
バフローステータス／アンダーランステータスを発生す
る機能を設け、これらオーバフローステータス／アンダ
ーランステータスを自局と相手局との間に設けられた専
用の信号線を用いて相手局に送信することにより、相手
局の送信の一時中断／再開をさせるというものである。
【０００８】さらに、特開昭６０−２３２７４６号公報
記載の従来の第３のデータ通信制御装置は、データ伝送
路のノイズ等による受信データのエラーの発生状況に応
じて自動的にデータの通信速度を変化させることによ
り、上記伝送路上での異常データの発生を抑圧するもの
である。
記載の従来の第３のデータ通信制御装置は、データ伝送
路のノイズ等による受信データのエラーの発生状況に応
じて自動的にデータの通信速度を変化させることによ
り、上記伝送路上での異常データの発生を抑圧するもの
である。
【０００９】
【発明が解決しようとする課題】上述した従来の第１の
データ通信制御装置は、オーバランエラーの危険性を検
知した場合、自局の送信処理に加え相手局の送信処理も
一時中断させるため、通信効率が大幅に低下するという
欠点があった。
データ通信制御装置は、オーバランエラーの危険性を検
知した場合、自局の送信処理に加え相手局の送信処理も
一時中断させるため、通信効率が大幅に低下するという
欠点があった。
【００１０】また、従来の第２のデータ通信制御装置
は、自局と相手局の間にオーバランエラー関連の専用の
信号線を設ける必要があるため、局間の線路および関連
装置の構成が複雑になり、実現費用も高価になるという
欠点があった。
は、自局と相手局の間にオーバランエラー関連の専用の
信号線を設ける必要があるため、局間の線路および関連
装置の構成が複雑になり、実現費用も高価になるという
欠点があった。
【００１１】さらに、従来の第３のデータ通信制御装置
は、伝送路上での異常データの発生を抑圧するが、目的
とするオーバランエラーの回避はできないという欠点が
あった。
は、伝送路上での異常データの発生を抑圧するが、目的
とするオーバランエラーの回避はできないという欠点が
あった。
【００１２】
【課題を解決するための手段】本発明のデータ通信制御
装置は、相手局から送信された第１の伝送データを受信
復調し対応の受信データを出力する受信回路と、前記受
信データを一時蓄積する受信バッファメモリと、前記受
信バッファメモリの蓄積データ量を監視し予め定めた第
１のしきい値を超過したとき警告信号を発生するバッフ
ァメモリ監視回路と、データ同期用のクロックを発生す
るクロック発生回路と、送信データを一時蓄積する送信
バッファメモリと、前記送信バッファメモリの出力デー
タを第２の伝送データに変調し前記クロックに同期して
前記相手局に送信する送信回路とを備え、前記クロック
に同期してそれぞれ自局および前記相手局との相互間の
データの授受を行う同期方式データ通信装置のデータ通
信制御装置において、前記バッファメモリ監視回路が前
記蓄積データ量が零になるメモリ空状態を検出しこのメ
モリ空状態の一定時間内の回数である頻度が予め定めた
第２のしきい値を超えると空頻度信号を出力する空頻度
検出回路を備え、前記クロック発生回路が通常時の第１
のデータ伝送速度およびこの第１のデータ伝送速度より
遅い第２のデータ伝送速度にそれぞれ対応する第１およ
び第２の周波数の前記クロックを選択的に発生し前記警
告信号および前記空頻度信号の供給にそれぞれ応答して
前記クロックの周波数を前記第２および第１の周波数の
いずれか一方に選択的に切替えるクロック周波数切替手
段を備えて構成されている。
装置は、相手局から送信された第１の伝送データを受信
復調し対応の受信データを出力する受信回路と、前記受
信データを一時蓄積する受信バッファメモリと、前記受
信バッファメモリの蓄積データ量を監視し予め定めた第
１のしきい値を超過したとき警告信号を発生するバッフ
ァメモリ監視回路と、データ同期用のクロックを発生す
るクロック発生回路と、送信データを一時蓄積する送信
バッファメモリと、前記送信バッファメモリの出力デー
タを第２の伝送データに変調し前記クロックに同期して
前記相手局に送信する送信回路とを備え、前記クロック
に同期してそれぞれ自局および前記相手局との相互間の
データの授受を行う同期方式データ通信装置のデータ通
信制御装置において、前記バッファメモリ監視回路が前
記蓄積データ量が零になるメモリ空状態を検出しこのメ
モリ空状態の一定時間内の回数である頻度が予め定めた
第２のしきい値を超えると空頻度信号を出力する空頻度
検出回路を備え、前記クロック発生回路が通常時の第１
のデータ伝送速度およびこの第１のデータ伝送速度より
遅い第２のデータ伝送速度にそれぞれ対応する第１およ
び第２の周波数の前記クロックを選択的に発生し前記警
告信号および前記空頻度信号の供給にそれぞれ応答して
前記クロックの周波数を前記第２および第１の周波数の
いずれか一方に選択的に切替えるクロック周波数切替手
段を備えて構成されている。
【００１３】
【実施例】次に、本発明の実施例を図３と共通の構成要
素には共通の参照文字／数字を付して同様にブロックで
示す図１を参照すると、この図に示す本実施例のデータ
通信制御装置３Ａは、従来の第１のデータ通信制御装置
と共通の受信回路５と、ＦＩＦＯ７と、送信回路６と、
ＦＩＦＯ９とに加えて、従来のＦＩＦＯ監視部８にＦＩ
ＦＯ７の蓄積データが設定頻度Ｅ以上に空になることを
監視する空頻度監視回路８１をさらに備えるＦＩＦＯ監
視部８Ａと、従来のクロック発生回路１０と同様のクロ
ック発生器１０１に加えて予め処理プログラム４によっ
て分周比の初期値が設定された分周器１０２を備えデー
タ伝送速度対応のクロックＣＫの周波数を制御するとと
もにこのクロックＣＫの周波数の制御の有効／無効の選
択を行うクロック発生回路１０Ａとを備え、従来と同様
に自局１Ａ，相手局２Ａと、処理プログラム４Ａと、信
号線１１〜１４とから成るデータ通信装置を構成してい
る。
素には共通の参照文字／数字を付して同様にブロックで
示す図１を参照すると、この図に示す本実施例のデータ
通信制御装置３Ａは、従来の第１のデータ通信制御装置
と共通の受信回路５と、ＦＩＦＯ７と、送信回路６と、
ＦＩＦＯ９とに加えて、従来のＦＩＦＯ監視部８にＦＩ
ＦＯ７の蓄積データが設定頻度Ｅ以上に空になることを
監視する空頻度監視回路８１をさらに備えるＦＩＦＯ監
視部８Ａと、従来のクロック発生回路１０と同様のクロ
ック発生器１０１に加えて予め処理プログラム４によっ
て分周比の初期値が設定された分周器１０２を備えデー
タ伝送速度対応のクロックＣＫの周波数を制御するとと
もにこのクロックＣＫの周波数の制御の有効／無効の選
択を行うクロック発生回路１０Ａとを備え、従来と同様
に自局１Ａ，相手局２Ａと、処理プログラム４Ａと、信
号線１１〜１４とから成るデータ通信装置を構成してい
る。
【００１４】次に、図１および自局１Ａの処理フローを
示す図２を参照してを参照して本実施例の動作について
説明すると、まず、本実施例のクロック発生回路１０Ａ
は、上述のように、データ伝送速度対応のクロックＣＫ
の周波数を制御するとともにこのクロックＣＫの周波数
すなわちデータ伝送速度の制御を自局１側とするか相手
局２側とするかの選択可能とし、一方の局本実施例では
自局１の制御が有効であるときは、他方の局この場合相
手局２の制御を無効とする。データ伝送速度制御機能で
あるクロックＣＫの周波数の上記制御が無効の場合には
クロック発生器１０１から供給されたクロックをそのま
まデータ送信同期用のクロックＣＫ，ＴＣとして出力す
る。また、データ伝送速度制御機能が有効に設定された
場合、クロック発生回路１０Ａは予め設定された分周比
の分周器１０２により、供給されたクロックを上記分周
比により分周しクロックＣＫ，ＴＣを生成する。
示す図２を参照してを参照して本実施例の動作について
説明すると、まず、本実施例のクロック発生回路１０Ａ
は、上述のように、データ伝送速度対応のクロックＣＫ
の周波数を制御するとともにこのクロックＣＫの周波数
すなわちデータ伝送速度の制御を自局１側とするか相手
局２側とするかの選択可能とし、一方の局本実施例では
自局１の制御が有効であるときは、他方の局この場合相
手局２の制御を無効とする。データ伝送速度制御機能で
あるクロックＣＫの周波数の上記制御が無効の場合には
クロック発生器１０１から供給されたクロックをそのま
まデータ送信同期用のクロックＣＫ，ＴＣとして出力す
る。また、データ伝送速度制御機能が有効に設定された
場合、クロック発生回路１０Ａは予め設定された分周比
の分周器１０２により、供給されたクロックを上記分周
比により分周しクロックＣＫ，ＴＣを生成する。
【００１５】まず、実際のデータ送受信に先立ち、自局
１内のクロックＣＫを生成し、クロック発生回路１０Ａ
のクロック発生器１０１がクロックＣＰを発生し分周器
１０２に供給する。分周器１０２は入力クロックＣＰを
設定分周比により分周し送信同期用のクロックＣＫを生
成し（ステップＳ１）、送信回路６はこのクロックＣＫ
を対応のクロックＣＴとして信号線１４を経由して相手
局２Ａのクロック発生回路１０ＡＢに向けて送出する。
同時に、このクロックＣＫを自局１Ａの送信回路６に供
給する。送信回路６からの送信データＳＴはこのクロッ
クＣＴに同期したタイミングで出力される。相手局２の
クロック発生回路１０ＡＢは、供給されたクロックＣＴ
を、そのまま相手局２の受信回路（図示省略）および送
信回路６Ｂに供給し、データＳＴ／ＳＲの受信／送信に
使用される。従来と同様に、自局１のＦＩＦＯ監視部８
Ａには予め処理プログラム４によりＦＩＦＯ７の蓄積デ
ータ量ＤＭの適当なスレッショルド値Ｔを設定しておく
（ステップＰ１）。
１内のクロックＣＫを生成し、クロック発生回路１０Ａ
のクロック発生器１０１がクロックＣＰを発生し分周器
１０２に供給する。分周器１０２は入力クロックＣＰを
設定分周比により分周し送信同期用のクロックＣＫを生
成し（ステップＳ１）、送信回路６はこのクロックＣＫ
を対応のクロックＣＴとして信号線１４を経由して相手
局２Ａのクロック発生回路１０ＡＢに向けて送出する。
同時に、このクロックＣＫを自局１Ａの送信回路６に供
給する。送信回路６からの送信データＳＴはこのクロッ
クＣＴに同期したタイミングで出力される。相手局２の
クロック発生回路１０ＡＢは、供給されたクロックＣＴ
を、そのまま相手局２の受信回路（図示省略）および送
信回路６Ｂに供給し、データＳＴ／ＳＲの受信／送信に
使用される。従来と同様に、自局１のＦＩＦＯ監視部８
Ａには予め処理プログラム４によりＦＩＦＯ７の蓄積デ
ータ量ＤＭの適当なスレッショルド値Ｔを設定しておく
（ステップＰ１）。
【００１６】この状態において実際のデータの受信が開
始され、ＦＩＦＯ７にデータＤＲが蓄積され始めると、
ＦＩＦＯ監視部８ＡはＦＩＦＯ７のデータ蓄積量ＤＭが
スレッショルド値Ｔを超過したか否かを監視し（ステッ
プＰ２，Ｐ３）、データ蓄積量ＤＭのスレッショルド値
Ｔに対する超過を検出するとクロック発生回路１０Ａに
警告Ｗを出力する（ステップＳ２）。クロック発生回路
１０Ａは警告Ｗの供給に応答して分周比を自動的に大き
くする（ステップＳ３）。したがって、相手局２に送出
される送信同期用のクロックＣＴの周波数は小さくな
る。上述のように、クロックＣＴは相手局２の送信用の
クロックＲＣに使用されているため、その周波数低下に
対応して相手局２の送信回路６から送出されるデータＳ
Ｒの伝送速度が低下する。その間に処理プログラム４に
よるＦＩＦＯ７からのデータの引取り処理を推進するこ
とにより、オーバランエラーの発生を回避できる。
始され、ＦＩＦＯ７にデータＤＲが蓄積され始めると、
ＦＩＦＯ監視部８ＡはＦＩＦＯ７のデータ蓄積量ＤＭが
スレッショルド値Ｔを超過したか否かを監視し（ステッ
プＰ２，Ｐ３）、データ蓄積量ＤＭのスレッショルド値
Ｔに対する超過を検出するとクロック発生回路１０Ａに
警告Ｗを出力する（ステップＳ２）。クロック発生回路
１０Ａは警告Ｗの供給に応答して分周比を自動的に大き
くする（ステップＳ３）。したがって、相手局２に送出
される送信同期用のクロックＣＴの周波数は小さくな
る。上述のように、クロックＣＴは相手局２の送信用の
クロックＲＣに使用されているため、その周波数低下に
対応して相手局２の送信回路６から送出されるデータＳ
Ｒの伝送速度が低下する。その間に処理プログラム４に
よるＦＩＦＯ７からのデータの引取り処理を推進するこ
とにより、オーバランエラーの発生を回避できる。
【００１７】処理プログラム４のデータ引取り処理が先
行し、ＦＩＦＯ７内の蓄積データＤＭが頻繁に空にな
り、予め設定した設定頻度Ｅ以上になると、ＦＩＦＯ監
視部８Ａの空頻度監視回路８１はクロック発生回路１０
Ａに空頻度信号ＥＲを出力する（ステップＳ４，Ｓ
５）。この空頻度信号ＥＲの供給に応答してクロック発
生回路１０Ａは分周器１０２の分周比を元の分周比に戻
すことにより、データ伝送速度を復帰させる（ステップ
Ｓ６）。
行し、ＦＩＦＯ７内の蓄積データＤＭが頻繁に空にな
り、予め設定した設定頻度Ｅ以上になると、ＦＩＦＯ監
視部８Ａの空頻度監視回路８１はクロック発生回路１０
Ａに空頻度信号ＥＲを出力する（ステップＳ４，Ｓ
５）。この空頻度信号ＥＲの供給に応答してクロック発
生回路１０Ａは分周器１０２の分周比を元の分周比に戻
すことにより、データ伝送速度を復帰させる（ステップ
Ｓ６）。
【００１８】
【発明の効果】以上説明したように、本発明のデータ通
信制御装置は、バッファメモリ監視回路が蓄積データ量
の空状態の頻度が第２のしきい値を超えると空頻度信号
を出力する空頻度検出回路を備え、クロック発生回路が
通常時およびそれより遅いデータ伝送速度にそれぞれ対
応する第１および第２の周波数の前記クロックを選択的
に発生し警告信号および空頻度信号の供給にそれぞれ応
答してクロックの周波数を上記第２および第１の周波数
のいずれか一方に選択的に切替えるクロック周波数切替
手段を備えることにより、オーバランエラーの発生危険
性を検出したとき、データ伝送速度を自動的に低下さ
せ、また逆に受信ＦＩＦＯの空頻度に対応して自動的に
データ伝送速度を復旧することによって、上記受信ＦＩ
ＦＯに常時適切なデータ量を保持可能とするので、デー
タ伝送を中断することがなく、またコストアップ要因と
なる専用信号線を設けることなく、オーバランエラーを
回避でき、処理プログラムの状態に応じた伝送効率の良
いデータ通信制御装置が実現できるという効果がある。
信制御装置は、バッファメモリ監視回路が蓄積データ量
の空状態の頻度が第２のしきい値を超えると空頻度信号
を出力する空頻度検出回路を備え、クロック発生回路が
通常時およびそれより遅いデータ伝送速度にそれぞれ対
応する第１および第２の周波数の前記クロックを選択的
に発生し警告信号および空頻度信号の供給にそれぞれ応
答してクロックの周波数を上記第２および第１の周波数
のいずれか一方に選択的に切替えるクロック周波数切替
手段を備えることにより、オーバランエラーの発生危険
性を検出したとき、データ伝送速度を自動的に低下さ
せ、また逆に受信ＦＩＦＯの空頻度に対応して自動的に
データ伝送速度を復旧することによって、上記受信ＦＩ
ＦＯに常時適切なデータ量を保持可能とするので、デー
タ伝送を中断することがなく、またコストアップ要因と
なる専用信号線を設けることなく、オーバランエラーを
回避でき、処理プログラムの状態に応じた伝送効率の良
いデータ通信制御装置が実現できるという効果がある。
【図１】本発明のデータ通信制御装置の一実施例を示す
ブロック図である。
ブロック図である。
【図２】本実施例のデータ通信制御装置における動作の
一例を示すフローチャートである。
一例を示すフローチャートである。
【図３】従来のデータ通信制御装置の一例を示すブロッ
ク図である。
ク図である。
【図４】従来のデータ通信制御装置における動作の一例
を示すフローチャートである。
を示すフローチャートである。
１，１Ａ 自局 ２，２Ａ 相手局 ３，３Ａ データ通信制御装置 ４，４Ａ 処理プログラム ５ 受信回路 ６，６Ｂ 送信回路 ７，９ ＦＩＦＯ ８，８Ａ ＦＩＦＯ監視部 １０，１０Ａ，１０ＡＢ クロック発生回路 ８１ 空頻度監視回路 １０１ クロック発生器 １０２ 分周器
Claims (3)
- 【請求項１】 相手局から送信された第１の伝送データ
を受信復調し対応の受信データを出力する受信回路と、
前記受信データを一時蓄積する受信バッファメモリと、
前記受信バッファメモリの蓄積データ量を監視し予め定
めた第１のしきい値を超過したとき警告信号を発生する
バッファメモリ監視回路と、データ同期用のクロックを
発生するクロック発生回路と、送信データを一時蓄積す
る送信バッファメモリと、前記送信バッファメモリの出
力データを第２の伝送データに変調し前記クロックに同
期して前記相手局に送信する送信回路とを備え、前記ク
ロックに同期してそれぞれ自局および前記相手局との相
互間のデータの授受を行う同期方式データ通信装置のデ
ータ通信制御装置において、 前記バッファメモリ監視回路が前記蓄積データ量が零に
なるメモリ空状態を検出しこのメモリ空状態の一定時間
内の回数である頻度が予め定めた第２のしきい値を超え
ると空頻度信号を出力する空頻度検出回路を備え、 前記クロック発生回路が通常時の第１のデータ伝送速度
およびこの第１のデータ伝送速度より遅い第２のデータ
伝送速度にそれぞれ対応する第１および第２の周波数の
前記クロックを選択的に発生し前記警告信号および前記
空頻度信号の供給にそれぞれ応答して前記クロックの周
波数を前記第２および第１の周波数のいずれか一方に選
択的に切替えるクロック周波数切替手段を備えることを
特徴とするデータ通信制御装置。 - 【請求項２】 前記クロック周波数切替手段が前記第１
および第２の周波数にそれぞれ対応する第１および第２
の分周比を選択的に設定される分周器を備えることを特
徴とする請求項１記載のデータ通信制御装置。 - 【請求項３】 前記受信および送信バッファメモリが先
入先出バッファメモリであることを特徴とする請求項１
記載のデータ通信制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6287720A JPH08149179A (ja) | 1994-11-22 | 1994-11-22 | データ通信制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6287720A JPH08149179A (ja) | 1994-11-22 | 1994-11-22 | データ通信制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08149179A true JPH08149179A (ja) | 1996-06-07 |
Family
ID=17720876
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6287720A Pending JPH08149179A (ja) | 1994-11-22 | 1994-11-22 | データ通信制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08149179A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006238044A (ja) * | 2005-02-24 | 2006-09-07 | Yamaha Corp | 伝送制御装置およびサンプリング周波数変換装置 |
| JP2006251931A (ja) * | 2005-03-08 | 2006-09-21 | Nec Corp | Ｃｐｕ間通信システム |
| JP2007095040A (ja) * | 2005-08-31 | 2007-04-12 | Matsushita Electric Ind Co Ltd | データ処理装置、プログラム、記録媒体、コンテンツ再生装置 |
| JP2008177942A (ja) * | 2007-01-19 | 2008-07-31 | Fujitsu Ltd | データ処理装置、データ処理方法およびデータ処理プログラム |
| JP2009188479A (ja) * | 2008-02-04 | 2009-08-20 | Oki Electric Ind Co Ltd | ネットワーク・プロセッサ |
| JP2010271874A (ja) * | 2009-05-20 | 2010-12-02 | Kyocera Mita Corp | 情報処理装置および画像形成装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6364145B2 (ja) * | 1982-06-10 | 1988-12-09 | ||
| JPH01260956A (ja) * | 1988-04-11 | 1989-10-18 | Fujitsu Ltd | 速度可変データ通信方式 |
| JPH02189049A (ja) * | 1989-01-18 | 1990-07-25 | Hitachi Ltd | 回線制御装置 |
| JPH02305247A (ja) * | 1989-05-19 | 1990-12-18 | Nec Eng Ltd | 通信制御装置 |
-
1994
- 1994-11-22 JP JP6287720A patent/JPH08149179A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6364145B2 (ja) * | 1982-06-10 | 1988-12-09 | ||
| JPH01260956A (ja) * | 1988-04-11 | 1989-10-18 | Fujitsu Ltd | 速度可変データ通信方式 |
| JPH02189049A (ja) * | 1989-01-18 | 1990-07-25 | Hitachi Ltd | 回線制御装置 |
| JPH02305247A (ja) * | 1989-05-19 | 1990-12-18 | Nec Eng Ltd | 通信制御装置 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006238044A (ja) * | 2005-02-24 | 2006-09-07 | Yamaha Corp | 伝送制御装置およびサンプリング周波数変換装置 |
| JP2006251931A (ja) * | 2005-03-08 | 2006-09-21 | Nec Corp | Ｃｐｕ間通信システム |
| JP4716001B2 (ja) * | 2005-03-08 | 2011-07-06 | 日本電気株式会社 | Ｃｐｕ間通信システム |
| JP2007095040A (ja) * | 2005-08-31 | 2007-04-12 | Matsushita Electric Ind Co Ltd | データ処理装置、プログラム、記録媒体、コンテンツ再生装置 |
| JP2008177942A (ja) * | 2007-01-19 | 2008-07-31 | Fujitsu Ltd | データ処理装置、データ処理方法およびデータ処理プログラム |
| JP4701189B2 (ja) * | 2007-01-19 | 2011-06-15 | 富士通株式会社 | データ処理装置、データ処理方法およびデータ処理プログラム |
| JP2009188479A (ja) * | 2008-02-04 | 2009-08-20 | Oki Electric Ind Co Ltd | ネットワーク・プロセッサ |
| JP2010271874A (ja) * | 2009-05-20 | 2010-12-02 | Kyocera Mita Corp | 情報処理装置および画像形成装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5949795A (en) | Processing asynchronous data within a set-top decoder | |
| JPH08149179A (ja) | データ通信制御装置 | |
| EP0601777B1 (en) | Clock phase adjustment between duplicated clock circuits | |
| US5228129A (en) | Synchronous communication interface for reducing the effect of data processor latency | |
| EP0601853B1 (en) | line accommodation circuit and method for switch changeover when a fault is detected | |
| JP3085448B2 (ja) | 通信システム | |
| JP2000099155A (ja) | サーボドライバ制御方法 | |
| JP2560201B2 (ja) | 加速式トークンリングネットワーク | |
| JP3273672B2 (ja) | Ｔｄｍａ通信システム | |
| JP2821091B2 (ja) | 遠方監視制御装置および時刻同期装置 | |
| US5233608A (en) | Method of and a device for receiving data packet form | |
| JP3076304B2 (ja) | 調歩同期伝送におけるボーレート制御方式 | |
| KR940007555B1 (ko) | 망동기 장치의 td 버스 인터페이스 방법 | |
| JPH05219037A (ja) | 独立同期型シリアルデータ通信装置 | |
| JP3043885B2 (ja) | データ同期伝送システム | |
| JP3462061B2 (ja) | 通信装置 | |
| JPH0834457B2 (ja) | 同期式伝送システムの受信カウンタ位相同期回路 | |
| WO2001022202A1 (en) | Method for synchronizing clocks in electronic units connected to a multi processor data bus | |
| JP2004015659A (ja) | Ｐｌｌ制御装置 | |
| JP2754684B2 (ja) | 通信回線試験装置 | |
| JP2001217849A (ja) | 通信システムおよび通信システムにおける割込み方法 | |
| JPH04119046A (ja) | データ送信制御方法 | |
| JPH02203630A (ja) | 時分割多重化装置 | |
| JPH04211542A (ja) | 通信網におけるプリアンブル長調整方法及び独立同期型シリアルデータ通信装置 | |
| JPH0691547B2 (ja) | ル−プ形通信網のフレ−ム同期方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19970513 |