JPH01260956A - 速度可変データ通信方式 - Google Patents

速度可変データ通信方式

Info

Publication number
JPH01260956A
JPH01260956A JP63088793A JP8879388A JPH01260956A JP H01260956 A JPH01260956 A JP H01260956A JP 63088793 A JP63088793 A JP 63088793A JP 8879388 A JP8879388 A JP 8879388A JP H01260956 A JPH01260956 A JP H01260956A
Authority
JP
Japan
Prior art keywords
clock
data
sent
terminal
buffer memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63088793A
Other languages
English (en)
Inventor
Takashi Fujiki
藤木 貴
Yutaka Moriyama
裕 盛山
Tatsuo Fujiwara
龍雄 藤原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP63088793A priority Critical patent/JPH01260956A/ja
Publication of JPH01260956A publication Critical patent/JPH01260956A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Communication Control (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Time-Division Multiplex Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔(既要〕 装置Aと端末Bとの間で所定周期ごとに伝送速度を変化
させてデータ通信を行う速度可変データ通信方式に関し
、 該装置へから回線に送出し、又は該回線から該装置へに
入力するデータ速度が高くなっても、端末Bが装置Aか
ら供給されるクロックに追従できる様にすることを目的
とし、 装置Aと端末Bとの間でデータ通信を行う際に該装置A
に、入力データが書き込まれ、読み出されるハソファメ
モリと、所定周期ごとに該バッファメモリ内に古き込ま
れているデータ量を検出するデータ量検出手段と、該デ
ータ量検出手段の出力に対応した速度のクロックを該所
定周期ごとに選択して送出するクロック供給手段とを有
するクロック供給回路を設け、該クロック供給回路から
連続的に該端末Bに選択したクロックを供給することに
より、装置Aと端末Bとの間で伝送速度可変のデータ通
信を行う様にした。
〔産業上の利用分野〕
装置Aと端末Bとの間で所定周期ごとに伝送速度を変化
させてデータ通信を行う速度可変データ通信方式に関す
るものである。
第5図は本発明の位置付けを示す説明図、第6図はフレ
ームフォーマット例を示す。
先ず、第5図において、例えば電話機より送出された音
声信号はPBXを通って多重化装置でディジタル化され
た後、データ通信設備などからのデータと多重化されて
第6図に示す様なフレームフォーマットに形成され、所
定のデータ速度で四線に送出される。
この時、例えば音声信号の伝送の為に割当られたタイム
スロットが無音音声の為に使用されない時はフレーム中
の所定位置に未使用フラグを挿入し、上記の未使用タイ
ムスロットにパケット交換装置に蓄えられているファク
シミリ端末、テレタイプ端末、データ通信設備などから
のパケットデータを挿入して所定のフレームフォーマッ
ト、所定のデータ速度で回線に送出される。
受信側では送信側と逆の12作を行ってパケットデータ
が取り出され、パケット交換装置(図示せず)に送出さ
れる。
ここで、例えば多重化装置とパケット交換装置との間の
データ通信は、多重化装置からインタフェース部を介し
てパケット交換装置に送出されたクロックを利用して行
われるが、上記のデータ速度が早くなってもパケット交
換装置が上記のクロ・ツクに追従できる様にすることが
必要である。
〔従来の技術〕
第7図は従来例のブロック図、第8図は第7図の動作説
明図を示すが、上記の多重化装置を装置A、パケット交
換装置を端末Bとしている。又、第8図の左側の符号は
第7図中の同じ符号の部分の波形を示す。以下、装置A
からクロックを送出し、端末Bからデータを装置Aに送
出するとして第8図を参照しながら第7図の動作を説明
する。
尚、クロック発生回路11は第5図のインタフェース部
の中に含まれている。
先ず、装置へから端末Bに送出されるクロックは入力デ
ータを多重化し易い様にする為、装置Aから回線に送出
されるデータのデータ速度と一致したパルス幅を持ち、
且つ空タイムスロットに丁度入るだけのデータ量が装置
Aに人力する様なパルス数を持ったバーストクロックで
ある。従って、空タイムスロットの長さによってバース
トクロックのバースト長が変化する。
さて、装置Aは2例えば回線から入力するデータを利用
してクロックを抽出し、この抽出クロックを利用して第
8図−■に示す様なバーストクロックを生成して端末B
に送出する。そこで、端末Bではこのバーストクロック
の立上り点でデータを送出し、装置Δはバーストクロッ
クの立下り点で端末Bからのデータを受信する。
〔発明が解決しようとする課題〕
パケット交換装置(装置B)のデータ速度は。
例えば約64 Kbpsが上限になっているが、装置A
が回線に送出するデータ速度は1例えば6.3Mbps
や1.5 Mbpsである。ここで、装置Aから端末B
に送出されるバーストクロックのパルス間隔は、上記の
様に装置Aから回線に送出するデータ速度と一致してい
るので、データ速度が早くなるとこれに対応してパルス
間隔が狭くなり、端末Bがバーストクロックに追従する
ことが困難になると云う問題がある。
尚、追従できないと端末Bから装置Aに正しいデータが
送出されない。
本発明は、装置Aから回線に送出するデータ速度が高く
なっても、端末Bが装置へから供給されるクロックに追
従できる様にすることを目的とする。
〔課題を解決する為の手段〕
第1図は本発明の原理ブロック図を示す。
図中、4は入力データが書き込まれ、読み出されるバッ
ファメモリで、5は所定周期ごとに該バッファメモリ内
に書き込まれているデータ量を検出するデータ量検出手
段であり、6は該データ量検出手段の出力に対応した速
度のクロックを該所定周期ごとに選択して送出するクロ
ック供給手段である。
又、7はバッファメモリ、データ量検出手段。
最適クロック供給手段で構成されたクロック供給回路で
、該クロック供給回路から連続的に該端末Bに選択した
クロックを供給することにより、装置Aと端末Bとの間
で伝送速度可変のデータ通信を行う。
〔作用〕
本発明は装置1ZAにバッファメモリ4.データ量検出
手段5.最適クロック供給手段6とからなるクロック供
給回路を設け、データ量検出回路で所定周期ごとにバッ
ファメモリ4に蓄えられているデータ量を検出し、対応
する状態信号をクロック供給手段6に送出する。
そこで、クロック供給手段に設けられている複数のクロ
ック源の中から予め定められた基準に従って選択した速
度のクロックをデータに影響を及ぼさない様なタイミン
グで切り替えて端末Bに送出する。これにより、所定周
回ごとに選択した速度を持つクロックを連続的に送出す
るので、クロックのパルス間隔が大きくなる。
即ち、装置Aから回線に送出されるデータ速度。
又は回線から装置へに入力するデータ速度が早くなって
も、端末Bは装zAから送出されるクロックに追従する
ことができる。
〔実施例〕
第2図は本発明の実施例のブロック図(送信側)、第3
図は第2図、第4図の動作説明図、第4図は本発明の実
施例のブロック図(受信側)を示す。尚、第3図中の左
側の符号は第2図、第4図中の同じ符号の部分の波形を
示す。
ここで、クロック選択部分61.クロック切り替えタイ
ミング発生部分62.クロック発生部分63はクロック
供給手段6の構成部分である。以下、第3図を参照して
第2図の動作を説明する。
先ず、読み出しクロック(以下、 R−CKと省略する
)がクロック供給回路内のバッファメモリ4とデータ量
検出部分5に加えられる。そこで、バッファメモリに蓄
えられていたデータがこのR−Cにに対応して読み出さ
れ、装置A(図示せず)から回線に送出される。又、書
き込みクロック(以下。
W−(Jと省略する)により端末Bより送出されたデー
タがバッファメモリに書き込まれる(第3図−■〜■参
照)。
次に、データ量検出部5は2例えば読み出しクロック用
カウンタ、書き込みクロック用カウンタ(以下、−カウ
ンタ、Rカウンタと省略するが。
図示せず)、比較器及び状態信号発生器(図示せず)を
含んでいるが、Rカウンタで入力するR−Cにの数を所
定周期の間(T時間とする)カウントし。
−カウンタでクロック選択部分61を介して端末Bに連
続的に送出される送出クロックの数を上記と同様にT時
間の間カウントし、RカウンタとWカウンタのカウント
値を比較器で比較する。
今、1時間終了時にバッファメモリ4に蓄えられている
データ量をL0ビットとし9次の1時間終了までにR−
Cにによって読み出されたデータ量をslビット、送出
クロックによって端末Bから送出され、バッファメモリ
に書き込まれたデータ量をR1ビットとすると、次の1
時間終了時にバッファメモリ4に蓄えられているデータ
L、は L+= Lo +S1  R1 で与えられるので、このLlを算出し、これを状態信号
発生器に加える。
状態信号発生器は入力したLlと定められた基準値との
差に対応する状態信号をクロック選択部分61に送出す
る。尚、状態信号の内容は予め差に対応して決められて
いるとする。
クロック発生部分63は異なる速度を持つ複数のクロッ
クを発生し、クロック選択部分61に送出すると共に、
クロックの情報をクロック切り替えタイミンク発生部分
゛62に送出する。そこで、クロック切り替えタイミン
グ発生部分62は所定周期ごと(T時間ごと)にクロッ
ク切り替えタイミングを発生してクロック選択部分61
に送出するが、データに影響を及ぼさない様な点(例え
ば、Lレベルの点)を切替点にしている そこで、クロック選択手段は入力した状態信号に対応す
る速度を持つクロックを、切り替えタイミングで切り替
え、送出クロックとして端末Bに送出する(第3図−■
参照参照)。
以上は装置Aが送信動作を行う時の装置Aと端末Bとの
通信についての説明であるが、第4図に示す様に装置A
が受信動作を行う時の装置Aと端末Bとの通信も全く同
じ動作し、第3図の動作説明図がそのまま使用できる。
尚、この場合にはバッファメモリに対しては回線からデ
ータを書き込み、書き込まれたデータを読み出して端末
Bに送出する様になるので、バッファ4に対するW−C
K、 R−CKが逆になる。これに伴って、第2図と第
4図の符号の位置が逆になる。
この様に所定手記ごとにバッファメモリに蓄えられてい
るデータ量を算出し、これに対応して動作可能なりロッ
クを選択し、端末Bに連続的に送出する様にしているの
で、クロックパルスの間隔を大きくでき、端末Bの追従
可能となる。
〔発明の効果〕
以上詳細に説明した様に本発明によれば該装置Aから回
線に送出し、又は該回線から該装置Aに入力するデータ
速度が高くなっても、端末Bが装置Aから供給されるク
ロックに追従できると云う効果がある。
【図面の簡単な説明】
第1図は本発明の原理ブロック図、 第2図は本発明の実施例のブロック図(送信側)、第3
図は第2図、第4図の動作説明図、第4図は本発明の実
施例のブロック図(受信側)、第5図は本発明の位置付
けを示す説明図、第6図はフレームフォーマット例、 第7図は従来例のブロック図、 掻KA 参発明の原理ブロソ7図 草 1 図 千智ぞ明の実A在イ列のプロ・77図(項イ■・1)第
 4 図 フレーム7オーマワトfy“1 4き   乙  図

Claims (1)

  1. 【特許請求の範囲】 装置Aと端末Bとの間でデータ通信を行う際に該装置A
    に、 入力データが書き込まれ、読み出されるバッファメモリ
    (4)と、所定周期ごとに該バッファメモリ内に書き込
    まれているデータ量を検出するデータ量検出手段(5)
    と、該データ量検出手段の出力に対応した速度のクロッ
    クを該所定周期ごとに選択して送出するクロック供給手
    段(6)とを有するクロック供給回路(7)を設け、 該クロック供給回路から連続的に該端末Bに選択したク
    ロックを供給することにより、 装置Aと端末Bとの間で伝送速度可変のデータ通信を行
    う様にしたことを特徴とする速度可変データ通信方式。
JP63088793A 1988-04-11 1988-04-11 速度可変データ通信方式 Pending JPH01260956A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63088793A JPH01260956A (ja) 1988-04-11 1988-04-11 速度可変データ通信方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63088793A JPH01260956A (ja) 1988-04-11 1988-04-11 速度可変データ通信方式

Publications (1)

Publication Number Publication Date
JPH01260956A true JPH01260956A (ja) 1989-10-18

Family

ID=13952731

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63088793A Pending JPH01260956A (ja) 1988-04-11 1988-04-11 速度可変データ通信方式

Country Status (1)

Country Link
JP (1) JPH01260956A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05324268A (ja) * 1992-05-27 1993-12-07 Mita Ind Co Ltd データ転送方式
JPH08149179A (ja) * 1994-11-22 1996-06-07 Nec Corp データ通信制御装置
JP2006251931A (ja) * 2005-03-08 2006-09-21 Nec Corp Cpu間通信システム
JP2012222690A (ja) * 2011-04-12 2012-11-12 Fujitsu Telecom Networks Ltd 伝送システムおよび伝送帯域制御方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05324268A (ja) * 1992-05-27 1993-12-07 Mita Ind Co Ltd データ転送方式
JPH08149179A (ja) * 1994-11-22 1996-06-07 Nec Corp データ通信制御装置
JP2006251931A (ja) * 2005-03-08 2006-09-21 Nec Corp Cpu間通信システム
JP4716001B2 (ja) * 2005-03-08 2011-07-06 日本電気株式会社 Cpu間通信システム
JP2012222690A (ja) * 2011-04-12 2012-11-12 Fujitsu Telecom Networks Ltd 伝送システムおよび伝送帯域制御方法

Similar Documents

Publication Publication Date Title
CA2041222C (en) Pulse width modulated self-clocking and self-synchronizing data transmission telephonic switching system
EP0173947B1 (en) Wideband integrated services local communication system
US3879582A (en) Data loop communication system
US4516236A (en) Full-duplex transmission of bit streams serially and in bit-synchronism on a bus between two terminals.
JPH01260956A (ja) 速度可変データ通信方式
US4307462A (en) Synchronous demultiplexer with elastic dual-memory bit store for TDM/PCM telecommunication system
US5305322A (en) Phase alignment circuit for stuffed-synchronized TDM transmission system with cross-connect function
KR940008107B1 (ko) 데이타 전송장치
JP2619281B2 (ja) Pcm装置
JP3602042B2 (ja) 非同期パケットデータ多重化回路
KR100242304B1 (ko) 종합정보통신망의 데이타 전송장치 및 방법
JPH0557786B2 (ja)
JPS5986351A (ja) 要求割当時分割多元接続信号とパケツト信号とが混在するデイジタル伝送方式
JP3430589B2 (ja) 通信方法及び通信装置
SU548937A1 (ru) Передающее стартстопное устройство
KR100246454B1 (ko) 비 채널 선택 회로
JPS63227196A (ja) 時分割多重信号の信号変換方式
JPS61227440A (ja) 網終端装置のクロツク選択制御装置
JPS63312736A (ja) ダイヤル信号伝送方式
JPS63171016A (ja) パルス発生回路
KR20030026741A (ko) 데이터 전송속도에 따른 클럭소스 자동 전환장치
JPH0451103B2 (ja)
JPH0630513B2 (ja) デ−タ伝送バツフア回路
JPH0730584A (ja) 音声パケット交換装置
JPH06125356A (ja) 同期回路