KR100246454B1 - 비 채널 선택 회로 - Google Patents

비 채널 선택 회로 Download PDF

Info

Publication number
KR100246454B1
KR100246454B1 KR1019970044492A KR19970044492A KR100246454B1 KR 100246454 B1 KR100246454 B1 KR 100246454B1 KR 1019970044492 A KR1019970044492 A KR 1019970044492A KR 19970044492 A KR19970044492 A KR 19970044492A KR 100246454 B1 KR100246454 B1 KR 100246454B1
Authority
KR
South Korea
Prior art keywords
channel
signal
inverting
microprocessor unit
enable signal
Prior art date
Application number
KR1019970044492A
Other languages
English (en)
Other versions
KR19990020999A (ko
Inventor
옥승수
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019970044492A priority Critical patent/KR100246454B1/ko
Publication of KR19990020999A publication Critical patent/KR19990020999A/ko
Application granted granted Critical
Publication of KR100246454B1 publication Critical patent/KR100246454B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
    • H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
    • H04Q11/0435—Details
    • H04Q11/0471—Terminal access circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
    • H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
    • H04Q11/0435—Details
    • H04Q11/0464—Primary rate access circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Communication Control (AREA)

Abstract

본 발명은 종합정보 통신망(ISDN)에서 가입자에게 제공하는 기본 접속 속도인 2B + D데이터 채널 중 사용자의 용도에 따라 사용하지 않는 B채널을 선택하여 사용할 수 있게 한 B 채널 선택 회로에 관한 것이다.
본 발명은 이를 위해 종합정보 통신망(ISDN)과 접속 기능을 갖는 인터페이스 장치에 있어서, 두 개의 코덱부를 동시 사용하거나 특정채널 사용시 ISAC에서 출력되는 B채널 인에이블 신호와 상기 마이크로 프로세서 유니트의 제어에 의해 선택된 신호를 논리곱하고, 상기 이동 레지스터(shift register)에서 출력되는 클럭신호와 상기 마이크로 프로세서 유니트의 제어에 의해 선택된 신호를 반전하고 반전된 신호와를 논리곱하여 그 채널에 해당하는 인에이블 신호를 출력하는 B채널 선택 로직수단을 구성한 것을 그 특징으로 한다.
본 발명에 따르면 기본 접속 속도인 2B + D데이터 채널중 데이터 채널인 B 채널을 사용자의 용도에 맞게 사용하지 않는 채널을 찾아내어 이를 자동 설정하므로써 음성 통화 및 데이터 통신도 가능하게 하고, 또한 종합정보 통신망에서 제공하는 두 개의 채널을 복잡한 절차 없이 자동으로 선택하므로써 하나의 채널만 설정하여 사용하는 단말과도 같이 연결하여 사용할 수 있다.

Description

비 채널 선택 회로
본 발명은 종합정보 통신망(ISDN:Integated Services Digital Network)에서 가입자에게 제공하는 기본 접속 속도인 2B + D 데이터 채널 중 사용자의 용도에 따라 사용하지 않는 B 채널을 자동 선택하여 사용할 수 있도록 하는 B 채널 선택 회로에 관한 것이다.
종합정보 통신망(ISDN)은 디지털 전송 교환을 하는 네트워크를 기본으로 하여 구성하고, 또한 종합정보 통신망으로서 통신 처리의 기능도 가질 수 있는 네트워크이다.
이러한 종합정보 통신망의 완성으로 전화계 서비스, 비전화계 서비스의 구별없이도 통일적인 인터페이스에 의해서 멀티미디어의 통신 서비스를 실현할 수 있다.
여기서 통신 서비스는 64Kbps를 그 기본 단위로 하고 있으며, 보다 큰 전송로를 필요로 하는 통신 서비스에서는 이 정수배의 전송로가 사용된다.
지금까지의 네트워크는 각 서비스에 대하여 별개의 네트워크가 구축되어 왔으나, 이후의 네트워크는 종합정보 통신망 하에 통합되어 하나의 네트워크로 복수의 통신 서비스가 제공된다.
또한, 종합정보 통신망(ISDN)은 가입자에게 기본 접속 속도인 2B + D 채널을 제공한다. 이 채널중 B 채널은 음성 및 데이터 정보를 송신할 수 있는 채널이며, D 채널은 호 접속 및 유지 복구를 위한 호 신호 제어용 채널이다.
이와 같이 가입자에게 제공되는 두 개의 B 채널을 유용하게 사용하기 위해서는 단말장치가 두 개의 B 채널을 사용할 수 있는 자원을 제공하여야 한다.
그러나 종합정보 통신망(ISDN)은 하나의 단말장치내에 두 개의 통화 장치를 마련하기가 쉽지 않다. 즉, 전화 통화를 할 수 있는 송수화기 장치외에는 별도의 외부 인터페이스 장치를 부착하여야지만 두 개의 B 채널을 사용할 수 있는 것이다. 즉 전화기에 장착된 송수화기로 음성통화를 위한 B 채널을 하나 할당하고, PC 통신 및 기타 데이터 통신을 위한 터미널 어댑터 접속 및 RS-232C 직렬 접속 포트를 제공하므로써 다른 하나의 B채널을 사용할 수 있도록 하고 있다.
이와 같이 별도의 접속 포트를 제공하므로써 두 개의 B 채널을 사용할 수 있으나 각각의 포트는 각기 지정된 채널을 사용하도록 할당하므로써 같은 회선에 접속된 다른 단말이 B1채널이나 B2채널을 사용중이라면 그 채널을 사용할 수 없는 단점을 가지고 있다. 왜냐하면 종합정보 통신망(ISDN)은 하나의 가입자 회선에 8대 까지의 가입자 단말을 접속할 수 있도록 2지점간 단말접속(Point-to-multipoint)환경을 제공하므로써 동시에 두 대의 단말을 사용할 수 있기 때문이다. 즉 A 단말이 음성 통화를 위해 B1채널을 사용중인데 B단말이 음성 통화를 시도하기 위해 B1채널을 사용중이라면 B단말은 비어 있음에도 불구하고 통화를 할 수 없는 상태가 된다.
상기한 바와 같이 기존의 종합정보 통신망(ISDN)은 각각 사용하는 자원에 따라 설정된 채널이 있어 다른 채널이 비어 있더라도 사용하지 않는 채널을 사용하지 못하게 되는 단점을 가지고 있다.
본 발명은 상기와 같은 종래의 단점을 해결하고자 이루어진 것으로서, 그 목적은 종합정보 통신망(ISDN)에서 가입자에게 제공하는 기본 접속 속도인 2B + D 데이터 채널 중 사용하지 않는 데이터 채널을 찾아내어 사용자의 용도에 맞게 사용할 수 있게 하므로써 음성 통화 및 데이터 통신도 가능할 수 있도록 하는데 있다.
도 1은 본 발명의 종합정보 통신망과 접속 기능을 가진 인터페이스 장치의 블록 구성도
도 2는 도 1의 B 채널 선택 로직부 및 그에 따른 주변회로의 상세도
도 3a∼d는 B 채널 선택 로직부에 의해 출력되는 파형도이다.
＜도면의 주요부분에 사용된 부호의 설명＞
100:B 채널 선택 로직부 110:이동 레지스터
120:제 1인에이블 신호 발생부 130:제 2인에이블 신호 발생부
NAND1:제 1 논리곱 반전소자 NAND2:제 3 논리곱 반전소자
NAND3:제 5 논리곱 반전소자 NAND4:제 2 논리곱 반전소자
NAND5:제 4 논리곱 반전소자 NAND6:제 6 논리곱 반전소자
INT1:제 1인버터 INT2:제 2인버터
상기의 목적을 달성하고자 본 발명은 종합정보 통신망과 접속 기능을 갖는 인터페이스 장치에 있어서, 두 개의 코덱부를 동시 사용하거나 특정채널 사용시 상기 ISAC에서 출력되는 B채널 인에이블 신호와 상기 마이크로 프로세서 유니트의 제어에 의해 선택된 신호를 논리곱하고, 상기 이동 레지스터에서 출력되는 클럭신호와 상기 마이크로 프로세서 유니트의 제어에 의해 선택된 신호를 반전하고 반전된 신호를 논리곱하여 그 채널에 해당하는 인에이블 신호를 출력하는 B채널 선택 로직부를 구성한 것을 그 특징으로 한다.
바림직하게 상기 B채널 선택 로직부는 이동 레지스터의 단자로 출력되는 클럭신호와 마이크로 프로세서 유니트의 제어에 의해 선택된 신호를 반전시키는 제 1, 제2 인버터와, 상기 제1, 제2 인버터에서 반전된 신호와 상기 이동 레지스터의 단자로 출력되는 클럭신호를 논리곱하여 반전시키는 제1, 제2 논리곱 반전소자와, 상기 마이크로 프로세서 유니트의 제어에 의해 선택된 신호와 상기 ISAC의 단자로 출력되는 B채널 인에이블 신호를 논리곱하여 반전시키는 제3, 제4 논리곱 반전소자와, 상기 제1, 제3 논리곱 반전소자와 제2, 제4 논리곱 반전소자에서 반전된 신호를 논리곱하여 반전시키는 제5, 제6 논리곱 반전소자로 구성한 것을 특징으로 한다.
이하, 본 발명의 일실시예에 따른 구성을 첨부 도면에 의거하여 상세히 설명하면 다음과 같다.
도 1은 본 발명의 종합정보 통신망과 접속 기능을 갖는 인터페이스 장치의 블록 구성도로서, 이에 도시한 바와 같이 인터페이스 장치를 제어하는 마이크로 프로세서 유니트(MPU)와, 상기 인터페이스 장치를 제어하는데 필요한 프로그램을 저장하는 제 1메모리(EPROM)와, 데이터 송수신시 필요한 데이터를 저장하는 제 2메모리(SRAM)와, 시스템 전원 온시 상기 마이크로 프로세서 유니트와 ISAC(20)를 초기화 하는데 필요한 리셋 펄스를 생성하고 칩 인에이블 하는데 필요한 신호를 생성하는 리셋회로부 및 디코딩 로직부(10)와, 아날로그 신호를 디지털 신호로 디지털 신호를 아날로그 신호로 변환시키는 코덱부(30,40) 및 트랜스포머(50)로 구성된 종합정보 통신망과 접속 기능을 가진 인터페이스 장치에 있어서,
상기 두 개의 코덱부(30),(40)를 동시 사용하거나 특정채널 사용시 상기 ISAC(20)에서 출력되는 B채널 인에이블 신호와 상기 마이크로 프로세서 유니트(MPU)의 제어에 의해 선택된 신호를 논리곱하고, 상기 이동 레지스터(110)에서 출력되는 클럭신호와 상기 마이크로 프로세서 유니트(110)의 제어에 의해 선택된 신호를 반전하고 반전된 신호를 논리곱하여 그 채널에 해당하는 인에이블 신호를 출력하는 B채널 선택 로직부(100)를 구성한 것이다.
도 2는 도 1의 B채널 선택 로직부 및 그에 따른 주변회로의 상세도로서, 도 2에 도시된 바와 같이 상기 B채널 선택 로직부(100)는 상기 ISAC(20)의 직렬데이터스트로브단자(SDS1)로 출력되는 B채널 인에이블 신호와 BCL단자로부터 출력되는 768KHZ클럭신호를 8클럭 만큼 이동하여 출력하는 이동 레지스터(110)와, 상기 이동 레지스터의 클럭단자(Q)에서 출력되는 클럭신호와 상기 마이크로 프로세서 유니트(MPU)의 제어에 의해 선택된 신호 및 상기 ISAC의 직렬데이터스트로브단자(SDS1)로 출력되는 B채널 인에이블 신호를 논리곱하여 각각 제1, 제2 인에이블신호를 생성하고 그 생성된 인에이블 신호를 가지고 코덱부(30),(40)를 선택적으로 인에이블 시키는 제1 인에이블 신호 발생부(120) 및 제2 인에이블 신호 발생부(130)로 구성된다.
상기 제1 인에이블 신호 발생부(120)는 상기 마이크로 프로세서 유니트(MPU)에서 발생된 B1채널 또는 B2채널 선택신호를 반전시키는 제1 인버터(INT1)와, 상기 제1 인버터에서 반전된 채널선택신호와 상기 이동 레지스터(110)의 클럭단자(Q)로 출력되는 클럭신호를 논리곱하여 반전시키는 제1 논리곱 반전소자(NAND1)와, 상기 마이크로 프로세서 유니트의 B1채널 또는 B2채널 선택신호와 상기 ISAC(20)의 직렬데이터스트로브단자(SDS1)로 출력되는 B채널 인에이블 신호를 논리곱하여 반전시키는 제3 논리곱 반전소자(NAND2)와, 상기 제1 논리곱 반전소자(NAND1) 및 제3 논리곱 반전소자(NAND2)에서 출력된 신호를 논리곱하여 반전시키는 제5 논리곱 반전소자(NAND5)로 구성된다.
상기 제 2 인에이블 신호 발생부(130)는 상기 마이크로 프로세서 유니트(MPU)의에서 발생된 B1채널 또는 B2채널 선택신호를 반전시키는 제2 인버터(INT2)와, 상기 제2 인버터에서 반전된 채널선택신호와 상기 이동 레지스터(110)의 클럭단자(Q)로 출력되는 클럭신호를 논리곱하여 반전시키는 제2 논리곱 반전소자(NAND4)와, 상기 마이크로 프로세서 유니트(MPU)의 B1채널 또는 B2채널 선택신호와 상기 ISAC(20)의 직렬데이터스트로브단자(SDS1)로 출력되는 B채널 인에이블 신호를 논리곱하여 반전시키는 제4 논리곱 반전소자(NAND5)와, 상기 제2 논리곱 반전소자(NAND4) 및 제4 논리곱 반전소자(NAND5)에서 출력된 신호를 논리곱하여 반전시키는 제6 논리곱 반전소자(NAND6)로 구성된다.
도 3a∼d는 B 채널 선택 로직부에 의해 출력되는 파형도를 각각 나타낸 것이다.
이와 같이 구성된 본 발명의 작용효과를 설명하면 다음과 같다.
도 1에 도시한 마이크로 프로세서 유니트(MPU)는 인터페이스 장치를 제어하기 위한 선택신호를 제공하는 기능을 수행하고, 제1 메모리(EPROM)는 상기 인터페이스 장치를 제어하는데 필요한 프로그램을 저장하는 기능을 수행하고, 제2 메모리(SRAM)는 상기 제1 메모리와 데이터 송수신시 필요한 데이터를 저장하기 위한 기능을 수행한다.
리셋회로부 및 디코딩 로직부(10)는 시스템 전원 온(ON)시 상기 마이크로 프로세서 유니트(MPU) 및 ISAC(Interface Subscriber Access Controller)(20)을 초기화 하는데 필요한 신호를 생성하고 칩 인에이블(CHIP ENABLE)하는데 필요한 신호를 생성하는 기능을 수행한다. 그리고 코덱부(30),(40)는 아날로그 신호를 디지털 신호로 디지털 신호를 아날로그 신호로 변환시키기 위한 기능을 수행하며, B채널 선택 로직부(100)는 상기 두 개의 코덱부(30),(40)를 동시 사용하거나 특정채널 사용시 상기 마이크로 프로세서 유니트(MPU)의 지시 명령에 의해 상기 코덱부(30),(40)의 인에이블 신호를 생성하는 기능을 수행한다.
상기의 과정을 도 2와 도 3을 참조하여 좀더 상세히 설명한다. 도 2에서 B 채널 선택 로직부(100)는 ISAC(20)의 직렬데이터스트로브단자(SDS1)로 출력되는 도 3b와 같은 B1채널 인에이블 신호와 상기 ISAC(20)의 단자(BCL)로 출력되는 도 3a와 같은 768KHZ클럭신호를 입력받아 동작한다.
상기한 두 개의 신호중 B1채널 인에이블 신호는 이동 레지스터(110)의 단자(A)로 입력되고, 상기 768KHZ클럭신호는 상기 이동 레지스터(110)의 클럭단자(CLK)로 입력되어 도 3a와 같이 8클럭 만큼 이동하여 상기 이동 레지스터(110)의 클럭단자(Q)로 도 3c와 같은 신호가 출력된다.
이렇게 상기 ISAC(20)의 직렬데이터스트로브단자(SDS1)로 출력되는 B1채널 인에이블 신호와 상기 이동 레지스터(110)의 클럭단자(Q)로 출력되는 클럭신호는 상기 ISAC(20)와 코덱부(30),(40) 사이의 768kbps(killo bit per second:kbps)데이터 전송 속도를 가지는 코덱 인에이블 신호로 사용된다. 즉, 도 3에서와 같은 타임 슬롯으로 코덱부에 할당되며 B1채널 및 B2채널 인에이블 신호는 도 3a에서와 같은 8KHz클럭의 형태를 가진다.
즉, 상기 코덱부(30),(40)와 ISAC(20)간의 내부 데이터 전송 포맷은 도 3d와 같은 TS1의 형태로 송수신하며 하나의 전송 프레임은 세 개의 TS1 프레임으로 구성된다.
즉, 12개의 타임슬롯으로 구성된 프레임 형태를 가진다. 이 12개의 프레임중에 B1채널 및 B2채널은 각각 1개의 타임 슬롯만 할당된다.
한편, ISAC(20)단자(SDS1)로 출력된 도 3b와 같은 B1채널 인에이블 신호는 제3 논리곱 반전소자(NAND2) 및 제4 논리곱 반전소자(NAND5)의 타측단자에 각각 입력되고, 따라서 상기 마이크로 프로세서 유니트(MPU)의 제어에 의해 선택된 신호(SELECT1),(SELECT2)는 상기 제3 논리곱 반전소자(NAND2) 및 제4 논리곱 반전소자(NAND5)의 일측단자에 각각 입력되어 상기 제3 및 제4 논리곱 반전소자(NAND2,NAND5)로 로우신호가 각각 출력되어 제5 논리곱 반전소자(NAND3) 및 제6 논리곱 반전소자(NAND6)의 타측단자에 각각 입력된다.
이와 동시에 이동 레지스터(110)의 클럭단자(Q)로 출력된 도 3c와 같은 신호가 제1 논리곱 반전소자(NAND1) 및 제2 논리곱 반전소자(NAND4)의 일측단자에 각각 입력되고, 상기 마이크로 프로세서 유니트(MPU)의 제어에 의해 선택된 신호(SELECT1),(SELECT2)는 제1 인버터(INT1) 및 제2 인버터(INT2)에 의해 반전되어 상기 제1 논리곱 반전소자(NAND1) 및 제2 논리곱 반전소자(NAND4)의 타측단자에 각각 반전된 신호가 입력되고, 따라서 상기 제1, 제2 논리곱 반전소자(NAND1,NAND4)로 하이신호가 출력되어 상기 제5 논리곱 반전소자(NAND3) 및 제6 논리곱 반전소자(NAND6)의 일측단자에 입력됨에 따라 상기 제5 논리곱 반전소자(NAND3) 및 제6 논리곱 반전소자(NAND6)의 출력단자로 도 3b,c와 같이 B1채널 또는 B2채널의 형태로 출력하게 된다. 즉, 상기 마이크로 프로세서 유니트(MPU)의 제어에 의해 선택된 신호(SELECT1)가 하이(H)값으로 입력되면 상기 제3 논리곱 반전소자(NAND2)로 로우신호가 출력되어 상기 제5 논리곱 반전소자(NAND3)의 타측단자에 입력되고, 따라서 선택된 신호(SELECT1)는 제1 인버터(INT1)에 의해 로우신호로 반전되어 상기 제1 논리곱 반전소자(NAND1)로 하이신호가 출력됨에 따라 상기 제5 논리곱 반전소자(NAND3)의 출력은 B1채널에 해당하는 신호를 출력하고, 만일 선택된 신호(SELECT1)가 로우(L)값으로 입력되면 상술한 바와 같이 B2채널의 형태로 출력하게 된다.
한편, 선택된 신호(SELECT2)가 하이(H)값으로 입력되면 상술한 바와 마찬 가지로 상기 제6 논리곱 반전소자(NAND6)의 출력은 B1채널에 해당하는 신호를 출력하고, 만일 선택된 신호(SELECT2)가 로우(L)값으로 입력되면 B2채널의 형태로 출력된다.
이상에서와 같이 동작되는 본 발명은 종합정보 통신망(ISDN)에서 가입자에게 제공하는 기본 접속 속도인 2B + D 데이터 채널중 사용하지 않는 데이터 채널을 찾아내어 사용자의 용도에 맞게 사용할 수 있게 함으로써 음성 통화 및 데이터 통신도 가능하고, 또한 두 개의 채널을 복잡한 절차 없이 자동 선택할 수 있게 함으로써 하나의 채널만 설정하여 사용하는 단말과도 같이 연결하여 사용할 수 있는 효과가 있다.

Claims (3)

  1. 인터페이스 장치를 제어하는 마이크로 프로세서 유니트;
    상기 인터페이스 장치를 제어하는데 필요한 프로그램을 저장하는 제 1메모리;
    데이터 송수신시 필요한 데이터를 저장하는 제 2메모리;
    시스템 전원 온시 상기 마이크로 프로세서 유니트와 ISAC를 초기화 하는데 필요한 리셋 펄스를 생성하고 인에이블 하는데 필요한 신호를 생성하는 리셋회로부 및 디코딩 로직부;
    아날로그 신호를 디지털 신호로 디지털 신호를 아날로그 신호로 변환시키는 두 개의 코덱부; 및
    트랜스 포머로 구성된 종합정보 통신망과 접속 기능을 갖는 인터페이스 장치에 있어서,
    상기 두 개의 코덱부를 동시 사용 하거나 특정채널 사용시 상기 ISAC에서 출력되는 B채널 인에이블 신호와 상기 마이크로 프로세서 유니트의 제어에 의해 선택된 신호를 논리곱하고, 상기 이동 레지스터에서 출력되는 클럭신호와 상기 마이크로 프로세서 유니트의 제어에 의해 선택된 신호를 반전하고 반전된 신호를 논리곱하여 그 채널에 해당하는 인에이블 신호를 출력하는 B채널 선택 로직수단을 포함하는 것을 특징으로 하는 B 채널 선택 회로.
  2. 제 1항에 있어서, 상기 B채널 선택 로직수단은,
    상기 ISAC의 단자로 출력되는 B채널 인에이블 신호와 768KHZ클럭신호를 8클럭 만큼 이동하여 출력하는 이동 레지스터와, 상기 이동 레지스터의 단자로 출력되는 클럭신호와 상기 마이크로 프로세서 유니트의 제어에 의해 선택된 신호를 반전시켜 반전된 신호를 논리곱하고 상기 마이크로 프로세서 유니트의 제어에 의해 선택된 신호와 상기 ISAC의 단자에서 출력되는 B채널 인에이블 신호를 논리곱하여 그 채널에 해당하는 인에이블 신호를 상기 코덱부로 출력하는 제1 인에이블 신호 발생 수단 및 제2 인에이블 신호 발생수단을 포함하는 것을 특징으로 하는 B 채널 선택 회로.
  3. 제 2항에 있어서, 상기 인에이블 신호 발생수단은,
    상기 마이크로 프로세서 유니트의 제어에 의해 선택된 신호를 반전시키는 제1,제2 인버터와, 상기 인버터에서 반전된 신호와 이동 레지스터에서 출력되는 클럭신호를 논리곱하여 반전시키는 제1,제2 논리곱 반전소자와, 상기 마이크로 프로세서 유니트의 제어에 의해 선택된 신호와 ISAC의 단자에서 출력되는 B채널 인에이블 신호를 논리곱하여 반전시키는 제3,제4 논리곱 반전소자와, 상기 제1,제2 논리곱 반전소자 및 상기 제3,제4 논리곱 반전소자에서 반전된 신호를 논리곱하여 반전시키는 제5,제6 논리곱 반전소자로 구성됨을 특징으로 하는 B 채널 선택 회로.
KR1019970044492A 1997-08-30 1997-08-30 비 채널 선택 회로 KR100246454B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970044492A KR100246454B1 (ko) 1997-08-30 1997-08-30 비 채널 선택 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970044492A KR100246454B1 (ko) 1997-08-30 1997-08-30 비 채널 선택 회로

Publications (2)

Publication Number Publication Date
KR19990020999A KR19990020999A (ko) 1999-03-25
KR100246454B1 true KR100246454B1 (ko) 2000-03-15

Family

ID=19520218

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970044492A KR100246454B1 (ko) 1997-08-30 1997-08-30 비 채널 선택 회로

Country Status (1)

Country Link
KR (1) KR100246454B1 (ko)

Also Published As

Publication number Publication date
KR19990020999A (ko) 1999-03-25

Similar Documents

Publication Publication Date Title
US5046067A (en) Digital transmission system
US4598397A (en) Microtelephone controller
US4907225A (en) Data protocol controller
US4949333A (en) Enhanced universal asynchronous receiver-transmitter
US4893310A (en) Digital key telephone system
US3997727A (en) Time division multiplexed digital switching apparatus
JPH0640643B2 (ja) データパケットの待ち合わせ方法、通信ネットワークシステム及びパケット通信用アクセス装置
CA1101970A (en) Time division line interface circuit
EP0167563A1 (en) Time-slot interchanger for fast circuit switching
US5333132A (en) Connecting apparatus for plural channel digital communication network
JPS61290838A (ja) 電気通信交換装置
JP2847138B2 (ja) プログラム可能タイムスロット割当器マルチプレクサおよびその同期方法
KR970002743B1 (ko) 디지탈 키 전화 시스템
KR0125573B1 (ko) 시분할 스위칭 시스템
US4805171A (en) Unitary PCM rate converter and multiframe buffer
US4755988A (en) Data communications switching device having multiple switches operating at plural selectable data rates
US4852157A (en) Multi-task state machine signalling translator
US4277843A (en) Closed-loop telecommunication system
KR100246454B1 (ko) 비 채널 선택 회로
KR0149898B1 (ko) 집적회로
EP0285334A2 (en) Universal asynchronous receiver-transmitter
US5751714A (en) Time division multiplex frame slot assignment system and method for interconnecting telephone stations on a token ring network
JP3221922B2 (ja) 多様なポート回路相補装置をｐｃｍ電話交換システムに接続するための柔軟性を有するインタフェース・システム
US4347601A (en) Method and system for processing coded information transmitted during cyclically successive time frames
KR0152396B1 (ko) 피씨엠 데이타 지연회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20061129

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee