JPH06151865A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH06151865A JPH06151865A JP30018392A JP30018392A JPH06151865A JP H06151865 A JPH06151865 A JP H06151865A JP 30018392 A JP30018392 A JP 30018392A JP 30018392 A JP30018392 A JP 30018392A JP H06151865 A JPH06151865 A JP H06151865A
- Authority
- JP
- Japan
- Prior art keywords
- region
- base
- source
- regions
- effect transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【目的】オン抵抗の増大を伴わずに、出力容量を低減で
きる絶縁ゲート型の電界効果トランジスタを提供する。 【構成】ドレイン領域１の表面部分に、チャンネル形成
用のベース領域２が形成され、このベース領域２の表面
にソース領域３が形成され、前記ドレイン領域１とソー
ス領域３に挟まれたチャンネル形成域４の上方に絶縁膜
５を介してゲート部６が設けられている絶縁ゲート型の
電界効果トランジスタにおいて、ベース領域２とソース
領域３がダイオード１０を介して接続されている。 【効果】ベース・ソース間容量とダイオード容量の合計
が、ドレイン・ベース間容量に対して直列に挿入される
ことになり、これにより出力容量を低減できる。
きる絶縁ゲート型の電界効果トランジスタを提供する。 【構成】ドレイン領域１の表面部分に、チャンネル形成
用のベース領域２が形成され、このベース領域２の表面
にソース領域３が形成され、前記ドレイン領域１とソー
ス領域３に挟まれたチャンネル形成域４の上方に絶縁膜
５を介してゲート部６が設けられている絶縁ゲート型の
電界効果トランジスタにおいて、ベース領域２とソース
領域３がダイオード１０を介して接続されている。 【効果】ベース・ソース間容量とダイオード容量の合計
が、ドレイン・ベース間容量に対して直列に挿入される
ことになり、これにより出力容量を低減できる。
Description
【０００１】
【産業上の利用分野】本発明は絶縁ゲート型の電界効果
トランジスタとして利用される半導体装置に関するもの
である。
トランジスタとして利用される半導体装置に関するもの
である。
【０００２】
【従来の技術】従来の絶縁ゲート型の電界効果トランジ
スタの断面構造を図３に示す。この構造では、半導体基
板のＮ型半導体領域よりなるドレイン領域１の表面部分
に、チャンネル形成用のＰ型半導体領域よりなるベース
領域２を形成し、このベース領域２の内部にＮ型半導体
領域よりなるソース領域３を形成した構造となってい
る。ドレイン領域１とソース領域３に挟まれたベース領
域２の表面部分がチャンネル形成域４となっており、こ
のチャンネル形成域４の上には、ポリシリコンゲート部
６が絶縁膜５を介して設けられている。ベース領域２と
ソース領域３は、ソース電極７により短絡されている。
８はドレイン電極、９はゲート電極である。
スタの断面構造を図３に示す。この構造では、半導体基
板のＮ型半導体領域よりなるドレイン領域１の表面部分
に、チャンネル形成用のＰ型半導体領域よりなるベース
領域２を形成し、このベース領域２の内部にＮ型半導体
領域よりなるソース領域３を形成した構造となってい
る。ドレイン領域１とソース領域３に挟まれたベース領
域２の表面部分がチャンネル形成域４となっており、こ
のチャンネル形成域４の上には、ポリシリコンゲート部
６が絶縁膜５を介して設けられている。ベース領域２と
ソース領域３は、ソース電極７により短絡されている。
８はドレイン電極、９はゲート電極である。
【０００３】
【発明が解決しようとする課題】上記絶縁ゲート型の電
界効果トランジスタは、入力抵抗が極めて大きいという
利点があるが、その反面、出力容量Ｃｏｓｓが大きいと
いう欠点がある。出力容量Ｃｏｓｓは、ゲート・ドレイ
ン間容量Ｃｇｄと、ドレイン・ソース間容量Ｃｄｓの合
計である。この出力容量Ｃｏｓｓ（＝Ｃｇｄ＋Ｃｄｓ）
が大きいと、電界効果トランジスタがオフの状態であっ
ても、高周波成分が出力容量を介して流れてしまう。そ
のため、出力容量Ｃｏｓｓは小さい方が望ましい。電界
効果トランジスタの出力容量Ｃｏｓｓを下げるには、電
界効果トランジスタの数を少なくするか、ゲート絶縁膜
５を厚くすれば良いが、いずれの場合にも、オン抵抗が
大きくなって実用的でなくなるという問題が生じる。
界効果トランジスタは、入力抵抗が極めて大きいという
利点があるが、その反面、出力容量Ｃｏｓｓが大きいと
いう欠点がある。出力容量Ｃｏｓｓは、ゲート・ドレイ
ン間容量Ｃｇｄと、ドレイン・ソース間容量Ｃｄｓの合
計である。この出力容量Ｃｏｓｓ（＝Ｃｇｄ＋Ｃｄｓ）
が大きいと、電界効果トランジスタがオフの状態であっ
ても、高周波成分が出力容量を介して流れてしまう。そ
のため、出力容量Ｃｏｓｓは小さい方が望ましい。電界
効果トランジスタの出力容量Ｃｏｓｓを下げるには、電
界効果トランジスタの数を少なくするか、ゲート絶縁膜
５を厚くすれば良いが、いずれの場合にも、オン抵抗が
大きくなって実用的でなくなるという問題が生じる。
【０００４】本発明は、上述のような点に鑑みてなされ
たものであり、その目的とするところは、オン抵抗の増
大を伴わずに、出力容量を低減できる絶縁ゲート型の電
界効果トランジスタを提供することにある。
たものであり、その目的とするところは、オン抵抗の増
大を伴わずに、出力容量を低減できる絶縁ゲート型の電
界効果トランジスタを提供することにある。
【０００５】
【課題を解決するための手段】本発明に係る半導体装置
では、前記の課題を解決するために、図１に示すよう
に、半導体基板の第１導電型の半導体領域よりなるドレ
イン領域１の表面部分に、チャンネル形成用の第２導電
型の半導体領域よりなるベース領域２が形成され、この
ベース領域２の表面に第１導電型の半導体領域よりなる
ソース領域３が形成され、前記ベース領域２におけるド
レイン領域１とソース領域３に挟まれたチャンネル形成
域４の上方に絶縁膜５を介してゲート部６が設けられて
いる絶縁ゲート型の電界効果トランジスタにおいて、ベ
ース領域２とソース領域３がダイオード１０を介して接
続されていることを特徴とするものである。
では、前記の課題を解決するために、図１に示すよう
に、半導体基板の第１導電型の半導体領域よりなるドレ
イン領域１の表面部分に、チャンネル形成用の第２導電
型の半導体領域よりなるベース領域２が形成され、この
ベース領域２の表面に第１導電型の半導体領域よりなる
ソース領域３が形成され、前記ベース領域２におけるド
レイン領域１とソース領域３に挟まれたチャンネル形成
域４の上方に絶縁膜５を介してゲート部６が設けられて
いる絶縁ゲート型の電界効果トランジスタにおいて、ベ
ース領域２とソース領域３がダイオード１０を介して接
続されていることを特徴とするものである。
【０００６】
【作用】本発明の絶縁ゲート型の電界効果トランジスタ
では、チャンネル形成用の第２導電型の半導体領域より
なるベース領域２と、第１導電型の半導体領域よりなる
ソース領域３の間にダイオード１０が介在することによ
り、図２の等価回路に示すように、ベース・ソース間容
量Ｃｂｓとダイオード容量Ｃｄの合計が、ドレイン・ベ
ース間容量Ｃｄｂに対して直列に挿入されることにな
り、これにより出力容量を低減できる。ここで、Ｃｄ≒
０とすることが容易にできるので、図２の等価回路から
出力容量Ｃｏｓｓ1 を示す式は、以下の通りになる。
では、チャンネル形成用の第２導電型の半導体領域より
なるベース領域２と、第１導電型の半導体領域よりなる
ソース領域３の間にダイオード１０が介在することによ
り、図２の等価回路に示すように、ベース・ソース間容
量Ｃｂｓとダイオード容量Ｃｄの合計が、ドレイン・ベ
ース間容量Ｃｄｂに対して直列に挿入されることにな
り、これにより出力容量を低減できる。ここで、Ｃｄ≒
０とすることが容易にできるので、図２の等価回路から
出力容量Ｃｏｓｓ1 を示す式は、以下の通りになる。
【０００７】
【数１】 ここで、ダイオード１０が無い場合の出力容量をＣｏｓ
ｓとすると、Ｃｏｓｓ＝Ｃｇｄ＋Ｃｄｓ＝Ｃｇｄ＋Ｃｄ
ｂと書けるので、Ｃｏｓｓ−Ｃｏｓｓ1 を計算すると、
ｓとすると、Ｃｏｓｓ＝Ｃｇｄ＋Ｃｄｓ＝Ｃｇｄ＋Ｃｄ
ｂと書けるので、Ｃｏｓｓ−Ｃｏｓｓ1 を計算すると、
【０００８】
【数２】 となる。故に、Ｃｏｓｓ＞Ｃｏｓｓ1 となり、出力容量
が低減されることになるものである。
が低減されることになるものである。
【０００９】
【実施例】図１は本発明の一実施例としての絶縁ゲート
型の電界効果トランジスタの断面図である。絶縁ゲート
型の電界効果トランジスタは、半導体基板のＮ型半導体
領域よりなるドレイン領域１の表面部分にＰ型半導体領
域よりなるベース領域２が形成され、このベース領域２
の表面部分に、Ｎ型半導体領域よりなるソース領域３が
形成された構造となっている。前記ドレイン領域１とソ
ース領域３に挟まれたベース領域２の表面部分がチャン
ネル形成域４となっていて、このチャンネル形成域４の
上方には、ゲート部６が絶縁膜５を介して設けられてい
る。ゲート部６は例えばポリシリコンよりなり、絶縁膜
５は例えばシリコン酸化膜よりなる。７はソース電極、
８はドレイン電極、９はゲート電極である。１１はベー
ス領域４に接続されたアルミニウム薄膜、１２はソース
領域３に接続されたアルミニウム薄膜であり、両者は逆
並列接続されたダイオード１０を介して接続されてい
る。これにより、ソース領域３とベース領域２の間に
は、逆並列接続されたダイオード１０が介在することに
なる。
型の電界効果トランジスタの断面図である。絶縁ゲート
型の電界効果トランジスタは、半導体基板のＮ型半導体
領域よりなるドレイン領域１の表面部分にＰ型半導体領
域よりなるベース領域２が形成され、このベース領域２
の表面部分に、Ｎ型半導体領域よりなるソース領域３が
形成された構造となっている。前記ドレイン領域１とソ
ース領域３に挟まれたベース領域２の表面部分がチャン
ネル形成域４となっていて、このチャンネル形成域４の
上方には、ゲート部６が絶縁膜５を介して設けられてい
る。ゲート部６は例えばポリシリコンよりなり、絶縁膜
５は例えばシリコン酸化膜よりなる。７はソース電極、
８はドレイン電極、９はゲート電極である。１１はベー
ス領域４に接続されたアルミニウム薄膜、１２はソース
領域３に接続されたアルミニウム薄膜であり、両者は逆
並列接続されたダイオード１０を介して接続されてい
る。これにより、ソース領域３とベース領域２の間に
は、逆並列接続されたダイオード１０が介在することに
なる。
【００１０】
【発明の効果】以上のように、本発明の絶縁ゲート型の
電界効果トランジスタでは、ソース領域とベース領域を
ダイオードを介在させて接続したので、オン抵抗の増大
を伴わずに出力容量を低減させることができるという効
果がある。
電界効果トランジスタでは、ソース領域とベース領域を
ダイオードを介在させて接続したので、オン抵抗の増大
を伴わずに出力容量を低減させることができるという効
果がある。
【図１】本発明の一実施例の断面図である。
【図２】本発明の一実施例の等価回路図である。
【図３】従来例の断面図である。
１ ドレイン領域 ２ ベース領域 ３ ソース領域 ４ チャンネル形成域 ５ 絶縁膜 ６ ゲート部 ７ ソース電極 ８ ドレイン電極 ９ ゲート電極 １０ ダイオード
Claims (1)
- 【請求項１】 半導体基板の第１導電型の半導体領域
よりなるドレイン領域の表面部分に、チャンネル形成用
の第２導電型の半導体領域よりなるベース領域が形成さ
れ、このベース領域の表面に第１導電型の半導体領域よ
りなるソース領域が形成され、前記ベース領域における
ドレイン領域とソース領域に挟まれたチャンネル形成域
の上方に絶縁膜を介してゲート部が設けられている絶縁
ゲート型の電界効果トランジスタにおいて、ベース領域
とソース領域がダイオードを介して接続されていること
を特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30018392A JPH06151865A (ja) | 1992-11-10 | 1992-11-10 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30018392A JPH06151865A (ja) | 1992-11-10 | 1992-11-10 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06151865A true JPH06151865A (ja) | 1994-05-31 |
Family
ID=17881739
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30018392A Pending JPH06151865A (ja) | 1992-11-10 | 1992-11-10 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06151865A (ja) |
-
1992
- 1992-11-10 JP JP30018392A patent/JPH06151865A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920003549A (ko) | Mis형 반도체장치 | |
| DE69332358D1 (de) | Leistung-mosfet aus siliziumkarbid | |
| KR970072205A (ko) | 에스. 오. 아이(soi)형 트랜지스터 및 그 제조방법 | |
| JPS6237545B2 (ja) | ||
| JP2635828B2 (ja) | 半導体装置 | |
| JPS63266882A (ja) | 縦型絶縁ゲ−ト電界効果トランジスタ | |
| JP3402043B2 (ja) | 電界効果トランジスタ | |
| JPS6038877A (ja) | 絶縁ゲ−ト半導体装置 | |
| JPH06151865A (ja) | 半導体装置 | |
| JPH0349266A (ja) | Ｍｏｓ型半導体装置 | |
| JPH09246545A (ja) | 電力用半導体素子 | |
| JP2841936B2 (ja) | 絶縁ゲート型電界効果半導体装置 | |
| JPH053289A (ja) | 電力用半導体装置 | |
| JPH05315618A (ja) | 絶縁ゲート型半導体装置 | |
| JP2574082B2 (ja) | 絶縁ゲート型電界効果半導体装置 | |
| JPH05275703A (ja) | 半導体装置およびその製造方法 | |
| JP3118893B2 (ja) | 縦型ｍｏｓトランジスタ | |
| JPH01207977A (ja) | 半導体装置 | |
| JPS6255303B2 (ja) | ||
| JP2864499B2 (ja) | 電界効果型薄膜トランジスタ | |
| JPS6130297Y2 (ja) | ||
| JPH0669508A (ja) | 二重拡散型の電界効果トランジスタ | |
| JPH06209106A (ja) | 半導体装置 | |
| JPH0673381B2 (ja) | 電界効果半導体装置 | |
| KR950010138A (ko) | 엠엔오에스(mnos)형 반도체장치 |