JPH0614506B2 - 複合電子部品の製造方法 - Google Patents
複合電子部品の製造方法Info
- Publication number
- JPH0614506B2 JPH0614506B2 JP63166573A JP16657388A JPH0614506B2 JP H0614506 B2 JPH0614506 B2 JP H0614506B2 JP 63166573 A JP63166573 A JP 63166573A JP 16657388 A JP16657388 A JP 16657388A JP H0614506 B2 JPH0614506 B2 JP H0614506B2
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- electrode paste
- groove
- component body
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、複合電子部品の製造方法、殊に電子部品本体
の外表面に外部電極ペーストを塗布する方法に関する。
の外表面に外部電極ペーストを塗布する方法に関する。
従来の技術 複合電子部品の一例として、１チップの中に２つの静電
容量を備えた積層コンデンサがある。この積層コンデン
サは、第７図に示すようにパラジウム（Ｐｄ）を主体と
した内部電極４１を表面の所定の位置に形成した多数枚
のグリーンシート（チタン酸バリウム等の誘電体セラミ
ックからなる）４２を積層後焼成してブロック状の電子
部品本体４を形成し、電子部品本体４の図上左右両側面
及びこれと隣り合う上、下面の隅部に内部電極４１と接
続する外部電極（接続電極）４３を形成した構造になっ
ている。
容量を備えた積層コンデンサがある。この積層コンデン
サは、第７図に示すようにパラジウム（Ｐｄ）を主体と
した内部電極４１を表面の所定の位置に形成した多数枚
のグリーンシート（チタン酸バリウム等の誘電体セラミ
ックからなる）４２を積層後焼成してブロック状の電子
部品本体４を形成し、電子部品本体４の図上左右両側面
及びこれと隣り合う上、下面の隅部に内部電極４１と接
続する外部電極（接続電極）４３を形成した構造になっ
ている。
ここに、かかる積層コンデンサ及び同様の積層構造をと
る複合電子部品において、外部電極４３の形成位置及び
個数は電子部品本体４の種別、接続構造等により選定さ
れることは勿論であるが、第８図に示すような四隅部及
び第５図、６図に夫々示すような位置に形成される傾向
にある。
る複合電子部品において、外部電極４３の形成位置及び
個数は電子部品本体４の種別、接続構造等により選定さ
れることは勿論であるが、第８図に示すような四隅部及
び第５図、６図に夫々示すような位置に形成される傾向
にある。
なお、第８図に示す四隅部に形成する場合は、具体的に
は各隅部において隣り合う４面に外部電極４３を形成す
ることになる。また、第５図に示す場合は３面に形成す
ることになり、第６図に示す場合は左右両端部において
４面、中間部において３面形成することになる。
は各隅部において隣り合う４面に外部電極４３を形成す
ることになる。また、第５図に示す場合は３面に形成す
ることになり、第６図に示す場合は左右両端部において
４面、中間部において３面形成することになる。
そして、かかる積層コンデンサの製造は従来次に示す方
法により行われていた。即ち、多数の電子部品本体４…
を第９図に示すように整列状態で保持し、次いで、この
状態を維持した上で、第１０図（ａ）に示す塗布装置５
の下面に位置させ、銀（Ａｇ）を主体とした電極ペース
ト２を塗布するスキージ５０を駆動して電子部品本体４
の対応する端面に第１０図（ｂ）に示す如く電極ペース
ト２を塗布する。そして、電極ペースト塗布後焼成して
積層コンデンサを得る。
法により行われていた。即ち、多数の電子部品本体４…
を第９図に示すように整列状態で保持し、次いで、この
状態を維持した上で、第１０図（ａ）に示す塗布装置５
の下面に位置させ、銀（Ａｇ）を主体とした電極ペース
ト２を塗布するスキージ５０を駆動して電子部品本体４
の対応する端面に第１０図（ｂ）に示す如く電極ペース
ト２を塗布する。そして、電極ペースト塗布後焼成して
積層コンデンサを得る。
発明が解決しようとする問題点 しかしながら、上述の従来方法による場合は、まず第一
に塗布作業に長時間を要するという欠点があり、第二に
電極ペースト塗布位置の位置ずれを発生し、精度のよい
塗布作業が困難になるという欠点がある。
に塗布作業に長時間を要するという欠点があり、第二に
電極ペースト塗布位置の位置ずれを発生し、精度のよい
塗布作業が困難になるという欠点がある。
即ち、この従来方法によれば一度の塗布作業で電子部品
本体の一端面の塗布を行なう形態をとるため、上述した
第８図、５図、６図に示す位置に電極ペースト２を塗布
する場合は、１個の電子部品本体４について複数回の塗
布作業を要することになる。このため、その都度印刷用
スクリーン５１の交換作業、印刷用スクリーン５１と電
子部品本体４との位置合わせ作業といった煩わしい作業
を伴なうことになるため、作業性を著しく損なうことに
なるのである。
本体の一端面の塗布を行なう形態をとるため、上述した
第８図、５図、６図に示す位置に電極ペースト２を塗布
する場合は、１個の電子部品本体４について複数回の塗
布作業を要することになる。このため、その都度印刷用
スクリーン５１の交換作業、印刷用スクリーン５１と電
子部品本体４との位置合わせ作業といった煩わしい作業
を伴なうことになるため、作業性を著しく損なうことに
なるのである。
また位置合わせ作業等は熟練を要するため、勢い隣り合
う２面間における電極ペースト塗布位置に位置ずれを生
じることになるのである。
う２面間における電極ペースト塗布位置に位置ずれを生
じることになるのである。
本発明はかかる従来方法の欠点を解消するためになされ
たものであり、一度の電極ペースト塗布作業で電子部品
本体の複数の端面を同時に塗布することとし、結果的に
塗布作業に要する時間を大幅に短縮することができ、か
つ隣り合う端面間における電極ペースト塗布位置相互間
の位置精度を高精度に保つことができることになる複合
電子部品の製造方法を提供することを目的とする。
たものであり、一度の電極ペースト塗布作業で電子部品
本体の複数の端面を同時に塗布することとし、結果的に
塗布作業に要する時間を大幅に短縮することができ、か
つ隣り合う端面間における電極ペースト塗布位置相互間
の位置精度を高精度に保つことができることになる複合
電子部品の製造方法を提供することを目的とする。
更に、本発明の他の目的は、まず第一に電子部品本体の
各端面における正確な位置に電極ペーストを確実に塗布
できるようにすることにあり、第二に塗布される電極ペ
ーストの厚みを容易にコントロールすることができ、実
装時における組付け不良といったような不具合の発生を
未然に防止することにある。
各端面における正確な位置に電極ペーストを確実に塗布
できるようにすることにあり、第二に塗布される電極ペ
ーストの厚みを容易にコントロールすることができ、実
装時における組付け不良といったような不具合の発生を
未然に防止することにある。
問題点を解決するための手段 本発明は、ブロック状をした電子部品本体の外表面に外
部電極を形成してなる複合電子部品の製造方法におい
て、 上面に適幅の溝及び／又は突壁を有する電極ペースト塗
布用部材の、前記溝を除く上面及び／又は前記突壁の上
面に電極ペーストを層状に付着形成する第１の工程と、 前記電極ペースト塗布用部材の電極ペースト層に前記電
子部品本体の一端面を押付け、接触面及びこれに隣接す
る他端の隅部に電極ペーストを塗布する第２の工程とを
この順序で行ない、 然る後、電子部品本体を焼成して外部電極を形成するこ
とを特徴としている。
部電極を形成してなる複合電子部品の製造方法におい
て、 上面に適幅の溝及び／又は突壁を有する電極ペースト塗
布用部材の、前記溝を除く上面及び／又は前記突壁の上
面に電極ペーストを層状に付着形成する第１の工程と、 前記電極ペースト塗布用部材の電極ペースト層に前記電
子部品本体の一端面を押付け、接触面及びこれに隣接す
る他端の隅部に電極ペーストを塗布する第２の工程とを
この順序で行ない、 然る後、電子部品本体を焼成して外部電極を形成するこ
とを特徴としている。
作 用 しかるときは、電子部品本体の端面を電極ペースト塗布
用部材に押付けると、まず電子部品本体の接触面に電極
ペーストが塗布され、次いで押付け時に排除される電極
ペーストの一部が外表面に流動し、接触面と隣り合う他
の端面の下端隅部に塗布されることになる。
用部材に押付けると、まず電子部品本体の接触面に電極
ペーストが塗布され、次いで押付け時に排除される電極
ペーストの一部が外表面に流動し、接触面と隣り合う他
の端面の下端隅部に塗布されることになる。
実施例 以下本発明の一実施例を図面に基づき具体的に説明す
る。第１図は本発明方法の実施状態を示す略示正面図、
第２図は本発明方法の実施に使用する溝付ペイント槽定
盤及びかきとりブレードを示す斜視図、第３図は電極ペ
ーストのかきとり状態を示す正面図である。
る。第１図は本発明方法の実施状態を示す略示正面図、
第２図は本発明方法の実施に使用する溝付ペイント槽定
盤及びかきとりブレードを示す斜視図、第３図は電極ペ
ーストのかきとり状態を示す正面図である。
第１図に示すように、所定の位置にセッティングされた
溝付ペイント槽定盤１の内部には電極ペースト２が所定
の厚みを有する層状に付着されるようになっている。
溝付ペイント槽定盤１の内部には電極ペースト２が所定
の厚みを有する層状に付着されるようになっている。
溝付ペイント槽定盤１は第２図に示すように、長方形状
の定盤本体１０の前後端側及び左右両端側に上向きの側
壁１１、１１、１１、１１を連設したトレイ状をなして
いる。定盤本体１０には所定の幅寸法を有する溝１２を
前後方向に凹設してある。溝１２の幅寸法は上述した構
造の電子部品本体４の寸法に応じて定められている。ま
た、溝１２は複数設けてあり、一度に複数の電子部品本
体４の塗布作業が行なえるようになっている。１３はペ
ースト溜りで、後述のかきとりブレード３でかきとられ
て、ペーストを貯留できるようになっている。
の定盤本体１０の前後端側及び左右両端側に上向きの側
壁１１、１１、１１、１１を連設したトレイ状をなして
いる。定盤本体１０には所定の幅寸法を有する溝１２を
前後方向に凹設してある。溝１２の幅寸法は上述した構
造の電子部品本体４の寸法に応じて定められている。ま
た、溝１２は複数設けてあり、一度に複数の電子部品本
体４の塗布作業が行なえるようになっている。１３はペ
ースト溜りで、後述のかきとりブレード３でかきとられ
て、ペーストを貯留できるようになっている。
溝付ペイント槽定盤１内には電極ペースト２が所定量貯
留されるようになっており、貯留後の電極ペースト２を
かきとりブレード３がかき出すことにより、定盤本体１
０の表面に所定厚の電極ペースト層が形成されることに
なる。即ち、第２図に示すようにかきとりブレード３の
下面には溝１２の幅寸法に対応した幅寸法を有するかき
とり爪３０が溝１２と同じ数形成されており、第３図に
示すように各かきとり爪３０を溝１２に差し込み、かつ
かきとりブレード３の下面と定盤本体１０の表面との間
に適当な間隙を設け、この状態でかきとりブレード３を
前方へ移動させると、溝１２内の電極ペースト２がかき
出され、定盤本体１０の表面上に所定厚みを有する電極
ペースト層が適幅分形成されることになる。かき出され
たペーストはペースト溜り１３に貯留される。
留されるようになっており、貯留後の電極ペースト２を
かきとりブレード３がかき出すことにより、定盤本体１
０の表面に所定厚の電極ペースト層が形成されることに
なる。即ち、第２図に示すようにかきとりブレード３の
下面には溝１２の幅寸法に対応した幅寸法を有するかき
とり爪３０が溝１２と同じ数形成されており、第３図に
示すように各かきとり爪３０を溝１２に差し込み、かつ
かきとりブレード３の下面と定盤本体１０の表面との間
に適当な間隙を設け、この状態でかきとりブレード３を
前方へ移動させると、溝１２内の電極ペースト２がかき
出され、定盤本体１０の表面上に所定厚みを有する電極
ペースト層が適幅分形成されることになる。かき出され
たペーストはペースト溜り１３に貯留される。
ここに、かきとりブレード３の前後移動は上下、左右の
ガタなく円滑に行われるようになっており、これで均一
な厚みを有する電極ペースト層が形成されるようになっ
ている。また、かきとりブレード３と定盤本体１０の表
面との離隔寸法、即ち電極ペースト層の厚みは電子部品
本体４に塗布されることになる電極ペースト２の幅寸法
（銀幅）、厚み寸法に応じて予め設定されている。
ガタなく円滑に行われるようになっており、これで均一
な厚みを有する電極ペースト層が形成されるようになっ
ている。また、かきとりブレード３と定盤本体１０の表
面との離隔寸法、即ち電極ペースト層の厚みは電子部品
本体４に塗布されることになる電極ペースト２の幅寸法
（銀幅）、厚み寸法に応じて予め設定されている。
かくして、図外の整列保持用冶具で保持した電子部品本
体４を第１図に示すように下降させて電極ペースト層に
押付けると、溝１２の両側に位置する電子部品本体４の
下面及びこれと隣り合う側面、前後面の下部に電極ペー
スト２が所定量塗布されることになる。そして、電子部
品本体４を上下反転して同一の手順で塗布作業を行なう
ことにより、第９図に示すような四隅に外部電極４３を
塗布形成されることになる。而して、塗布後ペーストの
乾燥を行ない、焼成することにより、外部電極４３が形
成された積層コンデンサを得る。
体４を第１図に示すように下降させて電極ペースト層に
押付けると、溝１２の両側に位置する電子部品本体４の
下面及びこれと隣り合う側面、前後面の下部に電極ペー
スト２が所定量塗布されることになる。そして、電子部
品本体４を上下反転して同一の手順で塗布作業を行なう
ことにより、第９図に示すような四隅に外部電極４３を
塗布形成されることになる。而して、塗布後ペーストの
乾燥を行ない、焼成することにより、外部電極４３が形
成された積層コンデンサを得る。
なお、上記構成において、整列保持用冶具により保持さ
れた電子部品本体４と溝付ペイント槽定盤１とを左右方
向に相対移動可能にしておくものとする。即ち、かかる
形態をとることにより、電子部品本体４と溝１２の位置
合わせが簡単、かつ精度よく行なえることになるので、
結果的に電極ペースト２を所望の位置に精度よく塗布で
きることになるからである。
れた電子部品本体４と溝付ペイント槽定盤１とを左右方
向に相対移動可能にしておくものとする。即ち、かかる
形態をとることにより、電子部品本体４と溝１２の位置
合わせが簡単、かつ精度よく行なえることになるので、
結果的に電極ペースト２を所望の位置に精度よく塗布で
きることになるからである。
また、この位置合わせは溝１２の形状を適宜変更するこ
とによって、より精度よく行なうことができる。即ち、
溝１２の幅寸法により位置合わせ誤差を吸収できること
になるからである。
とによって、より精度よく行なうことができる。即ち、
溝１２の幅寸法により位置合わせ誤差を吸収できること
になるからである。
また、上記構成によれば電極ペースト層の厚みを管理す
るだけで電極ペースト２の塗布量、即ち幅寸法、厚み寸
法を所望の値に設定できることになる。
るだけで電極ペースト２の塗布量、即ち幅寸法、厚み寸
法を所望の値に設定できることになる。
第４図（ａ）、（ｂ）は溝１２の変形例を示す。この変
形例は溝１２の上端部にテーパ部１２ａを設け、テーパ
部１２ａの案内作用により電子部品本体４を溝１２の中
央に確実に押し付けんとするものであり、これによって
電極ペーストの塗布をより精度よく行なえることになる
という利点がある。
形例は溝１２の上端部にテーパ部１２ａを設け、テーパ
部１２ａの案内作用により電子部品本体４を溝１２の中
央に確実に押し付けんとするものであり、これによって
電極ペーストの塗布をより精度よく行なえることになる
という利点がある。
変形例 第５図は本発明方法の第１変形例、第６図は第２変形例
を夫々示す正面図である。
を夫々示す正面図である。
第１変形例は、溝付ペイント槽定盤１に上述の溝１２に
代えて、突壁１３を設け、突壁１３の上面に形成した電
極ペースト層により、電子部品本体４の下面左右中間部
及びこれと隣り合う前後両側面の下部に電極ペースト２
を塗布することとする。
代えて、突壁１３を設け、突壁１３の上面に形成した電
極ペースト層により、電子部品本体４の下面左右中間部
及びこれと隣り合う前後両側面の下部に電極ペースト２
を塗布することとする。
なお、この第１変形例において突壁１３を複数設けるこ
ととすれば、第５図に示す如き塗布形態をとる外部電極
４３を複数同時に得ることができるという利点がある。
ととすれば、第５図に示す如き塗布形態をとる外部電極
４３を複数同時に得ることができるという利点がある。
第６図に示す第２変形例は、いわば上述の実施例と第１
変形例を組み合わせた形態をとるものであり、電子部品
本体４の一端面における隅部及び中間部の塗布作業を一
度に行なえることになるという利点がある。なお、第６
図において説明を省略するために上述のものと対応する
部分には同一の番号を付してある。
変形例を組み合わせた形態をとるものであり、電子部品
本体４の一端面における隅部及び中間部の塗布作業を一
度に行なえることになるという利点がある。なお、第６
図において説明を省略するために上述のものと対応する
部分には同一の番号を付してある。
以上の説明では複合電子部品の一例として積層コンデン
サの製造を行なう場合について述べたが、他の複合電子
部品の製造についても同様に適用可能である。
サの製造を行なう場合について述べたが、他の複合電子
部品の製造についても同様に適用可能である。
発明の効果 以上のように本発明によれば、一回当りの塗布作業で電
子部品本体の複数の端面に同時に電極ペーストを塗布す
ることができるので、一回の塗布作業で一端面の塗布作
業しか行なえない従来方法による場合に比べて、塗布作
業に要する時間を大幅に短縮し得ることになるという効
果がある。
子部品本体の複数の端面に同時に電極ペーストを塗布す
ることができるので、一回の塗布作業で一端面の塗布作
業しか行なえない従来方法による場合に比べて、塗布作
業に要する時間を大幅に短縮し得ることになるという効
果がある。
また、従来方法に付随する煩わしい作業を省略できるの
で、この点においても作業時間の短縮が図れるという効
果もある。
で、この点においても作業時間の短縮が図れるという効
果もある。
更には、従来方法では行なえなかった隣り合う２面間に
おける塗布作業が可能になるので、正確な塗布位置に塗
布を行なうための位置合わせ作業が簡単かつ確実に行な
えると共に、塗布される外部電極の幅寸法、厚み寸法を
容易、かつ正確にコントロールでき、実装時においてプ
リント基板に組付ける際に、半田付け性に起因する組付
け不良等の不具合を発生するおそれがない、といった効
果もある。
おける塗布作業が可能になるので、正確な塗布位置に塗
布を行なうための位置合わせ作業が簡単かつ確実に行な
えると共に、塗布される外部電極の幅寸法、厚み寸法を
容易、かつ正確にコントロールでき、実装時においてプ
リント基板に組付ける際に、半田付け性に起因する組付
け不良等の不具合を発生するおそれがない、といった効
果もある。
第１図は本発明方法の実施状態を示す略示正面図、第２
図は本発明方法の実施に使用する溝付ペイント槽定盤及
びかきとりブレードを示す斜視図、第３図は電極ペース
トのかきとり状態を示す正面図、第４図は溝の変形例を
示す要部の正面図である。 第５図及び第６図は夫々本発明方法の変形例を示す正面
図である。 第７図は積層コンデンサを示す断面図、第８図は積層コ
ンデンサを示す斜視図、第９図は電子部品本体の外観を
示す斜視図である。 第１０図は従来方法を示す正面図である。 １……溝付ペイント槽定盤 １２……溝 １３……突壁 ２……電極ペースト ４……電子部品本体 ４３……外部電極
図は本発明方法の実施に使用する溝付ペイント槽定盤及
びかきとりブレードを示す斜視図、第３図は電極ペース
トのかきとり状態を示す正面図、第４図は溝の変形例を
示す要部の正面図である。 第５図及び第６図は夫々本発明方法の変形例を示す正面
図である。 第７図は積層コンデンサを示す断面図、第８図は積層コ
ンデンサを示す斜視図、第９図は電子部品本体の外観を
示す斜視図である。 第１０図は従来方法を示す正面図である。 １……溝付ペイント槽定盤 １２……溝 １３……突壁 ２……電極ペースト ４……電子部品本体 ４３……外部電極
Claims (1)
- 【請求項１】ブロック状をした電子部品本体の外表面に
外部電極を形成してなる複合電子部品の製造方法におい
て、 上面に適幅の溝及び／又は突壁を有する電極ペースト塗
布用部材の、前記溝を除く上面及び／又は前記突壁の上
面に電極ペーストを層状に付着形成する第１の工程と、 前記電極ペースト塗布用部材の電極ペースト層に前記電
子部品本体の一端面を押付け、接触面及びこれに隣接す
る他端の隅部に電極ペーストを塗布する第２の工程とを
この順序で行ない、 然る後、電子部品本体を焼成して外部電極を形成するこ
とを特徴とする複合電子部品の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63166573A JPH0614506B2 (ja) | 1988-07-04 | 1988-07-04 | 複合電子部品の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63166573A JPH0614506B2 (ja) | 1988-07-04 | 1988-07-04 | 複合電子部品の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0216709A JPH0216709A (ja) | 1990-01-19 |
| JPH0614506B2 true JPH0614506B2 (ja) | 1994-02-23 |
Family
ID=15833770
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63166573A Expired - Fee Related JPH0614506B2 (ja) | 1988-07-04 | 1988-07-04 | 複合電子部品の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0614506B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4849123B2 (ja) * | 2008-12-22 | 2012-01-11 | Ｔｄｋ株式会社 | 積層コンデンサの製造方法 |
| JP5810706B2 (ja) | 2010-09-06 | 2015-11-11 | 株式会社村田製作所 | 電子部品 |
| JP6358074B2 (ja) | 2014-01-31 | 2018-07-18 | 株式会社村田製作所 | 電子部品の製造方法及び電子部品の製造装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57115389A (en) * | 1981-01-09 | 1982-07-17 | Micro Gijutsu Kenkyusho:Kk | Printing method for minute pattern |
| JPS5863495A (ja) * | 1981-10-12 | 1983-04-15 | Sanbii Kk | ゴム印版の製造方法 |
| JPS6047411A (ja) * | 1983-08-25 | 1985-03-14 | 東光株式会社 | 積層セラミツク電子部品の電極形成方法 |
| JPS6341010A (ja) * | 1986-08-06 | 1988-02-22 | 株式会社村田製作所 | 電子部品の製造方法 |
-
1988
- 1988-07-04 JP JP63166573A patent/JPH0614506B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0216709A (ja) | 1990-01-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100356487B1 (ko) | 적층 세라믹 전자 부품의 제조방법 | |
| JPH0614506B2 (ja) | 複合電子部品の製造方法 | |
| JP2000299560A (ja) | セラミック回路板の製造方法 | |
| JP2003136675A (ja) | スクリーン印刷装置 | |
| US4897676A (en) | High-density circuit and method of its manufacture | |
| US5624708A (en) | High-density circuit and method of its manufacture | |
| JPH0620035B2 (ja) | 複数端子電極付き部品の製造方法 | |
| KR100332968B1 (ko) | 전자부품을 제조하는 방법 및 그것을 제조하는 장치 | |
| JP2658414B2 (ja) | グリーンシートへの導電層パターン形成装置 | |
| JPH0537271A (ja) | チツプ部品の電極形成方法 | |
| JP4706423B2 (ja) | ペースト塗布装置 | |
| JP4504577B2 (ja) | チップ形抵抗器の製造方法 | |
| JPH0258888A (ja) | 厚膜配線基板 | |
| JP2000138145A (ja) | 電子部品の製造方法 | |
| JP2001353973A (ja) | 印刷用凹版とそれを用いたオフセット印刷方法 | |
| JP3406340B2 (ja) | 積層型電子部品の製造方法 | |
| JP4433728B2 (ja) | 電子部品の製造方法 | |
| JP2743175B2 (ja) | プリント基板のソルダーレジスト版及びプリント基板製造方法 | |
| JPH05327157A (ja) | セラミック基板 | |
| JPH01259990A (ja) | クリーム半田の印刷版 | |
| JP3861553B2 (ja) | 塗料塗布装置 | |
| JPH05211389A (ja) | プリント回路基板およびそのハンダ供給方法 | |
| KR200266647Y1 (ko) | 멀티 스퀴즈 장치 | |
| JP3281233B2 (ja) | 積層型電子部品の製造方法 | |
| JPH0198207A (ja) | 電子部品 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |