JPH0216709A - 複合電子部品の製造方法 - Google Patents
複合電子部品の製造方法Info
- Publication number
- JPH0216709A JPH0216709A JP63166573A JP16657388A JPH0216709A JP H0216709 A JPH0216709 A JP H0216709A JP 63166573 A JP63166573 A JP 63166573A JP 16657388 A JP16657388 A JP 16657388A JP H0216709 A JPH0216709 A JP H0216709A
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- electrode paste
- coating
- main part
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000002131 composite material Substances 0.000 title claims description 9
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 239000002003 electrode paste Substances 0.000 claims abstract description 47
- 238000000034 method Methods 0.000 claims abstract description 16
- 238000003825 pressing Methods 0.000 claims description 3
- 238000000576 coating method Methods 0.000 abstract description 19
- 239000011248 coating agent Substances 0.000 abstract description 17
- 239000003990 capacitor Substances 0.000 abstract description 10
- 239000003973 paint Substances 0.000 description 8
- 238000007796 conventional method Methods 0.000 description 7
- 238000007790 scraping Methods 0.000 description 5
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 3
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 1
- 229910002113 barium titanate Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 210000000078 claw Anatomy 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上曵肌里公立
本発明は、複合電子部品の製造方法、殊に電子部品本体
の外表面に外部電極ペーストを塗布する方法に関する。
の外表面に外部電極ペーストを塗布する方法に関する。
盗】すl支逝
複合電子部品の一例として、1チツプの中に2つの静電
容量を備えた積層コンデンサがある。この積層コンデン
サは、第7図に示すようにパラジウム(Pd)を主体と
した内部電極41を表面の所定の位置に形成した多数枚
のグリーンシート(チタン酸バリウム等の誘電体セラミ
ックからなる)42を積層後焼成してブロック状の電子
部品本体4を形成し、電子部品本体4の図上左右両側面
及びこれと隣り合う上、下面の隅部に内部電極41と接
続する外部電極(接続電極)43を形成した構造になっ
ている。
容量を備えた積層コンデンサがある。この積層コンデン
サは、第7図に示すようにパラジウム(Pd)を主体と
した内部電極41を表面の所定の位置に形成した多数枚
のグリーンシート(チタン酸バリウム等の誘電体セラミ
ックからなる)42を積層後焼成してブロック状の電子
部品本体4を形成し、電子部品本体4の図上左右両側面
及びこれと隣り合う上、下面の隅部に内部電極41と接
続する外部電極(接続電極)43を形成した構造になっ
ている。
ここに、かかる積層コンデンサ及び同様の積層構造をと
る複合電子部品において、外部電極43の形成位置及び
個数は電子部品本体4の種別、接続構造等により選定さ
れることは勿論であるが、第8図に示すような四隅部及
び第5図、6図に夫々示すような位置に形成される傾向
にある。
る複合電子部品において、外部電極43の形成位置及び
個数は電子部品本体4の種別、接続構造等により選定さ
れることは勿論であるが、第8図に示すような四隅部及
び第5図、6図に夫々示すような位置に形成される傾向
にある。
なお、第8図に示す四隅部に形成する場合は、具体的に
は各隅部において隣り合う4面に外部電極43を形成す
ることになる。また、第5図に示す場合は3面に形成す
ることになり、第6図に示す場合は左右両端部において
4面、中間部において3面形成することになる。
は各隅部において隣り合う4面に外部電極43を形成す
ることになる。また、第5図に示す場合は3面に形成す
ることになり、第6図に示す場合は左右両端部において
4面、中間部において3面形成することになる。
そして、かかる積層コンデンサの製造は従来次に示す方
法により行われていた。即ち、多数の電子部品本体4・
・・を第9図に示すように整列状態で保持し、次いで、
この状態を維持した上で、第10図(a)に示す塗布装
置5の下面に位置させ、銀(Ag>を主体とした電極ペ
ースト2を塗布するスキージ50を駆動して電子部品本
体4の対応する端面に第10図(b)に示す如く電極ペ
ースト2を塗布する。そして、電極ペースト塗布後焼成
して積層コンデンサを得る。
法により行われていた。即ち、多数の電子部品本体4・
・・を第9図に示すように整列状態で保持し、次いで、
この状態を維持した上で、第10図(a)に示す塗布装
置5の下面に位置させ、銀(Ag>を主体とした電極ペ
ースト2を塗布するスキージ50を駆動して電子部品本
体4の対応する端面に第10図(b)に示す如く電極ペ
ースト2を塗布する。そして、電極ペースト塗布後焼成
して積層コンデンサを得る。
° しよ゛と る 占
しかしながら、上述の従来方法による場合は、まず第一
に塗布作業に長時間を要するという欠点があり、第二に
電極ペースト塗布位置の位置ずれを発生し、精度のよい
塗布作業が困難になるという欠点がある。
に塗布作業に長時間を要するという欠点があり、第二に
電極ペースト塗布位置の位置ずれを発生し、精度のよい
塗布作業が困難になるという欠点がある。
即ち、この従来方法によれば一度の塗布作業で電子部品
本体の一端面の塗布を行なう形態をとるため、上述した
第8図、5図、6図に示す位置に電極ペースト2を塗布
する場合は、1個の電子部品本体4について複数回の塗
布作業を要することになる。このため、その都度印刷用
スクリーン5.1の交換作業、印刷用スクリーン51と
電子部品本体4との位置合わせ作業といった煩わしい作
業を伴なうことになるため、作業性を著しく損なうこと
になるのである。
本体の一端面の塗布を行なう形態をとるため、上述した
第8図、5図、6図に示す位置に電極ペースト2を塗布
する場合は、1個の電子部品本体4について複数回の塗
布作業を要することになる。このため、その都度印刷用
スクリーン5.1の交換作業、印刷用スクリーン51と
電子部品本体4との位置合わせ作業といった煩わしい作
業を伴なうことになるため、作業性を著しく損なうこと
になるのである。
また位置合わせ作業等は熟練を要するため、勢い隣り合
う2面間における電極ペースト塗布位置に位置ずれを生
じることになるのである。
う2面間における電極ペースト塗布位置に位置ずれを生
じることになるのである。
本発明はかかる従来方法の欠点を解消するためになされ
たものであり、−度の電極ペースト塗布作業で電子部品
本体の複数の端面を同時に塗布することとし、結果的に
塗布作業に要する時間を大幅に短縮することができ、か
つ隣り合う端面間における電極ペースト塗布位置相互間
の位置精度を高精度に保つことができることになる複合
電子部品の製造方法を提供することを目的とする。
たものであり、−度の電極ペースト塗布作業で電子部品
本体の複数の端面を同時に塗布することとし、結果的に
塗布作業に要する時間を大幅に短縮することができ、か
つ隣り合う端面間における電極ペースト塗布位置相互間
の位置精度を高精度に保つことができることになる複合
電子部品の製造方法を提供することを目的とする。
更に、本発明の他の目的は、まず第一に電子部品本体の
各端面における正確な位置に電極ペーストを確実に塗布
できるようにすることにあり、第二に塗布される電極ペ
ーストの厚みを容易にコントロールすることができ、実
装時における組付は不良といったような不具合の発生を
未然に防止することにある。
各端面における正確な位置に電極ペーストを確実に塗布
できるようにすることにあり、第二に塗布される電極ペ
ーストの厚みを容易にコントロールすることができ、実
装時における組付は不良といったような不具合の発生を
未然に防止することにある。
口 占 ゛ るための
本発明は、ブロック状をした電子部品本体の外表面に外
部電極を形成してなる複合電子部品の製造方法において
、 上面に適幅の溝及び/又は突壁を有する電極ペースト塗
布用部材の、前記溝を除く上面及び/又は前記突壁の上
面に電極ペーストを層状に付着形成する第1の工程と、 前記電極ペースト塗布用部材の電極ペースト層に前記電
子部品本体の一端面を押付け、接触面及びこれに隣接す
る他端の隅部に電極ペーストを塗布する第2の工程とを
この順序で行ない、然る後、電子部品本体を焼成して外
部電極を形成することを特徴としている。
部電極を形成してなる複合電子部品の製造方法において
、 上面に適幅の溝及び/又は突壁を有する電極ペースト塗
布用部材の、前記溝を除く上面及び/又は前記突壁の上
面に電極ペーストを層状に付着形成する第1の工程と、 前記電極ペースト塗布用部材の電極ペースト層に前記電
子部品本体の一端面を押付け、接触面及びこれに隣接す
る他端の隅部に電極ペーストを塗布する第2の工程とを
この順序で行ない、然る後、電子部品本体を焼成して外
部電極を形成することを特徴としている。
在−一一里
しかるときは、電子部品本体の端面を電極ペースト塗布
用部材に押付けると、まず電子部品本体の接触面に電極
ペーストが塗布され、次いで押付は時に排除される電極
ペーストの一部が外表面に流動し、接触面と隣り合う他
の端面の下端隅部に塗布されることになる。
用部材に押付けると、まず電子部品本体の接触面に電極
ペーストが塗布され、次いで押付は時に排除される電極
ペーストの一部が外表面に流動し、接触面と隣り合う他
の端面の下端隅部に塗布されることになる。
皇−施−■
以下本発明の一実施例を図面に基づき具体的に説明する
。第1図は本発明方法の実施状態を示す略示正面図、第
2図は本発明方法の実施に使用する溝付ペイント槽定盤
及びかきとりブレードを示す斜視図、第3図は電極ペー
ストのかきとり状態を示す正面図である。
。第1図は本発明方法の実施状態を示す略示正面図、第
2図は本発明方法の実施に使用する溝付ペイント槽定盤
及びかきとりブレードを示す斜視図、第3図は電極ペー
ストのかきとり状態を示す正面図である。
第1図に示すように、所定の位置にセツティングされた
溝付ペイント槽定盤1の内部には電極ぺ−スト2が所定
の厚みを有する層状に付着されるようになっている。
溝付ペイント槽定盤1の内部には電極ぺ−スト2が所定
の厚みを有する層状に付着されるようになっている。
溝付ペイント槽定盤1は第2図に示すように、長方形状
の定盤本体10の前後端側及び左右両端側に上向きの側
壁11.11.11.11を連設したトレイ状をなして
いる。定盤本体1oには所定の幅寸法を有する溝12を
前後方向に凹設しである。溝12の幅寸法は上述した構
造の電子部品本体4の寸法に応じて定められている。ま
た、溝12は複数設けてあり、−度に複数の電子部品本
体4の塗布作業が行なえるようになっている。13はペ
ースト溜りで、後述のかきとリブレード3でかきとられ
て、ペーストを貯留できるようになっている。
の定盤本体10の前後端側及び左右両端側に上向きの側
壁11.11.11.11を連設したトレイ状をなして
いる。定盤本体1oには所定の幅寸法を有する溝12を
前後方向に凹設しである。溝12の幅寸法は上述した構
造の電子部品本体4の寸法に応じて定められている。ま
た、溝12は複数設けてあり、−度に複数の電子部品本
体4の塗布作業が行なえるようになっている。13はペ
ースト溜りで、後述のかきとリブレード3でかきとられ
て、ペーストを貯留できるようになっている。
溝付ペイント槽定盤1内には電極ペースト2が所定量貯
留されるようになっており、貯留後の電極ペースト2を
かきとリブレード3がかき出すことにより、定盤本体1
0の表面に所定厚の電極ペースト層が形成されることに
なる。即ち、第2図に示すようにかきとリブレード3の
下面には溝12の幅寸法に対応した幅寸法を有するかき
とり爪30が溝12と同じ数形成されており、第3図に
示すように各かきとり爪30を溝12に差し込み、かつ
かきとりブレード3の下面と定盤本体10の表面との間
に適当な間隙を設け、この状態でかきとリブレード3を
前方へ移動させると、溝12内の電極ペースト2がかき
出され、定盤本体lOの表面上に所定厚みを有する電極
ペースト層が適幅分形成されることになる。かき出され
たペーストはペースト溜り13に貯留される。
留されるようになっており、貯留後の電極ペースト2を
かきとリブレード3がかき出すことにより、定盤本体1
0の表面に所定厚の電極ペースト層が形成されることに
なる。即ち、第2図に示すようにかきとリブレード3の
下面には溝12の幅寸法に対応した幅寸法を有するかき
とり爪30が溝12と同じ数形成されており、第3図に
示すように各かきとり爪30を溝12に差し込み、かつ
かきとりブレード3の下面と定盤本体10の表面との間
に適当な間隙を設け、この状態でかきとリブレード3を
前方へ移動させると、溝12内の電極ペースト2がかき
出され、定盤本体lOの表面上に所定厚みを有する電極
ペースト層が適幅分形成されることになる。かき出され
たペーストはペースト溜り13に貯留される。
ここに、かきとリブレード3の前後移動は上下、左右の
ガタなく円滑に行われるようになっており、これで均一
な厚みを有する電極ペースト層が形成されるようになっ
ている。また、かきとリブレード3と定盤本体lOの表
面との離隔寸法、即ち電極ペースト層の厚みは電子部品
本体4に塗布されることになる電極ペースト2の幅寸法
(眼幅)、厚み寸法に応じて予め設定されている。
ガタなく円滑に行われるようになっており、これで均一
な厚みを有する電極ペースト層が形成されるようになっ
ている。また、かきとリブレード3と定盤本体lOの表
面との離隔寸法、即ち電極ペースト層の厚みは電子部品
本体4に塗布されることになる電極ペースト2の幅寸法
(眼幅)、厚み寸法に応じて予め設定されている。
かくして、図外の整列保持用治具で保持した電子部品本
体4を第1図に示すように下降させて電極ペースト層に
押付けると、溝12の両側に位置する電子部品本体4の
下面及びこれと隣り合う側面、前後面の下部に電極ペー
スト2が所定量塗布されることになる。そして、電子部
品本体4を上下反転して同一の手順で塗布作業を行なう
ことにより、第9図に示すような四隅に外部電極43を
塗布形成されることになる。而して、塗布後ペーストの
乾燥を行ない、焼成することにより、外部電極43が形
成された積層コンデンサを得る。
体4を第1図に示すように下降させて電極ペースト層に
押付けると、溝12の両側に位置する電子部品本体4の
下面及びこれと隣り合う側面、前後面の下部に電極ペー
スト2が所定量塗布されることになる。そして、電子部
品本体4を上下反転して同一の手順で塗布作業を行なう
ことにより、第9図に示すような四隅に外部電極43を
塗布形成されることになる。而して、塗布後ペーストの
乾燥を行ない、焼成することにより、外部電極43が形
成された積層コンデンサを得る。
なお、上記構成において、整列保持用治具により保持さ
れた電子部品本体4と溝付ペイント槽定盤1とを左右方
向に相対移動可能にしておくものとする。即ち、かかる
形態をとることにより、電子部品本体4と溝12の位置
合わせが簡単、かつ精度よく行なえることになるので、
結果的に電極ペースト2を所望の位置に精度よ(塗布で
きることになるからである。
れた電子部品本体4と溝付ペイント槽定盤1とを左右方
向に相対移動可能にしておくものとする。即ち、かかる
形態をとることにより、電子部品本体4と溝12の位置
合わせが簡単、かつ精度よく行なえることになるので、
結果的に電極ペースト2を所望の位置に精度よ(塗布で
きることになるからである。
また、この位置合わせは溝12の形状を適宜変更するこ
とによって、より精度よく行なうことができる。即ち、
溝12の幅寸法により位置合わせ誤差を吸収できること
になるからである。
とによって、より精度よく行なうことができる。即ち、
溝12の幅寸法により位置合わせ誤差を吸収できること
になるからである。
また、上記構成によれば電極ペースト層の厚みを管理す
るだけで電極ペースト2の塗布量、即ち幅寸法、厚み寸
法を所望の値に設定できることになる。
るだけで電極ペースト2の塗布量、即ち幅寸法、厚み寸
法を所望の値に設定できることになる。
第4図(a)、(b)は溝12の変形例を示す。
この変形例は溝12の上端部にテーパ部12aを設け、
テーバ部12aの案内作用により電子部品本体4を溝1
2の中央に確実に押し付けんとするものであり、これに
よって電極ペーストの塗布をより精度よく行なえること
になるという利点がある。
テーバ部12aの案内作用により電子部品本体4を溝1
2の中央に確実に押し付けんとするものであり、これに
よって電極ペーストの塗布をより精度よく行なえること
になるという利点がある。
変−」L−皿
第5図は本発明方法の第1変形例、第6図は第2変形例
を夫々示す正面図である。
を夫々示す正面図である。
第1変形例は、溝付ペイント槽定盤1に上述の溝12に
代えて、突壁13を設け、突壁13の上面に形成した電
極ペースト層により、電子部品本体4の下面左右中間部
及びこれと隣り合う前後両側面の下部に電極ペースト2
を塗布することとする。
代えて、突壁13を設け、突壁13の上面に形成した電
極ペースト層により、電子部品本体4の下面左右中間部
及びこれと隣り合う前後両側面の下部に電極ペースト2
を塗布することとする。
なお、この第1変形例において突壁13を複数設けるこ
ととすれば、第5図に示す如き塗布形態をとる外部電極
43を複数同時に得ることができるという利点がある。
ととすれば、第5図に示す如き塗布形態をとる外部電極
43を複数同時に得ることができるという利点がある。
第6図に示す第2変形例は、いわば上述の実施例と第1
変形例を組み合わせた形態をとるものであり、電子部品
本体4の一端面における隅部及び中間部の塗布作業を一
度に行なえることになるという利点がある。なお、第6
図において説明を省略するために上述のものと対応する
部分には同一の番号を付しである。
変形例を組み合わせた形態をとるものであり、電子部品
本体4の一端面における隅部及び中間部の塗布作業を一
度に行なえることになるという利点がある。なお、第6
図において説明を省略するために上述のものと対応する
部分には同一の番号を付しである。
以上の説明では複合電子部品の一例として積層コンデン
サの製造を行なう場合について述べたが、他の複合電子
部品の製造についても同様に適用可能である。
サの製造を行なう場合について述べたが、他の複合電子
部品の製造についても同様に適用可能である。
主所少苅来
以上のように本発明によれば、−回当りの塗布作業で電
子部品本体の複数の端面に同時に電極ベーストを塗布す
ることができるので、−回の塗布作業で一端面の塗布作
業しか行なえない従来方法による場合に比べて、塗布作
業に要する時間を大幅に短縮し得ることになるという効
果がある。
子部品本体の複数の端面に同時に電極ベーストを塗布す
ることができるので、−回の塗布作業で一端面の塗布作
業しか行なえない従来方法による場合に比べて、塗布作
業に要する時間を大幅に短縮し得ることになるという効
果がある。
また、従来方法に付随する煩わしい作業を省略できるの
で、この点においても作業時間の短縮が図れるという効
果もある。
で、この点においても作業時間の短縮が図れるという効
果もある。
更には、従来方法では行なえなかった隣り合う2面間に
おける塗布作業が可能になるので、正確な塗布位置に塗
布を行なうための位置合わせ作業が簡単かつ確実に行な
えると共に、塗布される外部電極の幅寸法、厚み寸法を
容易、かつ正確にコントロールでき、実装時においてプ
リント基板に組付ける際に、半田付は性に起因する組付
は不良等の不具合を発生するおそれがない、といった効
果もある。
おける塗布作業が可能になるので、正確な塗布位置に塗
布を行なうための位置合わせ作業が簡単かつ確実に行な
えると共に、塗布される外部電極の幅寸法、厚み寸法を
容易、かつ正確にコントロールでき、実装時においてプ
リント基板に組付ける際に、半田付は性に起因する組付
は不良等の不具合を発生するおそれがない、といった効
果もある。
第1図は本発明方法の実施状態を示す略示正面図、第2
図は本発明方法の実施に使用する溝付ペイント槽定盤及
びかきとリブレードを示す斜視図、第3図は電極ペース
トのかきとり状態を示す正面図、第4図は溝の変形例を
示す要部の正面図である。 第5図及び第6図は夫々本発明方法の変形例を示す正面
図である。 第7図は積層コンデンサを示す断面図、第8図は積層コ
ンデンサを示す斜視図、第9図は電子部品本体の外観を
示す斜視図である。 第10図は従来方法を示す正面図である。 1・・・溝付ペイント槽定盤 12・・・溝 13・・・突壁 2・・・電極ペースト 4・・・電子部品本体 43・・・外部電極 特許出願人 株式会社 材用製作所 」 第1図 第 図 第4図 j 第8図 \ 第9図 第7図
図は本発明方法の実施に使用する溝付ペイント槽定盤及
びかきとリブレードを示す斜視図、第3図は電極ペース
トのかきとり状態を示す正面図、第4図は溝の変形例を
示す要部の正面図である。 第5図及び第6図は夫々本発明方法の変形例を示す正面
図である。 第7図は積層コンデンサを示す断面図、第8図は積層コ
ンデンサを示す斜視図、第9図は電子部品本体の外観を
示す斜視図である。 第10図は従来方法を示す正面図である。 1・・・溝付ペイント槽定盤 12・・・溝 13・・・突壁 2・・・電極ペースト 4・・・電子部品本体 43・・・外部電極 特許出願人 株式会社 材用製作所 」 第1図 第 図 第4図 j 第8図 \ 第9図 第7図
Claims (1)
- (1)ブロック状をした電子部品本体の外表面に外部電
極を形成してなる複合電子部品の製造方法において、 上面に適幅の溝及び/又は突壁を有する電極ペースト塗
布用部材の、前記溝を除く上面及び/又は前記突壁の上
面に電極ペーストを層状に付着形成する第1の工程と、 前記電極ペースト塗布用部材の電極ペースト層に前記電
子部品本体の一端面を押付け、接触面及びこれに隣接す
る他端の隅部に電極ペーストを塗布する第2の工程とを
この順序で行ない、 然る後、電子部品本体を焼成して外部電極を形成するこ
とを特徴とする複合電子部品の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63166573A JPH0614506B2 (ja) | 1988-07-04 | 1988-07-04 | 複合電子部品の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63166573A JPH0614506B2 (ja) | 1988-07-04 | 1988-07-04 | 複合電子部品の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0216709A true JPH0216709A (ja) | 1990-01-19 |
JPH0614506B2 JPH0614506B2 (ja) | 1994-02-23 |
Family
ID=15833770
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63166573A Expired - Fee Related JPH0614506B2 (ja) | 1988-07-04 | 1988-07-04 | 複合電子部品の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0614506B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010147430A (ja) * | 2008-12-22 | 2010-07-01 | Tdk Corp | 積層コンデンサの製造方法 |
US8514546B2 (en) | 2010-09-06 | 2013-08-20 | Murata Manufacturing Co., Ltd. | Electronic component |
JP2015164175A (ja) * | 2014-01-31 | 2015-09-10 | 株式会社村田製作所 | 電子部品の製造方法及び電子部品の製造装置 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57115389A (en) * | 1981-01-09 | 1982-07-17 | Micro Gijutsu Kenkyusho:Kk | Printing method for minute pattern |
JPS5863495A (ja) * | 1981-10-12 | 1983-04-15 | Sanbii Kk | ゴム印版の製造方法 |
JPS6047411A (ja) * | 1983-08-25 | 1985-03-14 | 東光株式会社 | 積層セラミツク電子部品の電極形成方法 |
JPS6341010A (ja) * | 1986-08-06 | 1988-02-22 | 株式会社村田製作所 | 電子部品の製造方法 |
-
1988
- 1988-07-04 JP JP63166573A patent/JPH0614506B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57115389A (en) * | 1981-01-09 | 1982-07-17 | Micro Gijutsu Kenkyusho:Kk | Printing method for minute pattern |
JPS5863495A (ja) * | 1981-10-12 | 1983-04-15 | Sanbii Kk | ゴム印版の製造方法 |
JPS6047411A (ja) * | 1983-08-25 | 1985-03-14 | 東光株式会社 | 積層セラミツク電子部品の電極形成方法 |
JPS6341010A (ja) * | 1986-08-06 | 1988-02-22 | 株式会社村田製作所 | 電子部品の製造方法 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010147430A (ja) * | 2008-12-22 | 2010-07-01 | Tdk Corp | 積層コンデンサの製造方法 |
US8514546B2 (en) | 2010-09-06 | 2013-08-20 | Murata Manufacturing Co., Ltd. | Electronic component |
JP2015164175A (ja) * | 2014-01-31 | 2015-09-10 | 株式会社村田製作所 | 電子部品の製造方法及び電子部品の製造装置 |
US9978536B2 (en) | 2014-01-31 | 2018-05-22 | Murata Manufacturing Co., Ltd. | Method of manufacturing electronic component and electronic-component manufacturing apparatus |
Also Published As
Publication number | Publication date |
---|---|
JPH0614506B2 (ja) | 1994-02-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7458151B2 (en) | Method of forming external electrode | |
KR20000076700A (ko) | 적층 세라믹 전자 부품의 제조방법 | |
JP3903757B2 (ja) | チップ状電子部品の製造方法およびチップ状電子部品 | |
JP4849123B2 (ja) | 積層コンデンサの製造方法 | |
JPH0216709A (ja) | 複合電子部品の製造方法 | |
JPH03225904A (ja) | 積層チップへの導電ペースト塗布方法 | |
JPH0233908A (ja) | 複数端子電極付き部品の製造方法 | |
JP3164103B2 (ja) | 電子部品の製造方法および製造装置 | |
JPH0537271A (ja) | チツプ部品の電極形成方法 | |
JPH09162084A (ja) | 電子部品の製造方法 | |
JP4706423B2 (ja) | ペースト塗布装置 | |
JP2001167914A (ja) | 絶縁基板の分割溝形状 | |
JPH1142764A (ja) | 電子部品の製造装置 | |
JP4433728B2 (ja) | 電子部品の製造方法 | |
JP2921623B2 (ja) | チップ状回路部品の保護膜形成方法 | |
JP7199507B2 (ja) | 成膜装置及び実装機 | |
JPH037940Y2 (ja) | ||
JP3861553B2 (ja) | 塗料塗布装置 | |
JPH0612623Y2 (ja) | チツプジヤンパ | |
JPH04326794A (ja) | はんだペースト印刷方法 | |
JPH0723997Y2 (ja) | ダイコレット | |
JPH01259990A (ja) | クリーム半田の印刷版 | |
JPH0362918A (ja) | 帯状電極の形成方法 | |
JPH06318534A (ja) | チップ型複合電子部品およびその製造方法 | |
JP2002208506A (ja) | 多連電子部品のスルーホール形状 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |