JPH06139794A - サンプル・ホールド回路 - Google Patents
サンプル・ホールド回路Info
- Publication number
- JPH06139794A JPH06139794A JP4289713A JP28971392A JPH06139794A JP H06139794 A JPH06139794 A JP H06139794A JP 4289713 A JP4289713 A JP 4289713A JP 28971392 A JP28971392 A JP 28971392A JP H06139794 A JPH06139794 A JP H06139794A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- circuit
- collector
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Amplifiers (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【目的】高温時にも安定して動作し、かつ容量素子の容
量値が小さくＩＣ化に適した回路とする。 【構成】ベース及びエミッタを接地電位点と接続し第１
のトランジスタＱ５１と同一特性の第４のトランジスタ
Ｑ６１と、第３のトランジスタＱ５３と同一特性の第５
及び第６のトランジスタＱ６２，Ｑ６３を含み入力端を
第４のトランジスタＱ６１のコレクタと接続し出力端を
第１のトランジスタＱ５１のコレクタと接続するカレン
トミラー回路６１とを備えた電流補正回路６を設ける。
量値が小さくＩＣ化に適した回路とする。 【構成】ベース及びエミッタを接地電位点と接続し第１
のトランジスタＱ５１と同一特性の第４のトランジスタ
Ｑ６１と、第３のトランジスタＱ５３と同一特性の第５
及び第６のトランジスタＱ６２，Ｑ６３を含み入力端を
第４のトランジスタＱ６１のコレクタと接続し出力端を
第１のトランジスタＱ５１のコレクタと接続するカレン
トミラー回路６１とを備えた電流補正回路６を設ける。
Description
【０００１】
【産業上の利用分野】本発明はサンプル・ホールド回路
に関し、特にバイポーラトランジスタで形成された出力
用の増幅回路を備えたサンプル・ホールド回路に関す
る。
に関し、特にバイポーラトランジスタで形成された出力
用の増幅回路を備えたサンプル・ホールド回路に関す
る。
【０００２】
【従来の技術】従来のこの種のサンプル・ホールド回路
の一例を図２に示す。
の一例を図２に示す。
【０００３】このサンプル・ホールド回路は、サンプル
・ホールドパルスＳＨＰに従ってオン・オフするスイッ
チ回路１と、一定の微小電流を発生する定電流源３と、
この定電流源３からの微小電流３を受けスイッチ回路１
のオン，オフに同期して断続する微小電流Ｉｏを発生す
る微小電流変換回路２と、ベースに入力信号Ｖｉｎを受
けるＮＰＮ型のトランジスタＱ４１、ベースにサンプル
・ホールド出力信号ＯＵＴを受けエミッタをトランジス
タＱ４１のエミッタと共通接続して微小電流変換回路２
の出力端と接続するＮＰＮ型のトランジスタＱ４２、及
びカレントミラー型のトランジスタＱ４１，Ｑ４２の負
荷回路４１を備え微小電流変換回路２の出力電流に応答
して活性化し入力信号Ｖｉｎとサンプル・ホールド出力
信号ＯＵＴとの差信号を出力する差動回路４と、この差
動回路４の差信号の出力端と電源電位点との間に接続さ
れた容量素子Ｃ１と、ベースに差動回路４の出力信号を
受けるＮＰＮ型のトランジスタＱ５１、エミッタをトラ
ンジスタＱ５１のエミッタと接続しコレクタを電源電位
点と接続するＮＰＮ型のトランジスタＱ５２、ベースを
トランジスタＱ５１のコレクタと接続しコレクタをトラ
ンジスタＱ５２のベースと接続しエミッタを電源電位点
と接続するＰＮＰ型横型のトランジスタＱ５３、トラン
ジスタＱ５１，Ｑ５２のエミッタと接地電位点との間に
接続された定電流源５１、及び入力端をトランジスタＱ
５１，Ｑ５２のエミッタと接続し出力端からサンプル・
ホールド出力信号ＯＵＴを出力する増幅器５２を備えた
増幅器回路５とを有する構成となっている。
・ホールドパルスＳＨＰに従ってオン・オフするスイッ
チ回路１と、一定の微小電流を発生する定電流源３と、
この定電流源３からの微小電流３を受けスイッチ回路１
のオン，オフに同期して断続する微小電流Ｉｏを発生す
る微小電流変換回路２と、ベースに入力信号Ｖｉｎを受
けるＮＰＮ型のトランジスタＱ４１、ベースにサンプル
・ホールド出力信号ＯＵＴを受けエミッタをトランジス
タＱ４１のエミッタと共通接続して微小電流変換回路２
の出力端と接続するＮＰＮ型のトランジスタＱ４２、及
びカレントミラー型のトランジスタＱ４１，Ｑ４２の負
荷回路４１を備え微小電流変換回路２の出力電流に応答
して活性化し入力信号Ｖｉｎとサンプル・ホールド出力
信号ＯＵＴとの差信号を出力する差動回路４と、この差
動回路４の差信号の出力端と電源電位点との間に接続さ
れた容量素子Ｃ１と、ベースに差動回路４の出力信号を
受けるＮＰＮ型のトランジスタＱ５１、エミッタをトラ
ンジスタＱ５１のエミッタと接続しコレクタを電源電位
点と接続するＮＰＮ型のトランジスタＱ５２、ベースを
トランジスタＱ５１のコレクタと接続しコレクタをトラ
ンジスタＱ５２のベースと接続しエミッタを電源電位点
と接続するＰＮＰ型横型のトランジスタＱ５３、トラン
ジスタＱ５１，Ｑ５２のエミッタと接地電位点との間に
接続された定電流源５１、及び入力端をトランジスタＱ
５１，Ｑ５２のエミッタと接続し出力端からサンプル・
ホールド出力信号ＯＵＴを出力する増幅器５２を備えた
増幅器回路５とを有する構成となっている。
【０００４】次に、このサンプル・ホールド回路の動作
について説明する。定電流源３の出力電流Ｉｏは微小電
流変換回路２に入力されるが、スイッチ回路１によりサ
ンプル・ホールドパルス信号ＳＨＰに応答してスイッチ
ングされ、ホールド期間短絡状態となる。このとき定電
流源３の出力電流Ｉｏは接地電位点にバイパスされ微小
電流変換回路２には入力されない為、容量素子Ｃ１の充
放電はない。一方、サンプル期間はスイッチ回路１はオ
ープン状態となり微小電流変換回路２に入力され定電流
源３の出力電流Ｉｏは連続した微小電流に変換されたの
ち差動回路４の動作電流となり、容量素子Ｃ１を充放電
する。そして増幅回路５を介してサンプル・ホールド出
力信号ＯＵＴとして出力する。ホールド期間は増幅回路
５の入力電流Ｉｂが常に存在している。
について説明する。定電流源３の出力電流Ｉｏは微小電
流変換回路２に入力されるが、スイッチ回路１によりサ
ンプル・ホールドパルス信号ＳＨＰに応答してスイッチ
ングされ、ホールド期間短絡状態となる。このとき定電
流源３の出力電流Ｉｏは接地電位点にバイパスされ微小
電流変換回路２には入力されない為、容量素子Ｃ１の充
放電はない。一方、サンプル期間はスイッチ回路１はオ
ープン状態となり微小電流変換回路２に入力され定電流
源３の出力電流Ｉｏは連続した微小電流に変換されたの
ち差動回路４の動作電流となり、容量素子Ｃ１を充放電
する。そして増幅回路５を介してサンプル・ホールド出
力信号ＯＵＴとして出力する。ホールド期間は増幅回路
５の入力電流Ｉｂが常に存在している。
【０００５】このためサンプル・ホールド出力信号ＯＵ
Ｔは変化しこのときの変化電圧をΔＶとすると ΔＶ＝Ｉｂ・Ｔ／Ｃ１ …（１） （Ｔはホールド期間、Ｃ１は容量素子Ｃ１の容量値）と
なり常にΔＶだけ誤差が生じる。一方、トランジスタＱ
５１〜５３及び定電流源５１により構成される回路から
トランジスタＱ５１のベース電流Ｉｂは Ｉｂ＝Ｉ／（ｈｆｅ１・ｈｆｅ２・ｈｆｅ３） …（２） （ｈｆｅ１〜ｈｆｅ３はトランジスタＱ５１〜Ｑ５３の
電流増幅率、Ｉは定電流源５１の直流電流値）となり、
実際にｈｆｅ１＝ｈｆｅ２＝ｈｆｅ３＝１００としＩ＝
１００μＡについて求めると（２）式よりＩｂ＝１００
ｐＡとなる。次に（１）式を用いて実際にＴ＝６０μｓ
ｅｃ、Ｃ１＝１００ｐＦについて求めるとΔＶ＝６４μ
Ｖとなり十分小さくなる。
Ｔは変化しこのときの変化電圧をΔＶとすると ΔＶ＝Ｉｂ・Ｔ／Ｃ１ …（１） （Ｔはホールド期間、Ｃ１は容量素子Ｃ１の容量値）と
なり常にΔＶだけ誤差が生じる。一方、トランジスタＱ
５１〜５３及び定電流源５１により構成される回路から
トランジスタＱ５１のベース電流Ｉｂは Ｉｂ＝Ｉ／（ｈｆｅ１・ｈｆｅ２・ｈｆｅ３） …（２） （ｈｆｅ１〜ｈｆｅ３はトランジスタＱ５１〜Ｑ５３の
電流増幅率、Ｉは定電流源５１の直流電流値）となり、
実際にｈｆｅ１＝ｈｆｅ２＝ｈｆｅ３＝１００としＩ＝
１００μＡについて求めると（２）式よりＩｂ＝１００
ｐＡとなる。次に（１）式を用いて実際にＴ＝６０μｓ
ｅｃ、Ｃ１＝１００ｐＦについて求めるとΔＶ＝６４μ
Ｖとなり十分小さくなる。
【０００６】
【発明が解決しようとする課題】この従来のサンプル・
ホールド回路は、高温状態になるとトランジスタＱ５１
のコレクタとサブストレート間のリーク電流と横形トラ
ンジスタＱ５３のベースとサブストレート間のリーク電
流が無視できなくなり、トランジスタＱ５３のベース電
流が増加することによりコレクタ電流が増加し、トラン
ジスタＱ５２が飽和状態になりサンプル・ホールド回路
が動作しなくなるという欠点があり、実際にテレビジョ
ンのオートカラーコントロール回路（以下ＡＣＣ回路と
略す）に用いた場合、高温時のリーク電流の合計値を１
００ｎＡとし、トランジスタＱ５２ベース電流を十分小
さく設定し１μＡとすると、トランジスタＱ５１のベー
ス電流Ｉｂは１０ｎＡとなる。このとき容量素子Ｃ１の
容量値をＴ＝μｓ、ΔＶ＝１ｍＶとして求めると６００
ｐＦとなり、ＩＣ化の場合ペレット面積が大幅に大きく
なってしまい、ＩＣ化には適さないという問題点があ
る。
ホールド回路は、高温状態になるとトランジスタＱ５１
のコレクタとサブストレート間のリーク電流と横形トラ
ンジスタＱ５３のベースとサブストレート間のリーク電
流が無視できなくなり、トランジスタＱ５３のベース電
流が増加することによりコレクタ電流が増加し、トラン
ジスタＱ５２が飽和状態になりサンプル・ホールド回路
が動作しなくなるという欠点があり、実際にテレビジョ
ンのオートカラーコントロール回路（以下ＡＣＣ回路と
略す）に用いた場合、高温時のリーク電流の合計値を１
００ｎＡとし、トランジスタＱ５２ベース電流を十分小
さく設定し１μＡとすると、トランジスタＱ５１のベー
ス電流Ｉｂは１０ｎＡとなる。このとき容量素子Ｃ１の
容量値をＴ＝μｓ、ΔＶ＝１ｍＶとして求めると６００
ｐＦとなり、ＩＣ化の場合ペレット面積が大幅に大きく
なってしまい、ＩＣ化には適さないという問題点があ
る。
【０００７】本発明の目的は、高温時にも安定して動作
し、かつＩＣ化に適したサンプル・ホールド回路を提供
することにある。
し、かつＩＣ化に適したサンプル・ホールド回路を提供
することにある。
【０００８】
【課題を解決するための手段】本発明のサンプル・ホー
ルド回路は、サンプ・ホールドパルスに従ってオン，オ
フするスイッチ回路と、このスイッチ回路のオン，オフ
に同期して断続する電流を発生する微小電流変換回路
と、この微小電流変換回路の出力電流に応答して活性化
し入力信号とサンプル・ホールド出力信号との差信号を
出力する差動回路と、この差動回路の差信号の出力端と
電源電位点との間に接続された容量素子と、ベースに前
記差動回路の出力信号を受ける一接合型の第１のトラン
ジスタ、エミッタを前記第１のトランジスタのエミッタ
と接続しコレクタを前記電源電位点と接続する一接合型
の第２のトランジスタ、ベースを前記第１のトランジス
タのコレクタと接続しコレクタを前記第２のトランジス
タのベースと接続しエミッタを前記電源電位点と接続す
る逆接合型横型の第３のトランジスタ、前記第１，第２
のトランジスタのエミッタと接地電位点との間に接続さ
れた定電流源、及び入力端を前記第１，第２のトランジ
スタのエミッタと接続し出力端から前記サンプル・ホー
ルド出力信号を出力する増幅器を備えた増幅回路と、ベ
ース及びエミッタを前記接地電位点と接続し前記第１の
トランジスタと同一特性の第４のトランジスタ、並びに
前記第３のトランジスタと同一特性の第５及び第６のト
ランジスタを含み入力端を前記第４のトランジスタのコ
レクタと接続し出力端を前記第１のトランジスタのコレ
クタと接続するカレントミラー回路を備えた電流補正回
路とを有している。
ルド回路は、サンプ・ホールドパルスに従ってオン，オ
フするスイッチ回路と、このスイッチ回路のオン，オフ
に同期して断続する電流を発生する微小電流変換回路
と、この微小電流変換回路の出力電流に応答して活性化
し入力信号とサンプル・ホールド出力信号との差信号を
出力する差動回路と、この差動回路の差信号の出力端と
電源電位点との間に接続された容量素子と、ベースに前
記差動回路の出力信号を受ける一接合型の第１のトラン
ジスタ、エミッタを前記第１のトランジスタのエミッタ
と接続しコレクタを前記電源電位点と接続する一接合型
の第２のトランジスタ、ベースを前記第１のトランジス
タのコレクタと接続しコレクタを前記第２のトランジス
タのベースと接続しエミッタを前記電源電位点と接続す
る逆接合型横型の第３のトランジスタ、前記第１，第２
のトランジスタのエミッタと接地電位点との間に接続さ
れた定電流源、及び入力端を前記第１，第２のトランジ
スタのエミッタと接続し出力端から前記サンプル・ホー
ルド出力信号を出力する増幅器を備えた増幅回路と、ベ
ース及びエミッタを前記接地電位点と接続し前記第１の
トランジスタと同一特性の第４のトランジスタ、並びに
前記第３のトランジスタと同一特性の第５及び第６のト
ランジスタを含み入力端を前記第４のトランジスタのコ
レクタと接続し出力端を前記第１のトランジスタのコレ
クタと接続するカレントミラー回路を備えた電流補正回
路とを有している。
【０００９】
【実施例】次に本発明の実施例について図面を参照して
説明する。
説明する。
【００１０】図１は本発明の一実施例を示す回路図であ
る。
る。
【００１１】この実施例が図２に示された従来のサンプ
ル・ホールド回路と相違する点は、ベース及びエミッタ
を接地電位点と接続しトランジスタＱ５１と同一特性の
トランジスタＱ６１と、トランジスタＱ５３と同一特性
のトランジスタＱ６２，Ｑ６３を含み入力端をトランジ
スタＱ６１のコレクタと接続し出力端をトランジスタＱ
５１のコレクタと接続するカレントミラー回路６１とを
備えた電流補正回路６を設けた点にある。
ル・ホールド回路と相違する点は、ベース及びエミッタ
を接地電位点と接続しトランジスタＱ５１と同一特性の
トランジスタＱ６１と、トランジスタＱ５３と同一特性
のトランジスタＱ６２，Ｑ６３を含み入力端をトランジ
スタＱ６１のコレクタと接続し出力端をトランジスタＱ
５１のコレクタと接続するカレントミラー回路６１とを
備えた電流補正回路６を設けた点にある。
【００１２】次にこの実施例の動作について説明する。
【００１３】高温状態なると、前述したように、トラン
ジスタＱ５１のコレクタとサブストレート間のリーク電
流トランジスタＱ５３のベースとサブストレート間のリ
ーク電流が無視できなくなり、トランジスタＱ５１のコ
レクタ電流及びＱ５３のベース電流が増加するが、この
とき、同様にしてトランジスタＱ６１のコレクタ電流も
増加する。トランジスタＱ５１とＱ６１、Ｑ５３とＱ６
２，Ｑ３とは同一特性であるので高温状態のとき増加す
るトランジスタＱ５１，Ｑ６１のコレクタ電流は同一で
ある。
ジスタＱ５１のコレクタとサブストレート間のリーク電
流トランジスタＱ５３のベースとサブストレート間のリ
ーク電流が無視できなくなり、トランジスタＱ５１のコ
レクタ電流及びＱ５３のベース電流が増加するが、この
とき、同様にしてトランジスタＱ６１のコレクタ電流も
増加する。トランジスタＱ５１とＱ６１、Ｑ５３とＱ６
２，Ｑ３とは同一特性であるので高温状態のとき増加す
るトランジスタＱ５１，Ｑ６１のコレクタ電流は同一で
ある。
【００１４】従って、トランジスタＱ５１のコレクタ電
流の増加分がカレントミラー回路６１から供給されるこ
とになり、トランジスタＱ５３のベース電流は増加せ
ず、トランジスタＱ５２が飽和状態にならない。すなわ
ち、このサンプル・ホールド回路は正常に動作する。
流の増加分がカレントミラー回路６１から供給されるこ
とになり、トランジスタＱ５３のベース電流は増加せ
ず、トランジスタＱ５２が飽和状態にならない。すなわ
ち、このサンプル・ホールド回路は正常に動作する。
【００１５】また、高温時のリーク電流を２００ｐＡ、
トランジスタＱ５３のベース電流を１ｍＡとしてトラン
ジスタＱ５１のベース電流Ｉｂを求めると１０ｐＡとな
るので、容量素子Ｃ１の容量値を従来例と同様の条件で
求ると、０．６ｐＦとなり、従来例に対して大幅に小さ
くなりＩＣ化に適している。
トランジスタＱ５３のベース電流を１ｍＡとしてトラン
ジスタＱ５１のベース電流Ｉｂを求めると１０ｐＡとな
るので、容量素子Ｃ１の容量値を従来例と同様の条件で
求ると、０．６ｐＦとなり、従来例に対して大幅に小さ
くなりＩＣ化に適している。
【００１６】
【発明の効果】以上説明したように本発明は、高温時に
増加する第１のトランジスタ（Ｑ５１）のコレクタ電流
の増加分を補正する電流補正回路と設けたので、高温に
なっても第３のトランジスタ（Ｑ５３）のベース電流、
ひいてはコレクタ電流が増加することがなく、従って第
２のトランジスタ（Ｑ５２）が飽和することなく安定に
動作させることができ、また容量素子の容量値を小さく
することができるので、ＩＣ化が容易になるという効果
がある。
増加する第１のトランジスタ（Ｑ５１）のコレクタ電流
の増加分を補正する電流補正回路と設けたので、高温に
なっても第３のトランジスタ（Ｑ５３）のベース電流、
ひいてはコレクタ電流が増加することがなく、従って第
２のトランジスタ（Ｑ５２）が飽和することなく安定に
動作させることができ、また容量素子の容量値を小さく
することができるので、ＩＣ化が容易になるという効果
がある。
【図１】本発明の一実施例を示す回路図である。
【図２】従来のサンプル・ホールド回路の一例の回路図
である。
である。
１ スイッチ回路 ２ 微小電流変換回路 ３ 定電流源 ４ 差動回路 ５ 増幅回路 ６ 電流補正回路 ４１ 負荷回路 ５１ 定電流源 ５２ 増幅器 ６１ カレントミラー回路 Ｑ４１，Ｑ４２，Ｑ５１〜Ｑ５３，Ｑ６１〜Ｑ６３
トランジスタ
トランジスタ
Claims (1)
- 【請求項１】 サンプ・ホールドパルスに従ってオン，
オフするスイッチ回路と、このスイッチ回路のオン，オ
フに同期して断続する電流を発生する微小電流変換回路
と、この微小電流変換回路の出力電流に応答して活性化
し入力信号とサンプル・ホールド出力信号との差信号を
出力する差動回路と、この差動回路の差信号の出力端と
電源電位点との間に接続された容量素子と、ベースに前
記差動回路の出力信号を受ける一接合型の第１のトラン
ジスタ、エミッタを前記第１のトランジスタのエミッタ
と接続しコレクタを前記電源電位点と接続する一接合型
の第２のトランジスタ、ベースを前記第１のトランジス
タのコレクタと接続しコレクタを前記第２のトランジス
タのベースと接続しエミッタを前記電源電位点と接続す
る逆接合型横型の第３のトランジスタ、前記第１，第２
のトランジスタのエミッタと接地電位点との間に接続さ
れた定電流源、及び入力端を前記第１，第２のトランジ
スタのエミッタと接続し出力端から前記サンプル・ホー
ルド出力信号を出力する増幅器を備えた増幅回路と、ベ
ース及びエミッタを前記接地電位点と接続し前記第１の
トランジスタと同一特性の第４のトランジスタ、並びに
前記第３のトランジスタと同一特性の第５及び第６のト
ランジスタを含み入力端を前記第４のトランジスタのコ
レクタと接続し出力端を前記第１のトランジスタのコレ
クタと接続するカレントミラー回路を備えた電流補正回
路とを有することを特徴とするサンプル・ホールド回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4289713A JPH06139794A (ja) | 1992-10-28 | 1992-10-28 | サンプル・ホールド回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4289713A JPH06139794A (ja) | 1992-10-28 | 1992-10-28 | サンプル・ホールド回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06139794A true JPH06139794A (ja) | 1994-05-20 |
Family
ID=17746789
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4289713A Withdrawn JPH06139794A (ja) | 1992-10-28 | 1992-10-28 | サンプル・ホールド回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06139794A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101045242B1 (ko) * | 2003-04-30 | 2011-06-30 | 소니 주식회사 | 표시장치 |
| CN114510106A (zh) * | 2022-02-22 | 2022-05-17 | 电子科技大学 | 一种应用于高温ldo的超低静态功耗漏电补偿电路 |
-
1992
- 1992-10-28 JP JP4289713A patent/JPH06139794A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101045242B1 (ko) * | 2003-04-30 | 2011-06-30 | 소니 주식회사 | 표시장치 |
| CN114510106A (zh) * | 2022-02-22 | 2022-05-17 | 电子科技大学 | 一种应用于高温ldo的超低静态功耗漏电补偿电路 |
| CN114510106B (zh) * | 2022-02-22 | 2022-11-04 | 电子科技大学 | 一种应用于高温ldo的超低静态功耗漏电补偿电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR930007482B1 (ko) | 전류검출회로 | |
| US5341037A (en) | Sample hold circuit, buffer circuit and sample hold apparatus using these circuits | |
| JPH08222966A (ja) | サンプル・ホールド回路 | |
| JPH06139794A (ja) | サンプル・ホールド回路 | |
| JP3082690B2 (ja) | 演算増幅回路 | |
| US4559457A (en) | Sampling circuit | |
| KR910006855B1 (ko) | 신호 샘플링 회로 | |
| US5166638A (en) | Differential amplifier having output stage quickly brought into inactive condition by a control signal | |
| US4359648A (en) | Pulse signal control circuits | |
| KR930007795B1 (ko) | 저전압동작형 증폭회로 | |
| JPH0633713Y2 (ja) | アナログ・スイッチ回路 | |
| JP2568690B2 (ja) | 定電流回路 | |
| JPS597244B2 (ja) | ウインドガタコンパレ−タ | |
| JPS61998A (ja) | サンプル・ホールド回路 | |
| JP2844796B2 (ja) | 増幅回路 | |
| JPS6113403B2 (ja) | ||
| JP3074963B2 (ja) | 信号切り替え回路 | |
| JPH11177400A (ja) | スイッチングトランジスタ用駆動回路 | |
| JPH0415887A (ja) | 演算増幅回路 | |
| JP3115612B2 (ja) | 増幅回路 | |
| JP2587686Y2 (ja) | バッファ増幅器 | |
| JPS6333358B2 (ja) | ||
| JPH07297676A (ja) | 差動入力型電圧制御電流源回路及びこれを用いた差動フィルタ回路 | |
| JPH0584599B2 (ja) | ||
| JPS62220010A (ja) | スイツチング電流発生回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000104 |