JPH06112851A - ノイズキャンセラ - Google Patents

ノイズキャンセラ

Info

Publication number
JPH06112851A
JPH06112851A JP4260961A JP26096192A JPH06112851A JP H06112851 A JPH06112851 A JP H06112851A JP 4260961 A JP4260961 A JP 4260961A JP 26096192 A JP26096192 A JP 26096192A JP H06112851 A JPH06112851 A JP H06112851A
Authority
JP
Japan
Prior art keywords
circuit
detection
pulse noise
noise
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4260961A
Other languages
English (en)
Other versions
JP3286355B2 (ja
Inventor
Hirohisa Suzuki
裕久 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP26096192A priority Critical patent/JP3286355B2/ja
Publication of JPH06112851A publication Critical patent/JPH06112851A/ja
Application granted granted Critical
Publication of JP3286355B2 publication Critical patent/JP3286355B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Noise Elimination (AREA)

Abstract

(57)【要約】 【目的】 擦過音に含まれる10kHzの高周波成分に
よるノイズキャンセラの誤動作を防止する。 【構成】 IF回路10のSメータ出力に現れるマルチ
パス歪をマルチパス検出回路30により検出する。マル
チパス歪を検出した場合、ゲート制御回路24に内蔵さ
れるトランジスタTr2が導通し、コンデンサC1の放
電抵抗R2と並列に抵抗R3が接続される。これによ
り、コンパレータ26から出力されるゲート制御信号の
発生期間(ゲート期間)が短縮され、オペアンプ16の
出力に擦過音に係る高周波成分が残存することとなる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、車載用FM受信機等に
使用されるノイズキャンセラに関する。
【0002】
【従来の技術】車載用FM受信機においては、イグニッ
ションノイズへの対策が必要とされる。イグニッション
ノイズは高周波のパルスノイズであり、これを除去する
ためにはノイズキャンセラが使用される。ノイズキャン
セラは、イグニッションノイズ等のパルスノイズを受信
信号(IF信号)等の高周波成分から検出し、これに応
じて受信信号をゲートすることにより、パルスノイズを
除去する回路である。
【0003】
【発明が解決しようとする課題】しかしながら、このよ
うな従来のノイズキャンセラにおいては、マルチパス等
の原因により複数個のパルスノイズがほぼ連続して到来
した場合に誤動作が発生し、例えば英語のsとthの発
音の違いを区別できなくなってしまうという問題点があ
った。すなわち、上述のようにパルスノイズの検出に応
じて受信信号をゲートしているため、複数個のパルスノ
イズがほぼ連続して到来するとゲート動作によって10
kHz程度の高周波成分が失われてしまい擦過音を識別
できなくなる。このような不具合を防止するためにはパ
ルスノイズの検出感度を低下させればよいが、これは、
パルスノイズの除去性能を低下させてしまう。また、ダ
イバーシティ受信を行っても、マルチパスの影響を完全
には排除できない。
【0004】本発明は、このような問題点を解決するこ
とを課題としてなされたものであり、パルスノイズの検
出感度を低下させることなく擦過音を識別容易にするこ
とを目的とする。
【0005】
【課題を解決するための手段】このような目的を達成す
るために、本発明の請求項1は、受信信号のマルチパス
歪を検出する手段と、マルチパス歪の検出に応じてゲー
ト期間を一時的に短くする手段と、を備えることを特徴
とする。
【0006】また、本発明の請求項2は、受信信号のマ
ルチパス歪を検出する手段と、マルチパス歪の検出に応
じてパルスノイズの検出感度を一時的に低下させる手段
と、を備えることを特徴とする。
【0007】
【作用】本発明の請求項1においては、受信信号のマル
チパス歪が検出されるとこれに応じてゲート期間が短縮
される。マルチパスが発生しており従ってマルチパス歪
が検出されている状態では、複数個のパルスノイズがほ
ぼ連続して到来している。本請求項においては、マルチ
パス歪の検出に応じてゲート期間が短縮されるため、ほ
ぼ連続して到来する複数個のパルスノイズによってゲー
ト期間が延長されることがなくなり、受信信号中の高周
波成分が存置されることとなる。この結果、例えば英語
のsとth等を容易に識別可能となる。
【0008】また、本発明の請求項2においても、受信
信号のマルチパス歪が検出される。本請求項において受
信信号のマルチパス歪が検出されるとこれに応じてパル
スノイズの検出感度が低下する。検出感度が低下する
と、パルスノイズが検出されにくくなるため、やはり、
10kHz程度の高周波成分が失われにくくなる。ま
た、このパルスノイズ検出感度の低下は一時的なもので
ある。
【0009】
【実施例】以下、本発明の好適な実施例について図面に
基づき説明する。
【0010】図1には、本発明の第1実施例に係る回路
の構成が示されている。この図に示される回路は、IF
回路10からIF信号を入力すると共に、IF回路10
のSメータ出力をも入力している。IF回路10は、受
信信号(RF信号)をIF信号に変換すると共に、その
信号強度を示す直流電圧をSメータ出力として出力して
いる。
【0011】IF回路10から入力するIF信号は、L
PF12によって遅延された上でアンプ14によって増
幅され、オペアンプ16の非反転入力端子に入力され
る。また、IF回路10からのIF信号は、LPF12
の他、HPF18にも入力されている。HPF18は、
IF信号からその高周波成分を取り出し、アンプ20に
入力する。アンプ20は、HPF18によって取り出さ
れたIF信号の高周波成分、すなわちホワイトノイズや
パルスノイズを含む成分を増幅し、パルスノイズ検出回
路22に供給する。パルスノイズ検出回路22は、アン
プ20から供給される信号からパルスノイズを検出し、
これをゲート制御回路24に供給する。
【0012】ゲート制御回路24は、トランジスタTr
1、抵抗R1及びR2、コンデンサC1並びにコンパレ
ータ26を有している。パルスノイズ検出回路22によ
って検出されたパルスノイズはトランジスタTr1のゲ
ートに印加され、これによりトランジスタTr1がオン
すると、抵抗R1を介してコンデンサC1が充電される
(ピークホールド)。コンデンサC1の両端の電圧がコ
ンパレータ26のしきい値を越えるとコンパレータ26
からゲート制御信号が出力され、ゲート回路28に供給
される。
【0013】ゲート回路28は、コンパレータ26から
ゲート制御信号が供給されていない状態ではオペアンプ
16の反転入力端子をAC的に接地すると共に、この端
子に19kHz信号を供給する。19kHz信号は、パ
イロット信号に同期しかつパイロット信号に対して位相
が反転した信号である。ゲート回路28は、この信号を
オペアンプ16の反転入力端子に供給することによりア
ンプ14の出力からパイロット信号を除去して出力させ
ている。また、ゲート制御信号が供給されている状態で
は、ゲート回路28が開く。この状態では、オペアンプ
16の入力端に接続されているコンデンサC2に蓄えら
れている電圧により、アンプ14の出力からパルスノイ
ズが除去される。
【0014】この実施例が特徴とする構成は、マルチパ
ス検出回路30及びトランジスタTr2である。マルチ
パス検出回路30は、IF回路10のSメータ出力のう
ち交流成分を取り出すコンデンサC3、この交流成分を
増幅するアンプ32、アンプ32の出力を積分する積分
回路34及び積分回路34の出力をしきい値と比較する
コンパレータ36から構成されている。すなわち、マル
チパスが発生しているためIF回路10のSメータ出力
にマルチパス歪が発生している場合、この歪による交流
成分がコンデンサC3によって取り出され、積分回路3
4によって積分される。積分回路34による積分値が所
定のしきい値を越えると、コンパレータ36の出力はハ
イとなる。
【0015】コンパレータ36の出力は、ゲート制御回
路24に内蔵されるトランジスタTr2のベースに印加
される。トランジスタTr2は、オンしたときに抵抗R
2と並列に抵抗R3を挿入するよう設けられている。従
って、コンパレータ36の出力がハイになると、コンデ
ンサC1の放電時定数がC1(R2+R3)となる。例
えば、抵抗R2=R3に設定しておけば、トランジスタ
Tr2がオンすることによりコンデンサC1の放電時定
数が1/2となる。なお、コンデンサC1としては0.
01μFの、抵抗R2及びR3としてはそれぞれ100
kΩのものを用いればよい。
【0016】コンデンサC1の放電時定数は、コンパレ
ータ26から出力されるゲート制御信号の発生期間(ゲ
ート期間)を決定している。従って、トランジスタTr
2がオンするのに伴いゲート期間が例えば40μsec
から20μsecに短縮されることとなる。マルチパス
が発生している状態では、IF信号には、ほぼ連続した
複数個のパルスノイズが生じている。従来のノイズ検出
においては、このような一群のパルスノイズが到来した
場合には後続のパルスノイズによりゲート期間が延長さ
れる結果となっていたが、本実施例においては、パルス
ノイズの検出に応じてゲート期間が短縮されるため、ゲ
ート期間が各パルスノイズ毎に分離され、ゲート期間が
延長されることがなくなる。従って、オペアンプ16の
出力にも10kHz程度の高周波成分が残存することと
なり、聴取者が擦過音を好適に聴取識別することができ
るようになる。
【0017】図2には、本発明の第2実施例に係る回路
の構成が示されている。この図に示される回路は、マル
チパス歪の検出に応じてパルスノイズの検出感度を低下
させることを特徴としている。すなわち、この実施例に
おいて特徴的な回路は、マルチパス検出回路38及びパ
ルスノイズ検出回路40である。
【0018】これらのうち、マルチパス検出回路38
は、第1実施例と同様のコンデンサC3、アンプ32及
び積分回路34の他、電圧電流変換回路42を備えてい
る。この電圧電流変換回路42は、積分回路34の積分
出力を電流に変換してパルスノイズ検出回路40に供給
する。
【0019】パルスノイズ検出回路40は、アッテネー
タ44、アンプ46、整流回路48及び検波回路50を
有している。アンプ46は、アッテネータ44を介して
アンプ20の出力を入力し、これを増幅した上で整流回
路48に供給する。整流回路48は、同一の構成を有す
る全波整流回路を2個組み合わせた構成を有しており、
各全波整流回路によりアンプ46の出力を整流した上
で、一方の全波整流回路の出力を検波回路50に、他方
の全波整流回路の出力をトランジスタTr3のベースに
供給する。トランジスタTr3は整流回路48の出力を
検波し、例えば22μFの容量を有するコンデンサC4
はトランジスタTr3の検波出力を積分平滑する。抵抗
R3は、例えば47kΩとする。コンデンサC4の両端
の電圧はトランジスタTr4及びTr5により電流に変
換され、トランジスタTr5に流れる電流によってアッ
テネータ44の減衰率が制御される。具体的には、整流
回路48の整流出力が増加するとアッテネータ44の減
衰率が増大し、その結果整流回路48の整流出力が常に
一定となるよう制御される。言い換えれば、アッテネー
タ44、アンプ46、整流回路48、トランジスタTr
3〜Tr5及びコンデンサC4は、ホワイトノイズによ
るAGCアンプを構成している。一方、検波回路50
は、このようにAGCが加えられた整流回路48の出力
から、パルスノイズを検出する。
【0020】検波回路50は、例えば、整流回路48の
負荷抵抗とこの負荷抵抗の両端の電圧によってオンする
検波トランジスタから構成されている。整流回路48は
前述のように同一の構成を有する2個の全波整流回路を
組み合わせた構成であるから、検波回路50によるパル
スノイズ検出感度は、AGCが施された整流回路48の
出力レベルに応じて定まることとなる。具体的には、ア
ッテネータ44の減衰率が増大すると、パルスノイズ検
出感度が低下する。
【0021】マルチパス検出回路38の電圧電流変換回
路42の電流出力は、コンデンサC4の一端に供給され
る。すなわち、本実施例においては、マルチパス歪がマ
ルチパス検出回路38によって検出されると、これに応
じてコンデンサC4が充電され、アッテネータ44の減
衰率が増大することとなる。アッテネータ44の減衰率
が増大すると整流回路48の整流出力が減少し、検波回
路50におけるパルスノイズ検出感度が低下する。パル
スノイズ検出感度が低下すると、パルスノイズがほぼ連
続して複数個到来した場合に、後続するパルスノイズに
ついてゲートが施されにくくなる。
【0022】従って、本実施例においても、前述の第1
実施例と同様の効果が得られる。なお、ゲート制御回路
52は、第1実施例におけるゲート制御回路24から、
抵抗R3及びトランジスタTr2を除去した構成であ
る。
【0023】図3には、本発明の第3実施例に係る回路
の構成が示されている。この図に示される回路は、第2
実施例と同様パルスノイズの検出に応じてパルスノイズ
検出感度を低下させることを特徴としているが、第2実
施例とはそのための手段が異なっている。
【0024】すなわち、この実施例においては、第1実
施例と同様の構成を有するマルチパス検出回路30が使
用されると共に、パルスノイズ検出回路54として、コ
ンパレータ36の出力によりオンするトランジスタTr
6を含む構成が使用される。パルスノイズ検出回路54
は、第2実施例におけるアッテネータ44、アンプ4
6、整流回路48、トランジスタTr3〜Tr5及びコ
ンデンサC4から構成されるホワイトノイズAGCアン
プ56の他、トランジスタTr7を検波トランジスタと
した検波回路を備えている。AGCアンプ56、具体的
にはこれに内蔵される整流回路(図示せず)の負荷抵抗
R4は、トランジスタTr7のベースエミッタ間に接続
されている。従って、整流回路の整流出力が増加し、抵
抗R4の両端電圧が所定値以上に至ると、トランジスタ
Tr7がオンして整流出力からパルスノイズが検波され
る。
【0025】本実施例においては、マルチパス歪が検出
された場合に、トランジスタTr6がオンし、抵抗R4
と並列にR5が挿入される。すなわち、マルチパスによ
ってIF回路10のSメータ出力にマルチパス歪が発生
すると、このマルチパス歪がマルチパル検出回路30に
よって検出され、トランジスタTr6がオンして抵抗R
4が抵抗R3と並列接続される。すると、トランジスタ
Tr7のベースエミッタ間に接続される抵抗値が下が
り、トランジスタTr7をオンさせるために必要なパル
ス電流値が、トランジスタTr6がオンする前に比べ大
きくなる。従って、この実施例においてもパルスノイズ
検出感度が低下することとなり、第2実施例と同様の効
果が得られる。
【0026】なお、以上の説明は、ゲート回路28とし
てパルスノイズのキャンセル機能の他パイロット信号の
キャンセル機能を持つものを例として説明したが、本発
明はこのような回路構成に限定されるものではない。
【0027】
【発明の効果】以上説明したように、本発明の請求項1
によれば、受信信号のマルチパス歪を検出し、マルチパ
ス歪の検出に応じてゲート期間を一時的に短縮するよう
にしたため、マルチパスによってほぼ連続する複数個の
パルスノイズが発生することとなった場合でも、擦過音
に含まれる10kHz程度の高周波成分が失われること
とならず、例えば英語のsとthの発音を区別すること
が可能となる。
【0028】また、本発明の請求項2によれば、受信信
号のマルチパス歪を検出し、マルチパス歪の検出に応じ
てパルスノイズの検出感度を一時的に低下させるように
したため、請求項1と同様の効果が得られる。
【図面の簡単な説明】
【図1】本発明の第1実施例に係る回路の構成を示す図
である。
【図2】本発明の第2実施例に係る回路の構成を示す図
である。
【図3】本発明の第3実施例に係る回路の構成を示す図
である。
【符号の説明】
10 IF回路 12 LPF 16 オペアンプ 18 HPF 22,40,54 パルスノイズ検出回路 24,52 ゲート制御回路 26,36 コンパレータ 28 ゲート回路 30,38 マルチパス検出回路 34 積分回路 42 電圧電流変換回路 44 アッテネータ 46 アンプ 48 整流回路 50 検波回路 56 AGCアンプ Tr1〜Tr7 トランジスタ R1〜R5 抵抗 C1〜C4 コンデンサ

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 受信信号に含まれるパルスノイズを検出
    する手段と、パルスノイズの検出に応じ所定のゲート期
    間受信信号をゲートすることにより受信信号からパルス
    ノイズを除去する手段と、を備えるノイズキャンセラに
    おいて、 受信信号のマルチパス歪を検出する手段と、 マルチパス歪の検出に応じてゲート期間を一時的に短く
    する手段と、 を備えることを特徴とするノイズキャンセラ。
  2. 【請求項2】 受信信号に含まれるパルスノイズを所定
    の感度で検出する手段と、パルスノイズの検出に応じ受
    信信号をゲートすることにより受信信号からパルスノイ
    ズを除去する手段と、を備えるノイズキャンセラにおい
    て、 受信信号のマルチパス歪を検出する手段と、 マルチパス歪の検出に応じてパルスノイズの検出感度を
    一時的に低下させる手段と、 を備えることを特徴とするノイズキャンセラ。
JP26096192A 1992-09-30 1992-09-30 ノイズキャンセラ Expired - Fee Related JP3286355B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26096192A JP3286355B2 (ja) 1992-09-30 1992-09-30 ノイズキャンセラ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26096192A JP3286355B2 (ja) 1992-09-30 1992-09-30 ノイズキャンセラ

Publications (2)

Publication Number Publication Date
JPH06112851A true JPH06112851A (ja) 1994-04-22
JP3286355B2 JP3286355B2 (ja) 2002-05-27

Family

ID=17355172

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26096192A Expired - Fee Related JP3286355B2 (ja) 1992-09-30 1992-09-30 ノイズキャンセラ

Country Status (1)

Country Link
JP (1) JP3286355B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006222925A (ja) * 2005-01-12 2006-08-24 Pioneer Electronic Corp ノイズ除去装置
WO2007055090A1 (ja) * 2005-11-10 2007-05-18 Pioneer Corporation 受信感度検出装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006222925A (ja) * 2005-01-12 2006-08-24 Pioneer Electronic Corp ノイズ除去装置
WO2007055090A1 (ja) * 2005-11-10 2007-05-18 Pioneer Corporation 受信感度検出装置
JPWO2007055090A1 (ja) * 2005-11-10 2009-04-30 パイオニア株式会社 受信感度検出装置
JP4650846B2 (ja) * 2005-11-10 2011-03-16 パイオニア株式会社 受信感度検出装置

Also Published As

Publication number Publication date
JP3286355B2 (ja) 2002-05-27

Similar Documents

Publication Publication Date Title
EP0066110A2 (en) Noise removing apparatus in an FM receiver
EP0717547B1 (en) Automatically variable circuit of sound level of received voice signal in telephone
US5734975A (en) Direct-coupled signaling receiver with PL/DPL detector
JP3286355B2 (ja) ノイズキャンセラ
JPH0661876A (ja) 雑音検出回路
US7317906B2 (en) AM radio receiver
KR880000680B1 (ko) 잡음 저감 장치(雜音低減裝置)
JPH06112853A (ja) ノイズキャンセラ
JPH0352064Y2 (ja)
CA1227573A (en) Adaptive speech detector system
JP3108220B2 (ja) パルス雑音検出回路
JPH0744996A (ja) ノイズ低減回路
KR900004793Y1 (ko) 증폭기의 연속과출력방지 및 하울링 방지회로
JPH01232831A (ja) Fm受信機におけるパルス性雑音除去装置
JP2528685Y2 (ja) 磁気センサ回路
JPH05199133A (ja) 雑音スケルチ回路の温度補償方法
JPH01231440A (ja) Fmステレオ受信機
KR970013662A (ko) 자동차 오디오 음량조절장치 및 그 제어방법
JPS62277563A (ja) 信号検出回路
JP2827620B2 (ja) 帯域内信号装置用信号検出方式
JPS63118197A (ja) 音声検出装置
KR940010490A (ko) 오디오 음질 자동조절장치
JP2813923B2 (ja) 検波回路およびこの回路を有するオーディオ装置
JPH0648994Y2 (ja) ノイズブランカ回路
JP2768684B2 (ja) Fmステレオ受信機

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090308

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100308

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110308

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110308

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees