KR930007298B1 - 펄스형 간섭 검출장치 - Google Patents

펄스형 간섭 검출장치 Download PDF

Info

Publication number
KR930007298B1
KR930007298B1 KR1019850005210A KR850005210A KR930007298B1 KR 930007298 B1 KR930007298 B1 KR 930007298B1 KR 1019850005210 A KR1019850005210 A KR 1019850005210A KR 850005210 A KR850005210 A KR 850005210A KR 930007298 B1 KR930007298 B1 KR 930007298B1
Authority
KR
South Korea
Prior art keywords
signal
output
input
coupled
pulse
Prior art date
Application number
KR1019850005210A
Other languages
English (en)
Other versions
KR860001638A (ko
Inventor
요하네스 버크하우트 페트루스
마틴 린스버거 요한
Original Assignee
엔. 브이. 필립스 글로아이람펜 파브리켄
이반 밀러 레르너
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엔. 브이. 필립스 글로아이람펜 파브리켄, 이반 밀러 레르너 filed Critical 엔. 브이. 필립스 글로아이람펜 파브리켄
Publication of KR860001638A publication Critical patent/KR860001638A/ko
Application granted granted Critical
Publication of KR930007298B1 publication Critical patent/KR930007298B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H03G3/34—Muting amplifier when no signal is present or when only weak signals are present, or caused by the presence of noise signals, e.g. squelch systems
    • H03G3/345—Muting during a short period of time when noise pulses are detected, i.e. blanking
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/04—Measuring peak values or amplitude or envelope of ac or of pulses
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
    • G01R19/16566—Circuits and arrangements for comparing voltage or current with one or several thresholds and for indicating the result not covered by subgroups G01R19/16504, G01R19/16528, G01R19/16533
    • G01R19/16585—Circuits and arrangements for comparing voltage or current with one or several thresholds and for indicating the result not covered by subgroups G01R19/16504, G01R19/16528, G01R19/16533 for individual pulses, ripple or noise and other applications where timing or duration is of importance
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/04—Shaping pulses by increasing duration; by decreasing duration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/153—Arrangements in which a pulse is delivered at the instant when a predetermined characteristic of an input signal is present or at a fixed time interval after this instant

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Measurement Of Current Or Voltage (AREA)
  • Manipulation Of Pulses (AREA)
  • Noise Elimination (AREA)
  • Measurement And Recording Of Electrical Phenomena And Electrical Characteristics Of The Living Body (AREA)

Abstract

내용 없음.

Description

펄스형 간섭 검출장치
제1도는 펄스형 간섭을 억제하는 회로 장치를 도시한 도면.
제2도는 한 신호 경로가 제공된 펄스형 간섭을 검출하는 회로 장치를 도시한 도면.
제3도는 두 신호 경로가 제공된 펄스형 간섭을 검출하는 회로 장치를 도시한 도면.
제4도는 고역 필터에 대한 가능 구성을 도시한 도면.
제5도는 피크 검출기에 대한 가능 구성을 도시한 도면.
제6도는 평균 값 결정 장치, 지연 유닛, 비교기를 포함하는 회로 장치에 대한 가능 구성을 도시한 도면.
제7도는 제3도 조합 회로의 신호 조합 유닛과 펄스 포머에 대한 가능 구성을 도시한 도면.
제8도는 펄스 확장용 디바이스에 대한 기능 구성을 도시한 도면.
제9도는 펄스 확장용 디바이스에 출력과 제2도 또는 제3도에 도시된 회로 장치의 출력 사이에 접속될 수 있는 저역 필터의 가능 구성을 도시한 도면.
제10도 내지 제14도는 시간 함수로서 제3도 내지 제8도의 실시예에서 어떤 일정한 신호의 동작을 도시한 도면.
* 도면의 주요부분에 대한 부호의 설명
1 : 입력 단자 2 : 출력 단자
3 : 억제부 4 : 펄스형 간섭 검출 디바이스
8 : 고역 필터 10 : 피크 검출기
12 : 지연 유닛 15 : 비교기
본 발명은 전기적 신호를 수신하기 위한 입력과 상기 입력 단자에 접속된 고역 필터 및 출력 신호를 공급하기 위한 출력을 구비한, 전기 신호내의 펄스형 간섭을 검출하기 위한 회로 장치에 관한 것이다. 본 발명은 또한 전기 신호를 수신하기 위한 입력 단자와, 출력 신호를 공급하기 위한 출력 단자 및, 상기 입력 단자와 제어 신호를 수신하기 위한 제어 입력이 제공된 출력 단자 사이에 접속된 억제부를 가진 전기신호내의 펄스형 간섭을 억제하기 위한 회로 장치에 관한 것으로, 상기 제어 입력은 펄스형 간섭을 검출하기 위해 상기 회롤 장치에 결합된다. 서두에서 언급된 종류의 회로 장치는 공보에 공개된 네델란드 특허출원 제7712534호(PHN8932)에 공지되어 있다. 위와 같은 회로 장치는 예컨대 공보에 공지된 전술된 네델란드 특허출원에 기술된 바와 같이 스크래치(scratch) 잡음 억제기내의, 간섭 검출기로서 사용된다. 펄스형 간섭이 검출되자마자, 예컨대 축음기 레코드로부터 일어나는 신호는 작용 레벨에서 억제 레벨까지의 제1시간 주기 동안 변화되며, 이때 후자의 레벨에서 신호는 최소 값을 가지며 억제 레벨에서의 제2시간주기 동안 유지되며 억제 레벨로부터 작용 레벨까지의 제3시간주기 동안 변화된다.
또한 펄스형 간섭의 검출후 스테레오 재생으로부터 모노 재생으로 거기에서 또다시 스테레오 재생으로 변화되거나, 펄스형 간섭의 검출후, 고주파수 재생이 일시적으로 억제되는 장치안에서 펄스형 간섭을 검출하는 회로 장치를 사용하는 것이 가능하다.
펄스형 간섭을 검출하기 위한 공지된 회로 장치는 한편으로는 다소 빈번하게 의사 경보(false alarm)를 내며, 이것은 즉, 펄스 간섭이 검출되었음에도 불구하고, 신호자체가 어느 정도 펄스형 특성 예컨대 클라리넷 소리와 같은 특성을 갖고 있다는 사실로 인해 어떠한 간섭도 고려되지 않음을 나타내고, 다른 한편으로는 때때로 현저한 펄스-형 간섭을 검출하지 않는다는 단점등을 갖는다.
본 발명의 목적은, 펄스형 간섭을 검출하는 회로 장치를 제공하는 것으로써, 이것은 의사 경보가 덜 빈번하게 발생하고 간섭이 검출되지 않는 일이 덜 빈번하게 발생하도록 원하는 신호안에서 펄스형 간섭과 펄스형 변화 사이의 비교적 명백한 구별이 이루어질 수 있게 할 수 있다.
본 발명에 따른 회로 장치는, 출력 신호가 피크 검출기 입력에 비교적 빨리 인가된 신호안에서의 피크 값을 나타내도록 하는 비교적 짧은 형성(build-up) 시간과 상기 출력신호가 그후 비교적 느리게 감쇠하도록 하는 비교적 긴 감쇠(decay) 시간을 가진 출력 신호를 공급하도록 구성되고 고역필터의 출력에 연결된 입력을 가진 피크 검출기와, 상기 피크 검출기의 출력 신호의 이동(running) 평균값을 결정하고 출력에 상기 이동 평균 값을 나타내는 출력 신호를 공급하기 위해 상기 피크 검출기의 출력에 결합되어 있는 입력을 가진 평균값 결정 디바이스, 및 상기 피크 검출기의 출력 신호와 상기 평균값 결정 디바이스의 출력 신호를 비교하고, 이 비교 결과를 나타내는 출력 신호를 출력에 공급하기 위해 각각 상기 평균값 결정 디바이스의 출력 및 상기 피크의 검출기의 출력에 결합된 제1 및 제2입력을 가진 비교기를 포함하는 최소한 하나의 신호경로가 제공되는 것을 특징으로 하고 있다. 상기 회로 장치는, 상기 고역 필터가 40Hz와 1000Hz 사이에 존재하는 차단 주파수를 가지며, 지연 유닛이 상기 피크 검출기의 출력과 상기 비교기의 제2입력 사이에 접속되는 것을 특징으로 한다. 본 발명에 따른 측정은 펄스형 간섭을 검출하기 위해서 주파수 영역보다는 시간 영역이 더 많이 고려될 수 있어야 한다는 사실에 기초한 것이다. 이것을 위해, 직류 전압 성분 및 "럼블(rumble)"을 제거하도록 저값의 차단 주파수가 40Hz와 1000Hz 사이에 있는 고역 필터에 선택된다. 이것은 차단 주파수가 8KHz 내지 10KHz에 존재하는 공지된 회로 장치와는 대조를 이룬다. 훨씬 낮은 차단 주파수가 선택될때, 간섭이 훨씬 더 성공적으로 검출될 수 있도록 훨씬 큰 신호 성분이 얻어지게 된다. 전기 신호가 시간 영역에서 고려된다는 사실로 인하여, 피크 검출기와, 평균값 결정 디바이스가 사용되어야 한다. 이때 평균 피크 레벨과, 이 평균 피크 레벨로부터 피크의 편차가 결정될 수 있다. 피크의 상승(rising part)하는 부분을 비교적 빨리 따라야하는 즉, 비교적 짧은 형성 시간을 갖는 피크 검출기의 출력 신호가 이러한 목적에는 필수적이다. 더우기, 고진폭을 갖는 펄스형 간섭을 검출한 후, 단시간 후에 너무 많은 펄스형 간섭이 연속적으로 검출되는 것을 피하기 위하여 회로장치가 일정한 시간동안 둔감해져야 한다. 따라서, 피크 검출기 출력 신호의 비교적 긴 감쇠 시간이 얻어진다.
소정의 검출 기준을 얻기 위하여, 본 발명에 따른 회로장치는, 피크 검출기의 출력 신호의 절대값이 피크 검출기의 출력 신호의 이동 평균값의 절대값의 a배(a는 a＞1인 상수)를 초과할 경우 비교기가 그의 출력에 출력 신호를 공급하도록 적응되는 것을 특징으로 한다. 그러므로, 펄스형 간섭에 대한 검출 기준은 피크의 진폭이 피크 레벨의 평균값의 a배 이상이 되어야 한다는 것이다. 검출 기준이 선택될때, 원하는 전기 신호에서 한편의 펄스형 간섭과 다른 한편의 신호 피크 사이의 정확한 선택이 얻어질 수 있다.
피크 신호를 검출하는 경우에 있어서, 단지 정극성을 갖는 신호 피크만의 검출, 또는 단지 부극성을 갖는 신호 피크만의 검출, 또는 정과 부의 극성 모두를 갖는 신호 피크의 검출이 관련될 수 있다. 단지 부의 신호 피크만을 검출하는 경우에서, 회로 장치는 단지 하나의 신호 경로만을 포함한다. 단지 부의 신호 피크만을 검출하는 경우에서, 피크 검출은, 또한 이 경우 피크 검출기가 사실상 정극성을 갖는 신호 피크를 검출하도록 반전 소자에 의해 선행될 수 있다.
그러나, 부극성을 갖는 신호 피크 뿐만 아니라 정극성을 갖는 신호 피크의 검출이 앞서 선택될 수 있다. 펄스형 간섭은 때로는 정극성을 갖는 신호 피크로부터 검출될 수 있고 때로는 단지 부극성을 갖는 신호 피크만으로부터 검출될 수 있다. 그러므로, 정극성을 갖는 신호 피크와 부극성을 갖는 신호 피크가 관련될때, 보다 만족스러운 펄스형 간섭의 검출이 얻어지게 된다. 본 발명에 따른 회로 장치의 제1실시예는 이러한 목적을 위하여 그것이 단 하나의 신호 경로만을 포함하고, 정류기가 고역 필터의 출력과 피크 검출기의 입력 사이에 접속되는 것을 특징으로 한다.
정극성 신호부분에 대해 부극성 신호부분을 정류하기 위해 전파(full-wave) 정류기가 요구된다. 정류된 신호는 그때 피크 검출기에 공급된다. 이러한 회로 장치의 다른 실시예는 그것이 두개의 평행 연장된 신호경로와 조합 회로를 포함하고, 한 신호 채널안의 피크 검출기는 그의 입력 신호안의 한 극성의 피크를 검출하도록 구성되어 있고, 다른 신호 채널안의 피크 검출기는 그의 입력 신호안의 다른 극성의 피크를 검출하도록 구성되어 있으며, 조합 회로의 제1 및 제2입력은 상기 비교기의 출력 신호를 조합시키기 위해 각각 한 신호 경로안의 비교기의 출력과 다른 신호 경로안의 비교기의 출력에 결합되고, 상기 조합 회로의 출력을 본 회로 장치의 출력에 결합된다. 또한 이 방법으로, 정극성을 가진 신호 피크와, 부극성을 가진 신호 피크 모두가 검출된다. 양쪽 신호 경로안의 피크 검출기는, 제2신호 경로의 피크 검출기가 그의 입력 회로 안에 추가 반전 소자를 포함한다는 사실을 제외하고는 비슷한 구조를 갖는다.
마지막으로 언급된 대안은 일반적으로 그것이 필스형 간섭의 보다 만족스러운 검출을 가능하게 하기 때문에 가장 우선적으로 선택된다. 부극성 신호 피크의 평균값은 예컨대 정극성 신호 피크의 평균값보다 작을 수 있다. 평균(부극성) 피크 레벨보다 a배 이상 큰 부극성을 가진 신호 피크는 펄스형 간섭으로서 제2실시예에서 고려될 것이다. 진폭에 관한 이 신호 피크가 평균(정극성) 피크 레벨의 a배보다 작을 경우, 이 신호 피크는, 그것이 앞서 언급한 바와 같이 실제 펄스형 간섭임에도 불구하고 제1실시예에 의해 펄스형 간섭으로 인정되지 않을 것이다. 한 신호 경로를 포함하는 회로 장치의 실시예는 또한 펄스 포머(former)가 비교기의 출력과 본 회로장치의 출력 사이에 포함되고, 펄스형 간섭이 비교기에 의해 검출될때마다 상기 펄스 포머에 펄스를 공급하기 위한 출력이 제공되는 것을 특징으로 한다. 두개의 신호 경로를 포함하는 실시예는, 상기 조합 회로가 각각 그의 제1 및 제2입력에 결합된 제1 및 제2입력과 출력을 가진 신호 조합 유닛뿐만 아니라, 펄스형 간섭이 비교기중 하나에 의해 검출될때 마다 펄스를 공급하도록 상기 조합 유닛의 출력에 결합되는 펄스포머를 포함하는 것을 특징으로 한다. 따라서, 펄스형 간섭이 검출될때 마다 펄스가 발생되며, 이 펄스는 제어 신호로의 또다른 변환에, 사용될 수 있다.
상기 회로 장치는 소정의 최소 펄스폭까지 펄스 포머의 펄스를 연장하고, 시간 간격이 상기 최소 펄스폭 보다 작을 경우 단지 관련 펄스와 그 다음 펄스 사이의 상기 시간 간격에 대응하는 값만큼만 이들 펄스를 연장시키도록 펄스 연장 디바이스가 펄스 포머의 출력에 결합되는 것을 특징으로 한다. 이 방법으로, 최소 펄스폭을 가진 펄스가 얻어지며, 이 펄스폭은, 시간적으로 고려했을 때, 최소한 펄스형 간섭이 발생하는 순간이 브릿지될 수 있도록 크게 선택되어야만 한다. 몇개의 펄스형 간섭이 연속적으로 발생할 경우, 이들 간섭은 펄스 연장 디바이스에 의해 공급되는 펄스의 폭을 연장시킴으로써 한 단계 억제될 수 있다.
상기 펄스 연장 디바이스의 출력 펄스의 다른 처리는 특히 간섭이 보상되는 방법에 의존한다. 공개된 네덜란드 특허원 제7712534호에 기술된 바와 같이 펄스형 간섭을 억제하기 위해서, 본 발명에 따른 회로 장치를 사용할 수 있기 위해, 상기 펄스 연장 디바이스의 출력 신호가 저역 필터에 공급될 수 있다. 출력 신호로써 상기 특허원의 제1a도에 표시된 것과 유사한 곡선이 얻어질 수 있다. 그러므로, 이 출력 신호는 공지된 억제 회로 장치에서 간섭 억제 장치용 제어 신호로 작용할 수 있다.
본 회로 장치안의 피크 검출기는 제1 및 제2신호 조합 유닛을 포함하며, 그것의 입력이 그때의 사정에 따라 제1증폭기단을 경유하여, 제1 및 제2신호 조합 유닛의 제1입력에 결합되며, 제1신호 조합 유닛의 출력은 절대값 결정 디바이스를 경유하여 제2신호 조합 유닛의 제2입력에 결합되며, 제2신호 조합 유닛의 출력은 한편으로는 상기 피크 검출기의 출력에 결합되고, 또 다른 한편으로는 지연소자 및 그때의 사정에 따라 제2증폭기단을 경유하여 제1신호 조합 유닛의 제2입력과 제2신호 조합 유닛의 제3입력에 결합되는 것을 특징으로 한다. 따라서, 정극성을 갖는 피크를 검출할 수 있는 피크 검출기가 얻어질 수 있다. 그때 제1증폭기단은 반전 효과를 가져서는 안된다. 상기 피크 검출기는 또한 부극성을 갖는 피크를 검출하는데 사용될 수 있다. 그때, 제1증폭기단은 반전 효과를 가져서는 안된다.
본 회로 장치안의 펄스 포머는 제1 및 제2신호 조합 유닛을 포함하며, 그것의 입력은 제1신호 조합 유닛의 제1입력과, 지연 소자를 경유하여 상기 제1신호 조합 유닛의 제2입력에 결합되고, 상기 제1신호 조합 유닛의 출력은 그때의 사정에 따라 증폭기단을 경유하여, 한편으로는 제2신호 조합 유닛의 제1 및 입력과 다른 한편으로는 절대값 결정 디바이스를 경유하여 제2신호 조합 유닛의 제2입력에 결합되며, 상기 제2신호 조합 유닛의 출력은 펄스 포머의 출력에 결합되는 것을 특징으로 한다.
본 회로 장치안의 펄스 연장 디바이스는, 제1 및 제2신호 조합 유닛과 리미터(limiter)를 포함하며, 상기 펄스 연장 디바이스의 입력은 제1신호 조합 유닛의 제1입력에 결합되고, 제1신호 조합 유닛의 출력은 리미터, 지연소자 및 그때의 사정에 따라 증폭기단을 경유하여, 신호 조합 유닛의 제2입력에 결합되고, 리미터의 출력은 제2신호 조합 유닛의 제1입력에 결합되며, 이 제2신호 조합 유닛의 제2입력은 일정한 신호를 공급하는 작용을 하며 그의 출력은 펄스 연장 디바이스 출력에 결합되는 것을 특징으로 할 수 있다.
이하 본 발명은 첨부된 도면을 참조하여 더욱 상세히 설명될 것이다.
제1도는 입력단자(1), 출력단자(2), 억제부(3) 및 펄스형 간섭 검출 디바이스(4)를 갖춘 펄스형 간섭 검출 및 억제용 회로 장치를 도시한 것이다. 상기 펄스형 간섭 검출 디바이스(4)의 출력(5)은 상기 억제부에 제어 신호를 공급하기 위해 억제부(3)의 제어 입력(6)에 결합된다. 오디오 신호(예를 들면 스테레오 또는 모노 신호)가 입력단자(1)를 경유하여 억제부(3)에 공급될 수 있다. 모노 신호가 입력단자(1)에 공급되는 경우에 있어서, 동일한 모노 신호가 입력(7)을 경유하여 펄스형 간섭 검출 다바이스(4)에 공급될 수 있다. 입력 단자(1)에 공급되는 스테레오 신호가 관련되는 경우, 예컨대, 스테레오 신호의 (좌측-우측) 신호가 입력(7)에 공급된다.
제1도의 회로 장치가 무선 수신기에서 사용될 경우, 예컨대 중간 주파수 신호가 입력(7)에 공급되는 반면, 중간 주파수 신호가 입력단자(1)에도 공급될 수 있다.
억제부(3)는 공개된 네델란드 특허출원 제7712534호에서 기술된 원리에 따라 동작할 수 있으나, 펄스형 간섭을 억제하거나 보상하는 다른 보상 방법이 또한 가능하다.
펄스형 간섭을 검출하기 위한 디바이스(4)에 대한 가능한 두가지 구성이 제2도 및 제3도를 참조하여 기술될 것이다. 제2도에서, 입력(7)은 고역 필터(8)을 경유하여 피크 검출기(10)에 결합되며, 상기 고역 필터(8)의 차단 주파수는 양호하게도, 40Hz와 1000Hz 사이에서 위치한다. 피크 검출기(10)의 출력은 한편으로는 이동 평균 값을 결정하는 디바이스(11)를 경유하고 다른 한편으로는 지연 유닛(12)을 경유하여 각각 비교기(15)의 제1 및 제2입력(13 및 14)에 결합되어 있다.
각각 상기 고역 필터(8)의 출력 신호에서 피크를 검출하기 위한 피크 검출기(10)는 그것의 출력 신호가 비교적 빨리 그의 입력 신호의 피크 값을 나타내게 되도록 하는 비교적 짧은 형성 시간과 상기 출력 신호가 그후 느리게 감쇠하게 되도록 하는 비교적 긴 감쇠 시간을 갖는다. 정극성을 가진 신호 피크를 검출하기 위해서는, 참조번호 9로 표시된 블럭이 생략될 수 있다. 유사한 검출기(10)의 사용으로 음극성을 가진 신호피크만을 검출하기 위해서, 참조번호 9로 표시된 블럭은 반전 소자이고 검출기(10)에 통합될 수 있다. 그러나, 양호하게도 부극성을 가진 피크와 정극성을 가진 피크가 모두 검출된다. 상기와 같은 경우에, 참조번호 9로 표시된 블럭은 전파 정류기이다. 이동 평균값을 결정하는 디바이스(11)는 피크 검출기의 출력 신호의 이동 평균값을 결정하고, 그 출력에 상기 평균값에 상당하는 출력 신호를 공급하게 된다. 필요한 경우, 지연 유닛(12)은, 이동 평균치를 결정하는 상기 디바이스(11)가 상기 값을 결정하는데 요구하는 시간에 걸쳐 상기 피크 검출기(10)의 출력 신호를 지연시키고자 한다. 비교기(15)는 상기 피크 검출기(10)의 지연된 출력 신호와 상기 이동 평균치 결정 디바이스(11)의 출력 신호를 비교하고, 상기 피크 검출기(10)의 출력 신호의 절대값이 상기 피크 검출기(10)의 출력 신호의 이동 평균값의 절대치의 2배를 초과할 경우 비교기의 출력(16)에 출력 신호를 공급한다. 여기에서 a는 a＞1로 되는 상수이다. a는 대한 값의 선택은, 피크가 원하는 신호의 신호 피크이거나 펄스형 간섭으로 간주되는 기준을 결정한다. a값이 너무 작게 선택될 경우, 즉 실제 1과 같을 경우, 원하는 신호의 너무 많은 피크가 펄스형 간섭으로 특징지어질 것이다. a가 너무크게 선택될 경우, 너무 많은 펄스형 간섭은 상기와 같이 인식되지 않는다. 결국, 최적의 값이 a에 대해 나타나게 되며, 여기에서 최적의 간섭 검출이 얻어질 수 있다. 또한, 피크 검출기의 출력 신호에서 시작하는 펄스형 간섭을 검출할 수 있는 다른 검출 기준들이 가능하다는 것이 언급되어야만 한다.
비교기(15)의 출력 신호는 예컨대 제1도의 억제부(3)에 공급되기에 적당한 제어 신호로 변환되어야만 한다. 이 목적을 위해, 제2도에서 비교기(15)의 출력(16)은 펄스 포머(17), 펄스 연장 디바이스(18) 및 저역 필터(19)를 경유하여 출력(5)에 결합된다. 상기 펄스 포커(17)는 펄스형 간섭이 비교기(15)에 의해 검출될 때마다 신호를 공급한다. 상기 펄스 연장 디바이스(18)는 펄스를 소정의 최소 펄스폭까지 연장하고, 시간 간격이 상기 최소 펄스폭보다 더 작은 때에만 관련 펄스와 그 다음 펄스 사이의 시간 간격에 상당하는 값만큼 상기 펄스를 연장시키도록 적응된다.
기술되는 바와 같이, 공개된 네덜란드 특허출원 제7712534호의 제1a도에 도시된 바와 같이 제어가 실현될 수 있는 신호가 출력(5)에서 얻어진다.
제3도는 제1도의 디바이스(4)에 대한 다른 실시예를 나타낸다. 이 경우에서 상기 디바이스(4)는 두개의 평행 연장 신호 경로(25와 25')를 포함하는데, 상기 신호 경로(25와 25')는 각각 피크 검출기(10와 10'), 이동 평균값 결정 디바이스(11과 11'), 지연 유닛(12와 12'), 및 비교기(15와 15')를 포함하고 있다. 한 채널(25)안의 피크 검출기(10)는 정극성을 가진 피크를 검출하도록 적응되는 반면 다른 채널(25')안의 피크 검출기(10')는 부극성을 가진 피크를 검출하도록 적응된다. 상기 피크 검출기(10')는 예컨대 피크 검출기(10)와 같은 방법으로 구성될 수 있다. 이 경우에, 있어서 반전 소자는 신호 경로(25')안에서 피크 검출기보다 앞에 위치해야 하고, 필요한 경우, 피크 검출기(10')안에 통합될 수 있다. 상기 디바이스는 또한 각각, 비교기(15와 15')의 출력(16과 16')에 결합된 제1 및 제2입력(27과 27')과 상기 디바이스의 출력(5)에 결합된 출력을 가진 조합회로(26)를 포함하고 있다.
상기 조합 회로(26)는 그것의 제1 및 제2입력(27과 27')에 결합된 제1 및 제2입력을 가진 신호 조합 유닛(28)을 포함한다. 상기 신호 조합 유닛(28)의 출력은 펄스 포머(17), 펄스 연장 디바이스(18) 및 저역 필터(19)를 경유하여 상기 출력(5)에 결합된다.
제2도와 제3도 디바이스의 디지탈 구조가 제4도 내지 제9도에서 기술될 것이며, 반면, 제10도 내지 제14도는 시간의 함수로써 제3도의 회로 장치에서의 여러 위치에서 존재하는 다수 신호의 작용(behaviour)을 나타낸다.
제4도는 제2도 또는 제3도에서 고역 필터(8)로써 사용될 수 있는 2차 재귀 디지탈 필터의 공지된 회로도를 나타낸다. Q로 표시된 블럭은 일반적으로 디지탈 시스템에서 사용되는 양자화기 또는 워드 절단기(word truncator)이다.
Z-1으로 표시된 블럭은 지연 소자이다. 증폭기(디지탈 증배기)는 원하는 필터의 종류에 의존하여 조정되어야 하는 필터 계수 C0,C1,C2,d1및 d2를 제공한다. 통과 대역에서 1dB의 최대 리플을 가진 1형의 체비쇼프(chebyshev) 필터에서, 상기 계수는 C0=C2=0.8786, C1=-1.7572, d1=-1.9713 그리고 d2=0.972이다. 이 경우에 있어서, 최대 감쇠가 저주파에 대해 얻어진다.
고역 필터는 입력(7)에 공급된 신호의 직류 전압성분 및 저주파 성분을 억제하는데 요구된다. 만일, 억제되지 않을 경우, 상기 직류 전압 및 저주파 성분은 신호의 이동 평균 피크 값을 결정하기 위해, 상기 이동 평균 값 결정 디바이스(11)에 사용되는 평균 필터의 동작에 강하게 영향을 줄 것이다. 상기 고역 필터(8)의 출력 신호는 제10도와 제11도에서 곡선(110)으로 표시된다.
제5도는 제2도 또는 제3도에서의 피크 검출기의 디지탈 구조를 도시한다. 상기 피크 검출기는 정극성을 가진 피크를 검출하도록 적응되고, 제1 및 제2신호 조합 유닛(40과 41)을 각각 포함한다. 입력(42)은, 1/2만큼의 감쇠를 제공하는 증폭기단(39)을 경유하여 각각 제1 및 제2신호 조합 유닛(0 및 41)의 제1입력(43 및 44)에 결합된다. 출력(45)은 Sb표시(비트)에 의해 디지탈 수가 증배되는 절대값 결정 디바이스(46)를 경유하여 신호 조합 유닛(41)의 제2입력(47)에 결합된다. 상기 신호 조합 유닛(41)의 출력(48)은, 한편으로는 피크 검출기의 출력(49)에 결합되고 다른 한편으로는 지연소자(Z-1로 표시된 블럭) 및 증폭기단(50)을 경유하여 신호 조합 유닛(41)의 제3입력(51)에 결합되며 인버터(52)를 경유하여 신호 조합 유닛(40)의 제2입력(53)에 결합된다. 증폭기단(50)에서 P만큼 증배된 신호는 감쇠량을 결정한다. 44.1KHz의 샘플링 주파수 및 0.499의 P값에 대해, 14Hz에서 -3dB점을 갖는 감쇠가 일차 저역 필터로 얻을 수 있는 것에 감쇠가 실현된다.
피크 검출기(10')는 피크 검출기(10)와 동일한 방법으로 구성될 수 있다. 피크 검출기(10')앞의 신호 경로(25')에서 실행되어져만 하는 부가적 신호 반전이 예컨대 증폭기단(39)에서 즉 계수 0.5대신에 계수 -0.5로 신호를 증배시키므로써 실현될 수 있다.
상기 피크 검출기(10)의 출력 신호는 제10도 및 제11도에서 (111)으로 표시된다. 상기 피크 검출기(10')의 출력 신호(신호 반전이 행해진후)는 제10도에서 곡선(111')으로 표시된다.
제6도는 제2도 또는 제3도의 평균값 결정 디바이스(11)와, 지연 유닛(12), 및 비교기(15)로 이루어진 디지탈 구조를 도시한 것이다. 신호안의 펄스가 과도한 피크 레벨을 일으키는지 여부를 결정하기 위해, 평균 피크 레벨이, 간단한 1차 재귀 필터(59) 형태로, 신호 조합 유닛(6) 및, 지연 소자(블럭 Z2 1)와 증폭 계수를 가진 증폭기단(61)을 포함하는 피드백 루프로 이루어진 이동 평균값 결정 디바이스(1)에서 결정된다. 얻어진 평균값이 1보다 큰 상수 a만큼 증배될때, 원하는 신호에 의해 초과되지 않아야 하는 임계값이 얻어질 수 있다. 증배가 증폭기단(62)에서 행해지는 반면 신호 반전이 초래된다.
다른 가능성(도시 않음)은, 피크 검출기의 출력 신호가 1보다 작은 값 1/a만큼 증배되는 것과, 평균값을 결정하기 위한 디바이스(11)의 출력 신호가 직접 임계값의 역할을 한다는 것이다.
상수 a의 값은 이용가능한 신호의 종류에 따라 좌우된다. 일반적으로, 상수 a는 1.7과 2.5사이에서 존재하는 것으로 선택된다. 1차 재귀 필터(59)는 소정의 시간에 걸쳐 신호를 지연시킨다. Z=0.998(즉, q=0.998)에 대한 극을 가진 일차 필터(59)에 대해, 이 지연은 DC에 대해서는 약 500개의 샘플이, 14Hz에서는 250개의 샘플이 존재한다. 상기 지연을 보상하기 위해, 피크 검출기의 출력 신호가 거의 동일한 시간에 걸쳐 지연 유닛(12)에서 지연된다. 상기 지연이 결정적인 것이 아니므로, 이는 거의 400 내지 500샘플(즉, m~400 내지 500)과 동일하게 선택될 수 있다.
피크 검출기의 출력이 선택된 임계값(즉, 피크 레벨의 a배의 이동 평균값을 초과할 경우, 비교기(15)내의 신호 조합 유닛(63)의 출력에서의 출력 신호는 정의 값이 되며, 만일, 피크 검출기의 출력 신호가 임계값보다 작을 경우, 상기 신호 조합 유닛(63)의 출력에서의 출력 신호는 부의 값이 된다. 펄스형 간섭을 검출하기 위해, 신호 조합 유닛(63)의 출력에서의 출력 신호의 부호가 결정된다. 이 목적을 위해, 비교기(15)는 SGN으로 표시된 블럭(64)을 포함한다. 출력(16)에서 출력 신호의 진폭의 정확한 유지를 보장하기 위해, 상기 출력 신호가 다음의 펄스 포머(17)(단일 신호 경로를 포함하는 실시예의 경우)와 신호 조합 유닛(28)(두개의 신호 경로를 포함하는 경우)내에서 처리되도록 하는 방식으로 증폭기단(65)이 부가된다.
임계값의 더욱 정확한 결정이 평균 진폭 레벨이 변화하는 정도를 고려하고, 임계값을 초과하는 신호부분의 신호성분을 결정하므로써 실현될 수 있다는 점에 주목해야 한다. 따라서, 자동적으로 증배 계수 a를 발생시키는 적응 알고리즘(adaptive algorithm)이 얻어질 수 있다. 이와 같은 대안은 더이상 기술되지 않을 것이다. 평균값 결정 디바이스(11)의 출력 신호는 제11a도에서 112로 표시되며 비교기(15)의 출력 신호는 제11b도에서 113으로 표시된다.
평균값 결정 디바이스(11'), 지연 유닛(12') 및 비교기(15')는 제6도에 도시된 것과 동일한 방법으로 구성될 수 있으며, 제11도에 표시된 것과 유사한 신호가 관련 지점에서 신호 경로(25')안에 존재한다는 것은 이치상 당연하다.
제7도는 제3도의 신호 조합 유닛(28) 및 펄스포머(17)에 대한 디지탈 구성을 도시한 것이다. 신호 조합 유닛(28)은 두개의 비교기(15 및 15')의 출력 신호(즉, 단지 부호 비트만 유효하게)가 함께 가산되는 가산기 회로로 구성된다. 상기 펄스 포머(17)는 각각 제1, 제2신호 조합 유닛(70,71)을 포함한다. 펄스 포머(17)의 입력(72)은 한편으로는 제1신호 조합 유닛(70)의 제1입력(73)에 결합되며, 다른 한편으로는 지연소자(블럭 Z-1) 및 반전소자(75)를 경유하여 제1신호 조합 유닛(70)의 제2입력(74)에 결합된다. 상기 신호 조합 유닛(70)은 지연소자(Z-1)와 반전소자(75)와 함께 미분기(69)를 형성한다. 신호 조합 유닛(70)의 출력(76)은 증폭기단(77)을 경유하여 한편으로는 신호 조합 유닛(71)의 제1입력(78)에 직접 결합되며, 다른 한편으로는 디지탈 번호가 부호(비트) Sb에 의해 증배되는 절대값 결정 디바이스(79)를 경유하여 신호 조합 유닛(71)의 제2입력(80)에 결합된다. 이 유닛의 출력(81)은 최종적으로 반전소자(82)를 경유하여 출력(83)에 결합된다. 상기 절대값 결정 디바이스(79)는 신호 조합 유닛(71)과 함께 반파정류기(84)를 구성한다.
비교기(15 및 15')의 출력 신호는 각각 폭이 펄스형 간섭의 피크 레벨의 높이에 따라 좌우되어 변하는(피크레벨이 높으면 높을수록, 더 오래 피크 검출기의 출력 신호가 임계값을 초과하게 될 것이다) 펄스를 나타낸다.
펄스형 간섭이 검출될때마다 표준 펄스를 얻기 위해, 펄스 포머(17)가 사용된다. 신호 조합 유닛(28)의 출력 신호가 미분될때(미분기(69)에서), 그리고 반파 정류기(84)에 의한 정류에 의해 정, 부극성 모두에 있어서 신호가 처음으로 임계값을 초과하는 순간의 시간적 위치를 나타내는 펄스가 출력(83)에서 얻어진다.
제12a도는 신호 조합 유닛(28)의 출력 신호를 도시하며, 제12b도는 증폭기단(77)의 출력에서의 신호를 도시하고 제12c도는 펄스 포머의 출력(83)에서의 출력 신호를 도시한다.
제7도의 펄스 포머(17)는 또한 제2도의 회로 장치에 사용될 수도 있다. 이때 제7도의 신호 조합 유닛(28) 및 입력(27')은 생략된다. 제12도의 신호는 제2도의 회로 장치에서 제7도의 펄스 포머(17)를 사용했을때와는 약간 다르게 된다.
제12c도내의 펄스는 소정의 최소 펄스 폭을 가진 대응 펄스를 발생시키는데 사용될 수 있다. 이것은 펄스 연장 디바이스(18)에서 실현되며, 제8도는 상기 장치의 디지탈 실시예를 도시한다.
더우기, 상기 최소 펄스폭보다 작은 시간 간격만큼 분리된 두개의 펄스가 입력(85)에 공급될 경우, 제8도의 회로 장치는 상기 두 펄스 사이의 상기 시간만큼 펄스폭이 증가되도록 보장해 줄 것이다. 이용가능한 충분히 큰 시간 간격을 갖는 최소 펄스폭을 가진 펄스를 발생시키므로써 상기 시간 간격내에 펄스형 간섭이 발생하여 억제될 수 있도록 하는 것이 필요하다. 더우기 두개의 펄스형 간섭이 계속해서 즉각적으로 발생할 경우, 두개의 펄스형 간섭이 펄스의 폭을 증가시키므로 동일한 연장 간격안에서 억제될 수 있다.
제8도에서 펄스 연장 디바이스의 입력(85)은 제1신호 조합 유닛(87)의 제1입력(86)에 결합된다. 상기 유닛의 출력(88)은 리미터로서 작용하는 양자화기(89)를 경유하여 한편으로는 제2신호 조합 유닛(91)의 제1입력(90)에 결합되며, 다른 한편으로는 지연소자(블럭 Z-1)와 신호가 계수 r만큼 증배되는 증폭기단(92)을 경유하여 신호 조합 유닛(88)의 제2입력(93)에 결합된다.
만일, 최대 부샘플값(제12c도의 펄스)에 대응하는 값을 가진 펄스가 제8도의 회로 장치의 입력(85)에 나타나게될 경우, 지연소자(Z-1)의 출력은 상기 최대 부 값으로부터 제로로 증가할 것이다. 이와 같은 증가비율은 값 r에 의해 결정되며, 이 경우에서 r은 0.986이다.
신호 조합 유닛(91a)에서 전체 크기의 반값에 대응하는 상수가 제2입력(94)에서 지연소자(Z-1)의 입력신호(즉, 출력 신호)에 부가된다는 사실로 인해, 신호 조합 유닛(91)의 출력에서의 신호는 결과적으로 "2"와 "+2" 사이에서 변화한다. SGN으로 표시된 블럭내의 신호의 부호가 선택될 때, 91의 출력 신호가 플러스 값으로 되는 한 "+전체 크기" 값을 가진 신호가 출력(95)에 나타나는 반면91의 출력 신호가 부 값으로 되는 시간 간격동안에서 "-전체크기"값을 가진 신호가 상기 출력에 나타난다. 상기 계수(r)는 출력(95)에서의 최소 펄스폭이 예컨대 64샘플의 길이를 갖도록 선택된다.
지연소자(Z-1)의 크기가 0이 되기전에 제2펄스가 입력(85)에 나타날 경우, 상기 제2펄스의 값이 지연소자의 크기에 부가된다. 양자화기(89)는 지연소자(Z-1)에 저장된 샘플의 값을 "-전체크기"로 제한한다. 게다가 신호 조합 유닛(91)의 출력 신호가 다시 0을 통과하기 전에 상기 제2펄스가 발생할 경우, 출력(95)에서의 펄스의 펄스 길이는 꼭 입력(85)에서의 두 펄스 사이의 시간 간격 만큼 연장된다. 상기 시간 간격이 전술된 64샘플보다 커질 경우, 두개의 분리된 펄스가 출력에 나타난다.
블록 SGN의 출력 신호가 증폭기단(96)에서 2로 나누어지고 신호 조합 유닛(97)에서, "1/2값" 이 거기에 부가될때, 제13도에서 120으로 표시된 바와 같은 신호가 얻어진다. 상기 신호가 제9도의 저역 필터에 공급될 경우, 제13도의 신호(121)가 그것의출력에서 얻어진다. 이 신호는 제1도의 억제부(3)에서 증폭 계수를 값1에서 제로로 점차적으로 제어하고 다시 그것을 1로 제어하기 위한 제어 신호로써 작용할 수 있다.
제9도는 저역필터(19)의 디지탈 구조를 도시한 것이다. 이것은 가우스 타입의 저역필터 특성을 가진 2차 재귀 필터 형태를 취한다. 상기 필터의 계수는 v0=0.0273, x1=1.7354, x2=-0.7637, w0=0.022, y1=1.711, y2=-0.7334이다.
제10도는 시간의 함수로서 신호(110)를 도시한 것이며, 이것은 제2도 또는 제3도에서의 고역 필터(8)의 출력에 나타난다. 신호(111 및 111')는 각각 피크 검출기(10 및 10')의 출력에서의 출력 신호를 표시한다. 신호(111')는 사실상 제5도에서 실명한 바와 같이 피크 검출기(10')의 반전된 출력 신호이다. 이들 신호는 피크 검출기의 특성 및 동작을 명백하게 나타낸다. 즉, 피크가 신속히 이어질 수 있도록 출력 신호의 비교적 짧은 형성 시간과 피크 발생후 상기 출력 신호가 비교적 느리게 감쇠하도록 비교적 긴 감쇠 시간을 갖는다. 큰 진폭을 가진 피크가 발생한 후 피크 검출기가 비교적 작은 진폭을 가진 연속 피크 발생에 대해서 둔감한 것같다.
제11도중 제11a도는 고역필터(8)의 출력 신호(110) 및 피크 검출기(10)의 출력 신호(111)를 다시금 도시해준다. 참조번호(112)는 이동 평균값 결정 디바이스(11)의 출력 신호를 나타낸다. 제11b도는 113으로 비교기(15)의 출력 신호를 표시한다. 피크 검출기(10)의 출력 신호가 상기 이동 평균값 결정 디바이스(11)의 출력 신호의 a배 보다 작은 한, 비교기(15)의 출력 신호는 부, 즉 -0.5에 일치하며, 이것은 "-2"이다. 피크 검출기(10)의 출력 신호가 평균값 결정 디바이스(11)의 출력 신호의 a배보다 클 경우, 비교기(15)의 출력 신호는 정, 즉 +0.5에 일치하며 이것은 "+2"이다.
비슷한 고찰이 제3도의 신호 경로(25')내의 부극성을 가진 피크 검출에도 적용된다. 이 경우에도, 피크 검출기(10')의 출력 신호가 상기 디바이스(11')의 출력 신호(절대값)의 a배 보다 더 크거나 작을 경우 비교기(15')의 출력 신호는 각각 부 또는 정의 값이 된다.
제12a도는 제3도의 신호 조합 유닛(28)의 출력 신호의 예를 도시한 것이다. 초기에 신호는 "-"값, 즉 "-전체크기"값을 갖는다. 이것은 비교기(15 및 15')의 출력이 둘다 모두 부값인 것을 의미한다. 그후 12a도의 신호는, 두개의 출력(16 및 16')중 하나가 정으로 된다는 사실로 인해 "0"으로 된다. 제11a도에 표시된 바와 같은 신호의 경우, 이것은 부극성을 가진 큰 진폭 피크가 펄스형간섭으로 검출되어 얻어질 수 있다. 그 후, 제12a도의 신호는, 두 출력(16 및 16')이 현재 정이라는 사실로 인해 "+1" 즉 "+전체크기" 값으로 된다. 제11a도의 신호의 경우 즉각적으로 부극성을 갖는 큰 진폭 피크를 잇는 정 극성을 갖는 큰 진폭 피크가 펄스형 간섭으로 검출된다.
제12a도 신호의 "+1"로부터 0으로 다시 "0"으로부터 "-1"로의 감쇠는 비교기(15 및 15')의 출력(16 및 16')에서 펄스의 하강구간(trailing edge)으로 인한 것이다. 제12b도는 제7도의 증폭기단(77)의 출력 신호를 도시한다. 제12a도의 신호는 제7도의 미분기(69)에서 상기와 같은 목적을 위해 미분되며, 증폭기단(77)에서 2로 나누어지며, 그에 따라, 제12a도 신호의 상승구간(leading edge)과 "전체 크기"의 1/2에 일치하는 진폭을 가진 제12b도의 신호에서의 펄스에 의한 펄스형 간섭 검출의 순간이 표시된다. 제7도에 있는 반파정류기(84)에서의 제12b도 신호의 반파정류 및, 반전소자(82)에서의 신호 반전후, 제12c도의 신호가 출력(83)에서 얻어진다.
제13도에서 120은 제8도의 펄스 연장 디바이스의 출력(95)에서의 신호를 표시하고, 121은 제2도 또는 제3도에서의 출력(5)에서의 제어 신호를 표시하며, 이 제어 신호의 형태는 제1도에서의 억제부(3)의 증폭 특성이 응답시간에 따라 어떻게 변하는지를 결정한다.
끝으로 제14도는 이 억제부의 동작을 도시한다. 제14a도에서, 122는 제1도에서 입력단자(1)에 공급되는 입력 신호를 표시한다. 제14b도에서 123은 억제부의 출력단자(2)에서의 출력 신호를 표시한다. 신호(122)에서의 펄스형 간섭이 억제된다는 것이 분명하다. 물론 억제부(2)는 상기 디바이스(4)가 펄스형 간섭을 검출하는데 필요한 시간에 걸쳐 입력단자(1)에 공급된 신호를 지연시켜야 하는 지연소자를 포함한다.
본 발명은 상기 도면을 참고로 기술된 실시예에만 국한되는 것은 아니다. 본 발명은 펄스형 간섭을 검출하는 장치에 사용될 수 있으며, 상기 장치는 본 발명이 기본으로 하는 사성에 관련되지 않은 관점에서 도시된 실시예와는 상이하다. 예컨대, 다른 종류의 제어 신호를 얻기 위한 다른 조합 회로(26)를 제3도의 회로장치에 제공하는 것이 가능하다. 또한, 제2도 또는 제3도의 회로 장치가 사용될 수 있으며 펄스형 간섭이 서로 다른 방법으로 보상된다. 아날로그 형태의 부품에 의해 여러 회로 장치를 구성하는 것이 또한 가능하다.

Claims (13)

  1. 전기 신호를 수신하기 위한 입력단자(7)와, 상기 입력단자에 결합된 고역필터(8) 및 출력 신호를 공급하기 위한 출력단자(5)을 포함하는 전기 신호에서의 펄스형 간섭 검출 회로 장치에 있어서, 출력 신호가 비교적 빨리 상기 검출기 입력에 인가된 신호에서의 피크값을 나타내도록 하는 비교적 짧은 형성(build-up) 시간과 그후 출력신호가 비교적 느리게 감쇠하도록 하는 비교적 긴 감쇠(decay) 시간을 가진 출력 신호를 공급하도록 구성되며, 상기 고역 필터의 출력에 결합된 입력을 가진 피크 검출기(10)와, 상기 피크 검출기의 출력 신호의 이동(running) 평균값을 결정하고 상기 이동 평균값을 나타내는 출력 신호를 출력에 공급하기 위해 상기 피크 검출기의 출력에 결합된 입력을 가진 평균값 결정 디바이스(11) 및 상기 피크 검출기의 출력 신호와 상기 평균값 결정 디바이스의 출력 신호를 비고하여 이 비교의 결과를 나타내는 출력 신호를 출력에 공급하기 위해 각각 상기 평균값 결정 디바이스의 출력과 피크 검출기의 출력에 결합된 제1 및 제2입력을 가진 비교기(15)로 이루어진 최소한 하나의 신호 경로를 포함하는 것을 특징으로 하는 펄스형 간섭 검출회로 장치.
  2. 제1항에 있어서, 상기 고역필터(8)가 40Hz와 1000Hz사이에 존재하는 차단 주파수를 갖는 것과, 상기 피크 검출기의 출력과 상기 비교기의 제2입력 사이에 지연소자(12)가 결합되어 있는 것 또는 그중 하나를 특징으로 하는 펄스형 간섭 검출 회로 장치.
  3. 제1항에 있어서, 상기 피크 검출기의 출력 신호의 절대값이 상기 피크 검출기 출력 신호의 이동 평균값의 절대값의 a배(이때 a는 a＞1을 만족하는 상수)를 초과할 경우, 상기 비교기(15)가 출력 신호를 그것의 출력에 공급하도록 적응되는 것을 특징으로 하는 펄스형 간섭 검출 회로 장치.
  4. 제1항에 있어서, 상기 펄스형 간섭 검출 회로 장치가 단지 하나의 신호 경로(10-15)만을 포함하며, 정류기(9)가 상기 고역필터(8)의 출력과 상기 피크 검출기(10)의 입력 사이에 접속되는 것을 특징으로 하는 펄스형 간섭 검출 회로 장치.
  5. 제1항에 있어서, 펄스 포머(pulse former)(17)가 상기 비교기(15)의 출력과 상기 펄스형 간섭 검출회로 장치의 출력(5) 사이에 포함되고, 펄스형 간섭이 상기 비교기에 의해 검출될때마다 상기 펄스 포머에 펄스를 공급하기 위한 출력이 제공되는 것을 특징으로 하는 펄스형 간섭 검출 회로 장치.
  6. 제1항에 있어서, 상기 펄스형 간섭 검출 회로 장치가 두개의 평행하게 연장되는 신호 경로(10-15 및 10'-15') 및 조합 회로(26)를 포함하며, 하나의 신호 채널안의 피크 검출기(10)는 그의 입력 신호안에서 한 극성을 가진 피크를 검출하도록 구성되고, 다른 신호 채널안의 피크 검출기(10')는 그의 입력 신호안에서 다른 극성을 가진 피크를 검출하도록 구성되며, 상기 조합 회로(26)의 제1 및 제2입력(27 및 27')은 상기 비교기의 출력 신호를 조합하기 위해 각각 한 신호 경로안의 비교기(15)의 출력과 다른 신호 경로안의 비교기(15o)의 출력에 결합되고, 상기 조합 회로의 출력이 상기 회로 장치의 출력(5)에 결합되는 것을 특징으로 하는 펄스형 간섭 검출 회로 장치.
  7. 제6항에 있어서, 상기 조합 회로가 출력뿐만 아니라 그의 제1 및 제2입력에 결합된 제1 및 제2입력을 가진 신호 조합 유닛(28)과, 펄스형 간섭이 검출될때마다 펄스를 공급하기 위해 상기 신호 조합 유닛의 출력에 결합된 펄스 포머(17)를 포함하는 것을 특징으로 하는 펄스형 간섭 검출 회로 장치.
  8. 제5 또는 7항에 있어서, 상기 펄스 포머의 펄스를 소정의 최소 펄스폭까지 연장하고 이들 펄스를 관련 펄스와 그 다음에 이어지는 펄스 사이의 시간 간격(단지 이 시간 간격이 상기 최소 펄스폭보다 작을 경우에만)에 상응하는 값만큼 연장하기 위해 펄스 연장 디바이스(18)가 상기 펄스 포머의 출력에 결합되는 것을 특징으로 하는 펄스형 간섭 검출 회로 장치.
  9. 제8항에 있어서, 저역 필터(19)가 상기 펄스 연장 디바이스(18)의 출력에 결합되는 것을 특징으로 하는 펄스형 간섭 검출 회로 장치.
  10. 제1항에 있어서, 상기 피크 검출기가 제1 및 제2신호 조합 유닛(40 및 41)을 포함하며, 상기 피크 검출기의 입력(42)이 그때의 사정에 따라서 제1증폭기단(39)을 경유하여 제1 및 제2신호 조합 유닛의 제1입력(43,44)에 결합되고, 상기 제1신호 조합 유닛(40)의 출력이 절대값 결정 디바이스(46)를 경유하여 제2신호 조합 유닛(41)의 제2입력(47)에 결합되며, 상기 제2신호 조합 유닛의 출력(48)이 한편으로는 피크 검출기의 출력(49)에 결합되고 다른 한편으로는 지연소자(Z-1) 및 그때의 사정에 따라서 제2증폭기단(50)을 경유하여 제1신호 조합 유닛의 제2입력(53)과 제2신호 조합 유닛의 제3입력(51)에 결합되는 것을 특징으로 하는 펄스형 간섭 검출 회로 장치.
  11. 제5항에 있어서, 상기 펄스 포머가 제1 및 제2신호 조합 유닛(70 및 71)을 포함하며, 펄스 포머의 입력(72)이 제1신호조합 유닛의 제1입력(73)에 결합되고 지연소자(Z-1)를 경유하여 상기 제1신호 조합 유닛의 제2입력(74)에 결합되며, 상기 제1신호 조합 유닛의 출력(76)이 그때의 사정에 따라 증폭기단(77)을 경유하여 한편으로는 제2신호 조합 유닛의 제1입력(78)에 결합되고 다른 한편으로는 절대값 결정 디바이스(79) 경유하여 출력이 상기 펄스 포머의 출력(83)에 결합되는 제2신호 조합 유닛의 제2입력에 결합되며, 이때 상기 제2신호 조합 유닛의 출력이 상기 펄스 포머의 출력(83)에 결합되는 것을 특징으로 하는 펄스형 간섭 검출 회로 장치.
  12. 제8항에 있어서, 상기 펄스 연장 디바이스가 제1 및 제2신호 조합 유닛(87 및 91) 및 리미터(89)를 포함하며, 상기 펄스 연장 디바이스의 입력(85)이 상기 제1신호 조합 유닛(87)의 제1입력(86)에 결합되고, 상기 제1신호 조합 유닛의 출력(88)이 리미터(89), 지연소자(Z-1) 및 그때의 사정에 따라 증폭기단(92)을 경유하여 상기 신호 조합 유닛의 제2입력(93)에 결합되며, 상기 리미터의 출력이 일정 신호를 공급하는 역활의 제2입력 및 상기 펄스 연장 디바이스의 출력(95)에 결합된 출력을 갖는 제2신호 조합 유닛(91)의 제1입력(90)에 결합되는 것을 특징으로 하는 펄스형 간섭 검출 회로 장치.
  13. 제1항에 있어서, 상기 전기 신호안의 펄스형 간섭을 억제시키도록 적응되며, 입력 단자(1)와 출력 단자(2) 사이에 접속되고, 제어신호를 수신하기 위해, 상기 출력(5)에 결합되는 제어 입력(6)을 가진 억제부(3)를 포함하는 것을 특징으로 하는 펄스형 간섭 검출 회로 장치.
KR1019850005210A 1984-07-23 1985-07-22 펄스형 간섭 검출장치 KR930007298B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
NL8402322 1984-07-23
NL8402322A NL8402322A (nl) 1984-07-23 1984-07-23 Inrichting voor het detekteren van impulsachtige storingen, en een inrichting voor het onderdrukken van impulsachtige storingen voorzien van een inrichting voor het detekteren van impulsachtige storingen.

Publications (2)

Publication Number Publication Date
KR860001638A KR860001638A (ko) 1986-03-20
KR930007298B1 true KR930007298B1 (ko) 1993-08-04

Family

ID=19844256

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019850005210A KR930007298B1 (ko) 1984-07-23 1985-07-22 펄스형 간섭 검출장치

Country Status (7)

Country Link
US (1) US4736163A (ko)
JP (1) JPH07105692B2 (ko)
KR (1) KR930007298B1 (ko)
DE (1) DE3525472C2 (ko)
FR (1) FR2568014B1 (ko)
GB (1) GB2162408B (ko)
NL (1) NL8402322A (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2621433B1 (fr) * 1987-10-06 1989-12-08 Thomson Semiconducteurs Procede de dilatation d'un signal analogique et dispositif pour la mise en oeuvre du procede
US4864167A (en) * 1988-08-01 1989-09-05 Tektronix, Inc. Dual function peak metering circuit
JPH0298493U (ko) * 1989-01-25 1990-08-06
KR960006112Y1 (ko) * 1991-04-30 1996-07-20 강진구 잡음제거회로
TW237587B (ko) * 1993-03-19 1995-01-01 Philips Electronics Nv
TW427051B (en) 1998-01-15 2001-03-21 Koninkl Philips Electronics Nv Peak detection apparatus
GB2348783B (en) * 1999-04-07 2004-01-14 British Broadcasting Corp Improvements relating to OFDM receivers
US6259239B1 (en) * 2000-02-23 2001-07-10 Tyco Electronics Logistics Ag Circuit and method for conditioning an average AC signal for use with a controller adapted to receive peak input signals
GB0020071D0 (en) * 2000-08-16 2000-10-04 Mitel Semiconductor Ltd Tuner
DE10116358A1 (de) * 2001-04-02 2002-11-07 Micronas Gmbh Vorrichtung und Verfahren zur Erfassung und Unterdrückung von Störungen
DE10126830B4 (de) * 2001-06-01 2005-11-17 Rohde & Schwarz Gmbh & Co. Kg Bewertungsgleichrichter für Pulsstörungen
US7061995B2 (en) * 2001-10-31 2006-06-13 Intel Corporation Apparatus and method to generate an adaptive slicer threshold for binary data
DE10257841B4 (de) * 2002-12-11 2012-01-26 Robert Bosch Gmbh Elektrische Schaltung zur Verarbeitung eines von einem Sensor erzeugten potentialfreien Signals
AU2002354295A1 (en) * 2002-12-24 2004-07-22 Pirelli And C. S.P.A. Radio base station receiver having digital filtering and reduced sampling frequency
US7170958B2 (en) * 2003-03-12 2007-01-30 Renesas Technology America, Inc. Method and apparatus for adaptive equalization of high speed data communications
US7760825B2 (en) * 2004-02-19 2010-07-20 Stmicroelectronics S.A. Device and method for suppressing pulse interferences in a signal
DE102004048004A1 (de) * 2004-10-01 2006-04-06 Rohde & Schwarz Gmbh & Co. Kg Bewertungsgleichrichter für Pulsstörungen
CN1988394B (zh) * 2005-12-20 2010-12-01 凌阳科技股份有限公司 抑制突发噪声的方法与装置
DE102010004872A1 (de) 2010-01-18 2011-07-21 Braun, Stephan Maximilian, 82380 Anordnung zur Pulsbewertung gegenüber digitalen Diensten
DE102012012365A1 (de) * 2012-06-21 2013-12-24 Rohde & Schwarz Gmbh & Co. Kg Pegel-Rauschsperre mit hoher Immunität gegenüber Pulsstörungen

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL253925A (ko) * 1959-07-17
NL145420B (nl) * 1969-10-25 1975-03-17 Philips Nv Schakeling voor het onderdrukken van storingen in een fm radio-ontvanger.
US3588705A (en) * 1969-11-12 1971-06-28 Nasa Frequency-modulation demodulator threshold extension device
US3678416A (en) * 1971-07-26 1972-07-18 Richard S Burwen Dynamic noise filter having means for varying cutoff point
DE2351146C3 (de) * 1973-10-11 1978-05-03 Standard Elektrik Lorenz Ag, 7000 Stuttgart Rauschsperre für einen Funkempfänger
US4358738A (en) * 1976-06-07 1982-11-09 Kahn Leonard R Signal presence determination method for use in a contaminated medium
US4156202A (en) * 1976-06-28 1979-05-22 Victor Company Of Japan, Ltd. Impulsive noise reducing system
US4175256A (en) * 1976-07-30 1979-11-20 Motorola, Inc. Dynamic threshold tone detector
GB1564547A (en) * 1976-12-03 1980-04-10 Sacks J Noise reduction system
JPS5374817A (en) * 1976-12-15 1978-07-03 Nec Corp Impulse-type moise eliminating device
US4151471A (en) * 1977-11-04 1979-04-24 Burns Richard C System for reducing noise transients
NL7712534A (nl) * 1977-11-15 1979-05-17 Philips Nv Schakeling voor het onderdrukken van storingen tengevolge van krassen in een grammofoonplaat.
JPS54126061A (en) * 1978-02-16 1979-09-29 Nakamichi Kenkyusho Divider circuit
DD148427A1 (de) * 1979-12-27 1981-05-20 Manfred Werneburg Anordnung zur stoerunterdrueckung in fm-empfangsanlagen
JPS5780826A (en) * 1980-11-08 1982-05-20 Mitsubishi Electric Corp Waveform shaping circuit
US4575683A (en) * 1985-04-10 1986-03-11 Harris Corporation Apparatus and method for removing an offset signal

Also Published As

Publication number Publication date
US4736163A (en) 1988-04-05
DE3525472C2 (de) 1998-08-06
JPH07105692B2 (ja) 1995-11-13
JPS6139717A (ja) 1986-02-25
GB2162408A (en) 1986-01-29
DE3525472A1 (de) 1986-01-30
KR860001638A (ko) 1986-03-20
FR2568014A1 (fr) 1986-01-24
GB2162408B (en) 1987-10-14
NL8402322A (nl) 1986-02-17
GB8518331D0 (en) 1985-08-29
FR2568014B1 (fr) 1991-03-15

Similar Documents

Publication Publication Date Title
KR930007298B1 (ko) 펄스형 간섭 검출장치
US4747143A (en) Speech enhancement system having dynamic gain control
US5442712A (en) Sound amplifying apparatus with automatic howl-suppressing function
US7535859B2 (en) Voice activity detection with adaptive noise floor tracking
US7155385B2 (en) Automatic gain control for adjusting gain during non-speech portions
CA2395769A1 (en) Digital automatic gain control with feedback induced noise suppression
JPH0213999A (ja) 音声信号検出方法及び装置
CA2395048A1 (en) Method and processor for determining loading of a telecommunications system and applications of the system-loading determinaton
US6157670A (en) Background energy estimation
EP0647935B1 (en) A speech enhancement apparatus
US6842526B2 (en) Adaptive noise level estimator
US5864793A (en) Persistence and dynamic threshold based intermittent signal detector
JPH06164278A (ja) ハウリング抑制装置
JPH01149508A (ja) 音響信号処理回路
US7010130B1 (en) Noise level updating system
JPH01146413A (ja) 音響信号処理回路
JP3237350B2 (ja) 自動利得制御装置
JP2539027B2 (ja) 音声検出方式
JPH0593772A (ja) 水中音響信号検出装置
JPH11312939A (ja) 積分装置
KR970002195B1 (ko) 디지탈기기의 음소거장치 및 음소거 제어방법
JP2944098B2 (ja) 音声区間検出方式
JPH04251299A (ja) 音声区間検出方法
JPS6246348Y2 (ko)
JPS62294296A (ja) 音声検出装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19990724

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee