JPH07105692B2 - パルス状雑音検出回路及びそれを具えるパルス状雑音抑圧回路 - Google Patents

パルス状雑音検出回路及びそれを具えるパルス状雑音抑圧回路

Info

Publication number
JPH07105692B2
JPH07105692B2 JP60161317A JP16131785A JPH07105692B2 JP H07105692 B2 JPH07105692 B2 JP H07105692B2 JP 60161317 A JP60161317 A JP 60161317A JP 16131785 A JP16131785 A JP 16131785A JP H07105692 B2 JPH07105692 B2 JP H07105692B2
Authority
JP
Japan
Prior art keywords
signal
pulse
output
input terminal
output terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60161317A
Other languages
English (en)
Other versions
JPS6139717A (ja
Inventor
ペトルス・ヨハネス・ベルクホウト
ヨハン・マルテイエン・リエインスブルフエル
Original Assignee
エヌ・ベー・フイリツプス・フルーイランペンフアブリケン
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エヌ・ベー・フイリツプス・フルーイランペンフアブリケン filed Critical エヌ・ベー・フイリツプス・フルーイランペンフアブリケン
Publication of JPS6139717A publication Critical patent/JPS6139717A/ja
Publication of JPH07105692B2 publication Critical patent/JPH07105692B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H03G3/34—Muting amplifier when no signal is present or when only weak signals are present, or caused by the presence of noise signals, e.g. squelch systems
    • H03G3/345—Muting during a short period of time when noise pulses are detected, i.e. blanking
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/04—Measuring peak values or amplitude or envelope of ac or of pulses
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
    • G01R19/16566—Circuits and arrangements for comparing voltage or current with one or several thresholds and for indicating the result not covered by subgroups G01R19/16504, G01R19/16528, G01R19/16533
    • G01R19/16585—Circuits and arrangements for comparing voltage or current with one or several thresholds and for indicating the result not covered by subgroups G01R19/16504, G01R19/16528, G01R19/16533 for individual pulses, ripple or noise and other applications where timing or duration is of importance
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/04—Shaping pulses by increasing duration; by decreasing duration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/153—Arrangements in which a pulse is delivered at the instant when a predetermined characteristic of an input signal is present or at a fixed time interval after this instant

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Measurement Of Current Or Voltage (AREA)
  • Manipulation Of Pulses (AREA)
  • Noise Elimination (AREA)
  • Measurement And Recording Of Electrical Phenomena And Electrical Characteristics Of The Living Body (AREA)

Description

【発明の詳細な説明】 本発明は電気信号内のパルス状の雑音を検出するため
に、 −この電気信号を受け取る入力端子と、 −この入力端子に結合される高域フィルタと、 −出力信号を供給する出力端子と を具えるパルス状雑音検出回路に関するものである。
本発明はまた信号を受け取るための入力端子と、出力信
号を供給するための出力端子と、これらの入力端子と出
力端子との間に接続され、制御信号を受け取るための制
御入力端子を具備するサプレッサ部とを有し、この制御
入力端子がパルス状の雑音を検出するために回路に結合
されている電気信号内のパルス状の雑音を抑圧する回路
に関するものである。
冒頭に述べた種類の回路はオランダ国公開特許願第7712
534号（特願昭53−141710号，特開昭54−79002号）から
既知である。このような回路はこれまた上記オランダ国
公開特許願に述べられているように、例えば、スクラッ
チ ノイズ サプレッサで雑音検出器として使用され
る。パルス状の雑音が検出されるや否や、例えば、レコ
ード盤から出る信号が第１の期間において動作レベルか
ら信号が最小値をとる抑圧レベルに変わり、第２の期間
この抑圧レベルに保たれ、第３の期間において抑圧レベ
ルから動作レベルへ変わる。
このパルス状雑音を検出する回路を、パルス状雑音を検
出した後ステレオ再生からモノラル再生へ切換えられ、
次いでステレオ再生に戻る回路やパルス状雑音を検出し
た後高周波波再生を一時的に抑圧する回路で用いること
もできる。
しかし、この既知のパルス状雑音検出回路は、一方で
は、例えば、クラリネットの音のように信号自体が可成
りパルス状の特性を有するため、雑音が存在しないにも
かかわらず、パルス状の雑音を検出したと表示する為の
警報を可成りしばしば生じ、他方では明らかなパルス状
の雑音を検出しないことも時々あるという欠点を有して
いる。
本発明の目的はパルス状の雑音と所望の信号のパルス状
の変化とを一層明らかに識別でき、従って偽の警報が発
せられることが少なく、しかも雑音を正確に検出するこ
とができるパルス状雑音検出回路を提供するにある。
この目的を達成するため、本発明による雑音検出回路
は、少なくとも１個の信号経路を具え、この信号経路が 入力端子が前記ピーク検出器の出力端子に結合され、ピ
ーク検出器の出力信号の移動平均値を求め、この移動平
均値を表わす出力信号を発生する平均値決定回路と、 第１及び第２の入力端子が前記平均値決定回路の出力端
子及び前記ピーク検出器の出力端子にそれぞれ結合さ
れ、ピーク検出器の出力信号を平均値決定回路の出力信
号と比較し、ａをａ＞１が成立する定数とした場合、前
記ピーク検出器の出力信号の絶対値がピーク検出器の出
力信号の移動平均値の絶対値のａ倍を越える場合に出力
信号を発生するように構成した比較器とを具えることを
特徴とするパルス状雑音検出回路。
本発明に係る回路の好適な一実施例を更に高域フィルタ
のしゃ断周波数を40Hzと1000Hzの間にとり、ピーク検出
器の出力端子と比較器の第２の入力端子との間に遅延装
置を結合するか又はその一方を行なうことを特徴とす
る。この本発明に係る手法はパルス状の雑音を検出する
ためには周波数領域で考えるよりも時間領域で考えた方
がよいことを認識したことに基づいている。この目的で
は、高域フィルタのしゃ断周波数は40Hzと1000Hzの間と
して低い値に選び、直流電圧分と「ランブル」とだけを
除去するようにすると好適である。これはしゃ断周波数
を８ないし10KHzにとる既知の回路とは対照的である。
しゃ断周波数をずっと低く選べば、ずっと多量の信号成
分が得られ、ずっと成功裡に雑音を検出できる。時間領
域で電気信号を考察しているため、ピーク検出器と平均
値を求める装置とを用いる必要がある。これにより平均
ピークレベルとこの平均ピークレベルからのピークの偏
差とを求めることができる。ピーク検出器は可成り迅速
にピークの立上り部に追従しなければならない、即ち、
ビルドアップ時間が可なり短くなければならないが、こ
のピーク検出器の出力信号はこの目的に不可欠である。
また、大振幅のパルス状の雑音を検出した後は、或る時
間だけ回路を不感応にし、短時間に余り多数のパルス状
の雑音が相次いで検出されることがないようにしなけれ
ばならない。このためピーク検出器の出力信号の減衰時
間は可成り長くとる。
所定の検出基準を得るために、本発明回路は更にａをａ
＞１が成立する定数とした時、ピーク検出器の出力信号
の絶対値がピーク検出器の出力信号の移動平均値の絶対
値のａ倍を越える場倍に比較器が出力信号を出力端子に
供給するように構成する。従って、パルス状の雑音に対
する検出基準はピークの振幅がピークレベルの平均値の
ａ倍より大きくなければならないということになる。こ
の検出基準を選ぶと、一方ではパルス状の雑音と、他方
では所望の電気信号内の信号ピークとの間を正しく選択
できる。
信号ピークの検出の場合は、正の極性を有する信号ピー
クだけの検出若しくは負の極性を有する信号ピークだけ
の検出又は正及び負の両極性の信号ピークの検出が考え
られる。正の信号ピークだけを検出する場合は、回路は
１個の信号経路を具えるだけでよい。負の信号のピーク
だけを検出する場合は、ピーク検出器の前に反転要素を
置き、この場合も正の極性を有する信号ピークをピーク
検出器が検出するようにする。
しかし、正の極性を有する信号ピークと負の極性を有す
る信号ピークの両方を検出するようにする方が望まし
い。パルス状の雑音は時として正の極性を有する信号ピ
ークから検出され、時として負の極性を有する信号ピー
クから検出される。その改正の極性を有する信号ピーク
と負の極性を有する信号ピークの両方を考えれば、一層
満足のゆくパルス状の雑音の検出が得られる。
本発明回路の一つの実施例は唯１個の信号径路を具え、
高域フィルタの出力端子とピーク検出器の入力端子との
間に整流器を接続したことを特徴とする。
負の極性の信号部を整流して正の極性の信号部にするに
は全波製流器が必要である。こうして整流された信号は
次にピーク検出器に供給される。
このような回路のもう一つの実施例は２個の並列に延在
する信号経路と１個の組合せ回路とを具え、一方の信号
チャネル内のピーク検出器をその入力信号内の一方の極
性のピークを検出するように構成し、他方の信号チャネ
ル内のピーク検出器をその入力信号内の他方の極性のピ
ークを検出するように構成し、組合せ回路の第１及び第
２の入力端子を夫々一方の信号径路内の比較器の出力端
子及び他方の信号径路内の比較器の出力端子に結合し、
両方の比較器の出力信号を組合せ、組合せ回路の出力端
子を回路の出力端子に結合したことを特徴とする。この
ようにしても正の極性を有する信号ピークと負の極性を
有する信号ピークとの両方を検出できる。両方の信号径
路内のピーク検出器は第２の信号径路内のピーク検出器
がその入力回路内に付加的な反転要素を含むことを除い
て類似した構造にすることができる。
後に述べた代案は先に述べた実施例よりも好適である。
蓋し一般には後に述べた実施例の方が一層満足のゆくパ
ルス状の雑音の検出を可能にするからである。例えば、
負の信号ピークの平均値が正の信号ピークの平均値より
小さいことがある。この時でも後者の実施例では平均
（負の）ピークレベルのａ倍より大きい負の極性を有す
る信号ピークはパルス状の雑音と考えられる。この信号
ピークの振幅が平均の（正の）ピークレベルのａ倍より
も小さいと、前者の実施例によればこの信号ピークはパ
ルス状の雑音であってもそのように認識されない。
１個の信号径路を具える回路の一実施例は更に比較器の
出力端子と回路の出力端子との間にパルス形成器が入
れ、このパルス形成器に比較器が１個のパルス状の雑音
を検出する度毎に１個のパルスを供給する出力端子を設
けたことを特徴とする。２個の信号経路を具える一実施
例は更に組合せ回路がこの組合せ回路の第１及び第２の
入力端子に結合された第１及び第２の入力端子並びに出
力端子を有する信号組合せユニットと、この信号組合せ
ユニットの出力端子に結合され、比較器の一方が１個の
パルス状雑音を検出する度毎に１個のパルスを供給する
パルス形成器とを具えることを特徴とする。こうすると
パルス状の雑音が検出される度毎にパルスが発生し、こ
れらのパルスを更に制御信号に変換することができる。
本発明回路は更にパルス伸長装置をパルス形成器の出力
端子に結合し、パルス形成器のパルスを所定の最小パル
ス幅迄伸長し、間連パルスと後続パルスの間の時間間隔
が上記最小パルス幅より短い場合だけこれらのパルスを
上記時間間隔に対応する値だけ伸長するように構成した
ことを特徴とする。こうすると、最小パルス幅を有する
パルスが得られるが、このパルス幅は少なくともパルス
状の雑音が生ずる瞬時を時間的にブリッジできる程度に
大きく選ばねばならない。いくつかのパルス状の雑音が
相次いで生ずる場合は、パルス伸長装置により、供給さ
れるパルスのパルス幅を伸長することによりこれの雑音
を一挙に抑圧できる。
パルス伸長装置の出力パルスを更に処理するか否かは就
中雑音を補償する態様に依存する。オランダ国公開特許
願第7712534号に記載されているように、本発明回路は
パルス状の雑音を抑圧する回路で使用できるようにする
ために、パルス伸長装置の出力信号を次に低減フィルタ
に供給することができる。こうすると出力信号としてほ
ぼ上記特許願の第1a図に示したような曲線が得られる。
それ故この出力信号は既知のサプレッサ回路内の雑音抑
圧回路に対する制御信号として役立て得る。
本発明回路のピーク検出器はピーク検出器が第１と第２
信号組合せユニットを具え、ピーク検出器の入力端子
を、場合によっては第１の増幅段を介して、第１及び第
２の信号組合せユニットの両方の第１の入力端子に結合
し、第１の信号組合せユニットの出力端子を絶対値を求
める装置を介して第２の信号組合せユニットの第２の入
力端子に結合し、第２の信号組合せユニットの出力端子
を一方ではピーク検出器の出力端子に結合し、他方では
遅延要素及び、場合によっては、第２の増幅段を介して
第１の信号組合せユニットの第２の入力端子及び第２の
信号組合せユニットの第３の入力端子の両方に結合した
ことを特徴とする。こうすると、正の極性を有するピー
クを検出できるピーク検出器が得られる。この場合、も
し存在すれば、第１の増幅段が反転作用を有すべきであ
る。このピーク検出器は負の極性を有するピークを検出
するために用いることもできる。
本発明回路のパルス形成器はパルス形成器が第１及び第
２の信号組合せユニットを具え、パルス形成器の入力端
子を第１の信号組合せユニットの第１の入力端子に結合
すると共に、遅延要素を介して第２の入力端子に結合
し、第１の信号組合せユニットの出力端子を、場合によ
っては増幅段を介して、一方では第２の信号組合せユニ
ットの第１の入力端子に結合し、他方では、絶対値を求
める装置を介して第２の信号組合せユニットの第２の入
力端子に結合し、第２の信号組合せユニットの出力端子
をパルス形成器の出力端子に結合したことを特徴とす
る。
本発明回路のパルス伸長装置はパルス伸長装置が第１及
び第２の信号組合せユニット並びにリミタを具え、パル
ス伸長装置の入力端子を第１の信号組合せユニットの第
１の入力端子に結合し、第１の信号組合せユニットの出
力端子をリミタ、遅延要素及び割合によっては増幅段を
介してこの信号組合せユニットの第２の入力端子に結合
し、リミタの出力端子を第２の信号組合せユニットの第
１の入力端子に結合し、この第２の信号組合せユニット
の第２の入力端子を一定の信号を供給するのに用い、出
力端子をパルス伸長装置の出力端子に結合したことを特
徴とする。
図面につき本発明を詳細に説明する。各図を通して同じ
ような符号を同じような要素を指す。
第１図はパルス状の雑音を検出し、抑圧する回路を示す
が、これには入力端子１、出力端子２、サプレッサ部３
及びパルス状雑音を検出するための装置４が設けられて
いる。雑音検出装置４の出力端子５をサプレッサ部３の
制御入力端子６に結合し、制御信号をサプレッサ部３に
供給する。オーディオ信号（例えば、ステレオ又はモノ
信号）を入力端子１を介してサプレッサ部３に供給す
る。モノ信号を入力端子１に加える場合は、同じモノ信
号を入力端子７を介して雑音検出装置４に供給する。ス
テレオ信号を入力端子１に加える場合は、例えば、ステ
レオ信号の（左−右）信号を入力端子７に加える。
第１図の回路をラジオ受信機で使用する場合は、たと
ば、中間周波信号を入力端子１に加えると共に入力端子
７にも加える。
サプレッサ部３はオランダ国公開特許願第7712534号に
述べられている原理に従って動作させることができる
が、パルス状の雑音を抑圧即ち補償するために他の補償
方法を用いることもできる。
パルス状の雑音を検出するための装置４の２個の可能な
構造を第２図及び第３図につき説明する。第２図では、
入力端子７を高域フィルタ８を介してピーク検出器10に
結合する。高域フィルタ８のしゃ断周波数は40Hzと1000
Hzとの間にとると好適である。ピーク検出器10の出力端
子は、一方では移動平均値を求める装置11を介して、他
方では遅延装置12を介して比較器15の第１及び第２の入
力端子13及び14に夫々接続する。
フィルタ８の出力信号のピークを検出するためのピーク
検出器10はビルドアップ時間が可成り短く、この間にそ
の出力信号が可成り急速にその入力信号のピーク値を表
わすようになり、減衰時間が可成り長く、その間にピー
クがゆっくりと消滅する。正の極性を有する信号ピーク
だけを検出するためには、符号９を付したブロックを省
くことができる。また同じような検出器10により負の極
性を有する信号ピークだけを検出するためには符号９を
付したブロックを反転要素とし、検出器10に含めること
ができる。しかし、正の極性を有するピークと負の極性
を有するピークとを両方とも検出する方が望ましい。こ
の場合は、符号９を付したブロックを全波整流器とす
る。移動平均値を求める装置11はピーク検出器10の出力
信号の移動平均値を求め、この平均値に対応する出力信
号を出力端子に出すことを意図している。必要とあれ
ば、遅延装置12はピーク検出器10の出力信号を移動平均
値を求める装置11がこの値を求めるのに必要とする時間
だけ遅延させるようにする。比較器15はピーク検出器10
の遅延させられた出力信号を装置11の出力信号と比較
し、ピーク検出器10の出力信号の絶対値がピーク検出器
10の出力信号の移動平均値のａ倍を越える時出力端子16
に出力信号を供給する。この時はａは一定であり、ａ＞
１が成立する。
ａの値の選択はピークを所望の信号の信号ピークと考え
るか又はパルス状の雑音と考えるかの基準を与える。ａ
の値を小さくしすぎると、即ち、ほぼ１に等しくする
と、多数の所望の信号のピークがパルス状の雑音と判定
されてしまう。逆にａの値を大きくしすぎると、多数の
パルス状の雑音が見逃されてしまう。この結果、雑音検
出が最適に行なわれるａの最適値を見つけねばならない
ことになる。ここで述べておかねばならないことは、ピ
ーク検出器の出力信号からスタートする地のパルス状の
雑音を検出するための基準があり得ることである。
比較器15の出力信号は、例えば、第１図のサプレッサ部
３に加えるのに適した制御信号に変えねばならない。こ
の目的で第２図では比較器15の出力端子16をパルス形成
器17、パルス伸長装置18及び低域フィルタ19を介して出
力端子５に結合する。パス形成器17は比較器15で１個の
パルス状の雑音が検出される度毎に１個のパルスを供給
する。パルス伸長装置18はこれらのパルスを所定の最小
パルス幅迄伸長し、間連するパルスと次のパルスの間の
時間間隔が上記最小パルス幅より短い場合はこの時間間
隔に対応する値だけこれらのパルスを長くするようにな
っている。
下記の説明から明らかとなるように、出力端子５にはオ
ランダ国公開特許願第7712534号の第1A図に示すように
制御を行なえる信号が得られる。
第３図は第１図の雑音検出装置４のもう一つの実施例を
示したものである。この場合装置４は２個の並列な信号
経路25及び25′を具、各信号径路25及び25′が夫々ピー
ク検出器10及び10′、移動平均値を求める装置11及び1
1′、遅延装置12及び12′並びに比較器15及び15′を具
える。一方のチャネル25内のピーク検出器10は正の極性
を有するピークを検出するように構成し、他方のチャネ
ル25内のピーク検出器10′は負の極性を有するピークを
検出するように構成する。ピーク検出器10′はピーク検
出器10と同じ態様で作られている。この場合信号径路2
5′内のピーク検出器10′の前段に反転要素を置くか又
は必要とあらばピーク検出器10′内に内蔵させねばなら
ない。この装置４は更に組合せ回路26を具えるが、この
組合せ回路26は夫々比較器15の出力端子16及び16′に結
合された第１及び第２の入力端子27及び27′並びに装置
４の出力端子５に結合される出力端子を有する。
組合せ回路26は信号組合せユニット28を具え、この信号
組合せユニット28の第１及び第２の入力端子が夫々組合
せ回路26の第１及び第２の入力端子27及び27′に結合さ
れている。信号組合せユニット28の出力端子はパルス形
成器17、パルス伸長装置18及び低域フィルタ19を介して
出力端子５に結合する。
第２図及び第３図の装置のディジタル構成を第４図ない
し第９図につき説明する。第10図ないし第14図は第３図
の回路内の種々の点に存在するいくつかの信号の挙動を
時間の関数として示したものである。
第４図は二次の巡回ディジダル フィルタの既知の回路
図であり、これは第２図又は第３図の高域フィルタ８と
して使用できる。Ｑという符号を付したブロックはディ
ジタル システムで広く用いられる量子化器（即ちワー
ド トランケータ）である。Z-1という符号を付したブ
ロックは遅延要素である。増幅器（ディジタル乗算器）
はフィルタ係数C0,C1,C2,d1及びd2を生ずるが、これら
のフィルタ係数は望ましいフィルタの種類に応じて調整
すべきものである。通常帯域での最大リップルが1dBで
あるタイプ１のチェビシェフ フィルタの場合は、これ
らのフィルタ係数は次のようになる。C0＝C2＝0.8786,C
1＝−1.7572,d1＝−1.9713及びd2＝0.9720この場合、最
大の減衰は低い周波数で得られる。
この高域フィルタは入力端子７に供給された信号の直流
電圧分及び低周波分を抑圧すう必要がある。さもないと
これらの直流電圧分及び低周波分が信号の移動平均ピー
ク値を求めるために移動平均値を求める装置11で用いら
れる平均値フィルタの挙動に強く影響する。この高域フ
ィルタ８の出力信号を第10及び第11図にカーブ110で示
す。
第５図は第２図又は第３図のピーク検出器10のディジタ
ル構造を示してたものである。このピーク検出器は正の
極性を有するピークを検出するようになっており、第１
及び第２の信号組合せユニット40及び41を具える。入力
端子42を、場合によっては増幅段39（本例では因子２の
減衰を生ずる）を介して第１及び第２の信号組合せユニ
ット40及び41のそれぞれの第１の入力端子43及び44に結
合する。出力端子45を介して絶対値を求める装置46（こ
こでディジタル数値に符号（ビット）Sbが乗算される）
を介して信号組合せユニット41の第２の入力端子47に結
合する。信号組合せユニット41の出力端子48は、一方で
はピーク検出器の出力端子49に結合し、他方では遅延要
素（Z-1で示したブロック）及び増幅段50を介して信号
組合せユニット41の第３の入力端子51に結合すると共
に、更にインバータ52を介して信号組合せユニット40の
第２の入力端子53に結合する。増幅段50で信号がそれだ
け乗算される値ｐは減衰の程度を求める。サンプリング
周波数が44.1KHzで、ｐの値が0.499の場合、14Hzで−3d
Bを有する一次の低域フィルタで得られるのであろう減
衰に対応する減衰が実現される。
ピーク検出値10′はピーク検出器10と同じ態様で構成す
ることができる。信号径路25′でピーク検出器10′の手
前で行なわねばならない付加的信号反転は、例えば、増
幅段39で、即ち、信号に因子0.5を乗算する代りに因子
−0.5を乗算することにより行なうことができる。
ピーク検出器10の出力信号は第10図及び第11図に111で
示す。（信号反転を施した後の）ピーク検出器10′の出
力信号を第10図にカーブ111′で示す。
第６図は第２図又は第３図の移動平均値を求める装置1
1,遅延装置12及び比較器15のディジタル構成を示したも
のである。信号内のパルスが過度のピークレベル迄生ず
るか否かを求めるために、平均ピークレベルを移動平均
値を求める装置11で決める。この装置111は簡単な一次
の巡回フィルタ59の形態をしており、これは信号組合せ
ユニット60と、遅延要素（ブロックZ-1）及び増幅率ｑ
の増幅段61を具備するフィードバックループとを具え
る。得られた平均値に１より大きい定数ａを乗算する
と、所望の信号か越えてはならないしきい値が得られ
る。この乗算は増幅段62で行なわれるが、この際信号反
転も行なわれる。
もう一つの方法（図示せず）はピーク検出器の出力信号
に１より小さい数1/aを乗算し、移動平均値を求める装
置11の出力信号を直接しきい値として働かせるものであ
る。
定数ａの値は手に入る信号の種類に依存する。一般には
定数ａは1.7と2.5の間に入るように選ぶ。一次の巡回フ
ィルタ59は所定時間だけ信号を遅延させる。一次のフィ
ルタ59がＺ＝0.998（即ち、ｑ＝0.998）に極を有する場
合は、この遅延は直流の場合に約500サンプルであり、1
4Hzでは約250サンプルである。この遅延を補償するため
に、ピーク検出器の出力信号を遅延装置12でほぼ同じ時
間だけ遅延させる。この遅延はクリティカルではないか
ら、約400ないし500サンプル、即ち、ｐ≒400ないし500
に等しく選ぶことができる。
ピーク検出器の出力が選ばれたしきい値（即ち、ピーク
レベルの移動平均値をａ倍したもの）を越えると、比較
器15内の信号組合せユニット63の出力側の出力信号が正
となる。逆にピーク検出器の出力信号がしきい値より小
さいと、信号組合せユニット63の出力側の出力信号が負
になる。パルス状の雑音を検出するためには、信号組合
せユニット63の出力側の出力信号の符号を知らねばなら
ない。この目的で、比較器15にSGNという符号を付した
ブロック64を設ける。増幅段65を加え、出力端子16での
出力信号の振幅を正しく確定し、この信号を後段のパル
ス形成器17（１個の信号通路を有する場合）又は信号組
合せユニット28（２個の信号通路を有する場合）で更に
処理できるようにする。
注意すべきことは平均振幅レベルが変化する程度を考慮
に入れ（異なる方法）、信号のしきい値を越える部分の
信号内容を求めることによりしきい値を一層正確に決定
できることである。こうすると自動的に増倍率ａを発生
する適応形アルゴリズムが得られる。この代りの方法は
ここでこれ以上述べない。移動平均値を求める装置11の
出力信号を第11図のａに112で示し、比較器15の出力信
号を第11図のｂに113で示す。
移動平均値を求める装置11′、遅延装置12′及び比較器
15′を第６図に示したのと同じ態様で構成し、信号径路
25′内の関連する点にも第11図に示したのと類似する信
号が存在するようにすることは当然である。
第７図は第３図の信号組合せユニット28及びパルス形成
器17のディジタル構成を示したものである。信号組合せ
ユニット28は加算回路から成り、ここで２個の比較器15
及び15′の出力信号（即ち、実効的には符号ビットだ
け）を加え合せる。パルス形成器17は第１及び第２の信
号組合せユニット70及び71を具える。パルス形成器17の
入力端子72は一方では第１の信号組合せユニット70の第
１の入力端子73に結合し、他方では遅延要素（ブロック
Z-1）及び反転要素75を介して第２の入力端子74に結合
する。信号組合せユニット70は遅延要素Z-1及び反転要
素75と共に微分器69を構成する。信号組合せユニット70
の出力端子76を増幅段77を介して一方では信号組合せユ
ニット71の第１の入力端子78に直接結合し他方では絶対
値を求める装置79（ここで、ディジタル数に符号（ビッ
ト）Sbが乗算される）を介して第２の入力端子80に結合
する。最后にこの信号組合せユニットの出力端子81を反
転要素82を介して出力端子83に結合する。絶対値を求め
る装置79は信号組合せユニット71と共に半波整流器84を
構成する。
比較器15及び15′の出力信号はパルス幅がパルス状の雑
音のピークレベルの高さに依存し、それと共に変わるパ
ルスを呈する（ピークレベルが高い程、ピーク検出器の
出力信号は長い間しきい値を越える）。
１個のパルス状の雑音が検出される度に１個の標準パル
スを作るためにパルス形成器17を用いるのである。信号
組合せユニット28の出力信号を（微分器69）で微分し、
半波整流器84で整流すると出力端子83に正の極性であれ
負の極性でれ信号がしきい値を越える瞬時の位置を示す
パルスが得られる。
第12図のａは信号組合せユニット28の出力信号を示し、
第12図のｂは増幅段77の出力側の信号を示し、第12図の
Ｃはパルス形成器の出力端子83での出力信号を示す。
第７図のパルス形成器17は第２図の回路で使用すること
もできる。この時は信号組合せユニット28及び入力端子
27′が省かれる。第７図のパルス形成器17を第２図の回
路で用いると第12図の信号は僅かに異なってくる。
第12図のｃのパルスは所定の最小パルス幅を有する対応
するパルスを発生させるのに使用できる。これはパルス
伸長装置18で行なわれるが、第８図はそのディジタル構
成を示したものである。
上記最小パルス幅より短い時間間隔だけ離れている２個
のパルスを入力端子85に加えると、第８図の回路はこの
２個のパルス間の時間だけパルス幅を大きくする。十分
長い時間間隔をとり、この時間間隔内にパルス状の雑音
が入り且つ抑圧されるようにするためには最小パルス幅
を有するパルスを発生させねばならない。２個のパルス
状の雑音がすぐ続いて生ずる場合は、パルスの幅を拡げ
ることにより同じく伸長された間隔内でこれらの２個の
パルス状の雑音を抑圧できる。
第８図ではパルス伸長装置の入力端子85を第１の信号組
合せユニット87の第１の入力端子86に結合する。この信
号組合せユニット87の出力端子88を量子化器89（これは
リミタとしても働く）を介して、一方では第２の信号組
合せユニット91の第１の入力端子90に結合し、他方では
遅延要素（ブロックZ-1）及び増幅段92（ここで信号に
因子ｒが乗算される）を介して第１の信号組合せユニッ
ト87の第２の入力端子93に結合する。
第８図の回路の入力端子85に最大の負のサンプル値に対
応する値を有するパルス（第12図のｃのパルス）が現わ
れると、遅延要素（Z-1）の出力はこの最大の負の値か
らゼロ迄増大する。而してこの増大の速度は値ｒにより
決まるが、これは本例では0.986である。
信号組合せユニット91ではフルスケールの値の半分に対
応する一定数が第２の入力端子94から入力信号（即ち、
量子化器89の出力信号）に加えられるため、信号組合せ
ユニット91の出力側の信号は「負のフルスケールの半
分」と「正のフルスケールの半分」との間で変わる。SG
Nという符号を付したブロックで信号の符号を選ぶと、
信号組合せユニット91の出力信号が正である限り出力端
子95に値「正のフルスケール」を有する信号が現われ、
信号組合せユニット91の出力信号が負である時間間隔中
この出力端子95に値「負のフルスケール」を有する信号
が現われる。係数ｒは出力端子95での最小パルス幅が、
例えば、64サンプルの長さを有するように選ぶ。
遅延要素Z-1の内容がゼロになる前に第２のパルスが入
力端子85に生ずると、この第２のパルスの値が遅延要素
の内容に加えられる。量子化器89は遅延要素Z-1に蓄わ
えられているサンプルの値を「負のフルスケール」に制
限する。また信号組合せユニット91の出力信号がゼロを
通過する前にこの第２のパルスが生ずると、出力端子95
でのパルスの長さが正確に入力端子85における２個のパ
ルス間の時間間隔だけ伸長される。そしてこの時間間隔
が前述した64サンプルより大きいと、２個の分離された
パルスが出力端子に現われる。
ブロックSGNの出力信号を増幅段96で２で除算し、次い
で信号組合せユニット97でこれに「ハーフスケール値」
を加える時は、第13図に120で示したような信号が得ら
れる。次にこの信号を第９図の低域フィルタに加える
と、その出力端子に第13図の信号121が得られる。この
信号は第１図のサプレッサ部３の増幅率を値１から漸次
ゼロにし、それから再び値１に戻すように制御する際の
制御信号として使える。
第９図は低域フィルタ19のディジタル構成を示す。これ
はガウス形の低域フィルタ特性を有する二次の巡回フィ
ルタの形態をしている。このフィルタの係数は下記の通
りである。
V0＝0.0273,X1＝1.7354,X2＝−0.7637,W0＝0.022,y1＝
1.711,y2＝0.7334 第10図は時間の関数として信号110を示すが、これは第
２図又は第３図の高域フィルタ８の出力側に存在するも
のである。信号111及び111′は夫々ピーク検出器10及び
10′の出力側の出力信号を示したものである。信号11
1′は現実には、第５図の説明で述べたように、ピーク
検出器10′の反転された出力信号である。これらの信号
はピーク検出器の特性と挙動を明示している。即ち、出
力信号のビルドアップ時間が相対的に短く、迅速にピー
クに達し、減衰時間が相対的に長く、従ってピークが生
じた後かなりゆっくりと信号が減衰してゆく。また明ら
かに、振幅が大きいピークが生じた後はピーク検出器が
振幅が小さい次のピークに感心しない。
第11図のａには再び高域フィルタ８の出力信号110及び
ピーク検出器10の出力信号111が示されている。符号112
は移動平均値を求める装置11の出力信号を示す。第11図
のｂの符号113は比較器15の出力信号を示したものであ
る。ピーク検出器10の出力信号が移動平均値を求める装
置11の出力信号のａ倍より小さい限り、比較器15の出力
信号は負であり、−0.5に等しい。これは「フルスケー
ル」の負の値の半分である。ピーク検出器10の出力信号
が移動平均値を求める装置11の出力信号のａ倍より大き
い場合は、比較器15の出力信号は正であり、＋0.5に等
しい。これは「フル スケール」の正の値の半分であ
る。
第３図の信号径路25′で負の極性を有するピークを検出
することについても類似した考察があてはまる。この場
合も、比較器15′の出力信号は、ピーク検出器10′の出
力信号（の絶対値）が装置11′の出力信号（の絶対値）
より小さいか大きいかにより夫々負及び正になる。
第12図のａは第３図の信号組合せユニット28の出力信号
の一例を示す。最初信号は値「−１」、即ち、「フル
スケール」の負の値を有する。これは、比較器15及び1
5′の出力が両方とも負であることを意味する。次に２
個の出力端子16及び16′の一方が正となったため第12図
のａの信号は「０」に等しくなる。第11図のａに示した
ような信号の場合、これは負の極性を有する大振幅のピ
ークをパルス状の雑音として検出することにより達成で
きる。次に、第12図のａの信号は「＋１」、即ち、「フ
ルスケール」の正の値になるが、これは両方の出力端子
16及び16′が正となるためである。第11図のａの信号の
場合は、負の極性を有する大振幅のピークにすぐ続く正
の極性を有する大振幅のピークをパルス状の雑音として
検出する。
第12図のａの信号が「＋１」から「０」へ、次いで
「０」から「−１」へ下がるのは比較器15及び15′の出
力端子16及び16′でパルスが立下り縁を有するためであ
る。第12図のｂは第７図の増幅段77の出力信号である。
この目的で第12図のａの信号を第７図の微分器69で微分
し、増幅段77で２により除算する。第12図のａの信号の
立上り縁、従って振幅が「フル スケール」の半分に等
しい第12図のｂの信号内のパルスによるパルス状の雑音
の検出の瞬時を示す。第７図の半波整流器84で第12図の
ｂの信号を半波整流し、反転要素82で信号反転をした
後、第12図のｃの信号が出力端子83に得られる。
第13図は120で第８図のパルス伸長装置の出力端子95で
の信号を示し、121で第２図又は第３図の出力端子５で
の制御信号を示す。この制御信号の形は第１図のサプレ
ッサ部３の振幅特性が時間と共にどのように変化するか
を示す。
第14図は最后にこのサプレッサ部の動作を示す。第14図
のａでは、122が第１図の入力端子１に加えられる入力
信号を示す。第14図のｂは123でサプレッサ部の出力端
子２でこの出力信号を示す。明らかに信号122内のパル
ス状の雑音が抑圧されている。勿論サプレッサ部３は遅
延要素を含み、これが入力端子１に加えられた信号を装
置４がパルス状の雑音を検出するのに要する時間に亘っ
て遅延させねばならない。
注意すべきことは本発明は図面につき説明した実施例に
限定されるものではないことである。本発明は本発明が
基礎を置く着想に無関係な点で図示した実施例と異なる
パルス状の雑音を検出するための回路でも用いることが
できる。例えば、第３図の回路にもう一つの組合せ回路
26を設け、異なる種類の制御信号を得ることができる。
また、第２図又は第３図の回路を異なる態様でパルス状
の雑音を補償する回路で用いることができる。また類似
の部品により種々の回路を構成することもできる。
【図面の簡単な説明】
第１図はパルス状の雑音を抑圧する回路のブロック図、 第２図は１個の信号径路を有するパルス状の雑音を検出
する回路のブロック図、 第３図は２個の信号径路を有するパルス状の雑音を検出
する回路のブロック図、 第４図は高域フィルタの構成を示すブロック図、 第５図はピーク検出器の構成を示すブロック図、 第６図は移動平均値を求める装置、遅延装置及び比較器
を具える回路の構成を示すブロック図、 第７図は第３図の組合せ回路の信号組合せユニット及び
パルス形成器の構成を示すブロック図、 第８図はパルス伸長装置の構成を示すブロック図、 第９図は低域フィルタの構成を示すブロック図、 第10図ないし第14図は第３図ないし第８図の実施例での
或る信号の挙動を時間の関数として示す説明図である。 １……入力端子、２……出力端子 ３……サプレッサ部、４……パルス状雑音検出装置 ５……出力端子、６……制御入力端子 ７……入力端子、８……高域フィルタ ９……種々のものとするブロック 10……ピーク検出器 11……移動平均値を求める装置 12……遅延装置、13……第１の入力端子 14……第２の入力端子、15……比較器 16……出力端子、17……パルス形成器 18……パルス伸長装置、19……低域フィルタ 25,25′……信号径路、26……組合せ回路 27,27′……入力端子、28……信号組合せユニット 39……増幅段 40……第１の信号組合せユニット 41……第２の信号組合せユニット 42……入力端子、43,44……第１の入力端子 45……出力端子、46……絶対値を求める装置 47……第２の入力端子、48……出力端子 49……出力端子、50……増幅段 51……第３の入力端子、52……インバータ 53……第２の入力端子、59……巡回フィルタ 60……信号組合せユニット 61……増幅段、62……増幅段 63……信号組合せユニット 64……符号検出器、65……増幅段 69……微分器 70……第１の信号組合せユニット 71……第２の信号組合せユニット 72……入力端子、73……第１の入力端子 74……第２の入力端子、75……反転要素 76……出力端子、77……増幅段 78……第１の入力端子、79……絶対値を求める装置 80……第２の入力端子、81……出力端子 82……反転要素、83……出力端子 84……半波整流器、85……入力端子 86……第１の入力端子 87……第１の信号組合せユニット 88……出力端子、89……量子化器 90……第１の入力端子 91……第２の信号組合せユニット 92……増幅段、93……第２の入力端子（87） 94……第２の入力端子（91） 95……出力端子、96……増幅段 97……信号組合せユニット
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｂ 1/10 Ｂ

Claims (12)

    【特許請求の範囲】
  1. 【請求項１】電気信号中のパルス状の雑音を検出するた
    めに、 雑音検出されるべき電気信号を受け取る入力端子と、 入力端子に結合した高域フィルタと、 出力信号を発生する出力端子とを具えるパルス状雑音検
    出回路において、 少なくとも１個の信号経路を具え、この信号経路が 入力部が前記高域フィルタの出力部に結合され、比較的
    短いビィルドアップ時間を有し供給される信号中のピー
    ク値を表わすと共に比較的に長い減衰時間を有し比較的
    ゆっくり減衰する出力信号を発生するように構成したピ
    ーク検出器と、 入力端子が前記ピーク検出器の出力端子に結合され、ピ
    ーク検出器の出力信号の移動平均値を求め、この移動平
    均値を表わす出力信号を発生する平均値決定回路と、 第１及び第２の入力端子が前記平均値決定回路の出力端
    子及び前記ピーク検出器の出力端子にそれぞれ結合さ
    れ、ピーク検出器の出力信号を平均値決定回路の出力信
    号と比較し、ａをａ＞１が成立する定数として場合、前
    記ピーク検出器の出力信号の絶対値がピーク検出器の出
    力信号の移動平均値の絶対値のａ倍を越える場合に出力
    信号を発生するように構成した比較器とを具えることを
    特徴とするパルス状雑音検出回路。
  2. 【請求項２】前記高域フィルタが40Hzと1000Hzとの間の
    しゃ断周波数を有し、及び／又は前記ピーク検出器と前
    記比較器の第２の入力端子との間に遅延装置を結合した
    ことを特徴とする特許請求の範囲第１項に記載のパルス
    状雑音検出回路。
  3. 【請求項３】唯１個の信号経路を具え、前記高域フィル
    タの出力端子とピーク検出器の入力端子との間に整流器
    を接続したことを特徴とする特許請求の範囲第１項又は
    第２項に記載のパルス状雑音検出回路。
  4. 【請求項４】前記比較器の出力端子と前記回路の出力端
    子との間にパルス形成器を結合し、このパルス形成器
    と、前記比較器がパルス状の雑音を検出する毎にパルス
    を発生する出力端子を設けたことを特徴とする特許請求
    の範囲第１項から第３項までのいずれか一項に記載のパ
    ルス状雑音検出回路。
  5. 【請求項５】２個の並列に延在する信号経路と１個の組
    合せ回路とを具え、一方の信号経路内のピーク検出器を
    入力信号中の一方の極性のピークを検出するように構成
    し、他方の信号経路内のピーク検出器を入力信号中の他
    方の極性のピークを検出するように構成し、前記組合せ
    回路の第１及び第２の入力端子を一方の信号経路内の比
    較器の出力端子及び他方の信号経路内の比較器の出力端
    子にそれぞれ結合し、両方の比較器の出力信号を組合
    せ、組合せ回路の出力端子を前記回路の出力端子に結合
    したことを特徴とする特許請求の範囲第１項又は第２項
    に記載のパルス状雑音検出回路。
  6. 【請求項６】前記組合せ回路が、この組合せ回路の第１
    及び第２の入力端子に結合された第１及び第２の入力端
    子並びに出力端子を有する信号組合せユニットと、この
    信号組合せユニットの出力端子に結合され、一方の比較
    器が１個のパルス状雑音を検出する度毎に１個のパルス
    を発生するパルス形成器とを具えることを特徴とする特
    許請求の範囲第５項に記載のパルス状雑音検出回路。
  7. 【請求項７】パルス伸長装置を前記パルス形成器の出力
    端子に結合し、パルス形成器からのパルスを所定の最小
    パルス幅に伸長し、関連パルスと後続パルスの間の時間
    間隔が上記最小パルス幅より短い場合だけこれらのパル
    スを上記時間間隔に対応する値だけ伸長するように構成
    したことを特徴とする特許請求の範囲第４項又は第６項
    に記載のパルス状雑音検出回路。
  8. 【請求項８】前記パルス伸長装置の出力端子に低域フィ
    ルタを結合したことを特徴とする特許請求の範囲第７項
    記載のパルス状雑音検出回路。
  9. 【請求項９】前記ピーク検出器が第１及び第２の信号組
    合せユニットを具え、ピーク検出器の入力端子を、第１
    の増幅段を介して前記第１及び第２の信号組合せユニッ
    トの両方の第１の入力端子に結合し、第１の信号組合せ
    ユニットの出力端子を絶対値決定装置を介して第２の信
    号組合せユニットの第２の入力端子に結合し、第２の信
    号組合せユニットの出力端子を前記ピーク検出器の出力
    端子に結合すると共に遅延素子及び、場合によっては、
    第２の増幅段を介して前記第１の信号組合せユニットの
    第２の入力端子及び第２の信号組合せユニットの第３の
    入力端子の両方に結合したことを特徴とする特許請求の
    範囲第１項から第９項までのいずれか一項に記載のパル
    ス状雑音検出回路。
  10. 【請求項１０】前記パルス形成器が第１及び第２の信号
    組合せユニットを具え、このパルス形成器の入力端子を
    第１の信号組合せユニットの第１の入力端子に結合する
    と共に、遅延素子を介して第２の入力端子に結合し、第
    １の信号組合せユニットの出力端子を、場合によっては
    増幅段を介して、第２の信号組合せユニットの第１の入
    力端子に結合すると共に絶対値決定装置を介して第２の
    信号組合せユニットの第２の入力端子に結合し、第２の
    信号組合せユニットの出力端子をパルス形成器の出力端
    子に結合したことを特徴とする特許請求の範囲第４項、
    第６項、第７項又は第８項に記載のパルス状雑音検出回
    路。
  11. 【請求項１１】前記パルス伸長装置が第１及び第２の信
    号組合せユニット並びにリミタを具え、このパルス伸長
    装置の入力端子を第１の信号組合せユニットの第１の入
    力端子に結合し、第１の信号組合せユニットの出力端子
    をリミタ、遅延素子及び場合によっては増幅段を介して
    この信号組合せユニットの第２の入力端子に結合し、前
    記リミタの出力端子を第２の信号組合せユニットの第１
    の入力端子に結合し、この第２の信号組合せユニットの
    第２の入力端子を一定の信号を供給するのに用い、この
    第２の信号組合せユニットの出力端子をパルス伸長装置
    の出力端子に結合したことを特徴とする特許請求の範囲
    第７項記載のパルス状雑音検出回路。
  12. 【請求項１２】雑音検出されるべき電気信号を受信する
    入力端子と、出力信号を発生する出力端子と、これら入
    力端子と出力端子との間に接続され、制御信号を受信す
    る制御入力部を有する抑制段と、この抑制段の制御入力
    部に結合したパルス状雑音検出回路とを具え、 前記パルス状雑音検出回路が、前記入力端子に結合した
    高域フィルタと、少なくとも１個の信号経路を具え、こ
    の信号経路が、 入力部が前記高域フィルタの出力部に結合され、比較的
    短いビィルドアップ時間を有し供給される信号中のピー
    ク値を表わすと共に比較的に長い減衰時間を有し比較的
    ゆっくり減衰する出力信号を発生するように構成したピ
    ーク検出器と、 入力端子が前記ピーク検出器の出力端子に結合され、ピ
    ーク検出器の出力信号の移動平均値を求め、この移動平
    均値を表わす出力信号を出力端子に供給する平均値決定
    回路と、 第１及び第２の入力端子が前記平均値決定回路の出力端
    子及び前記ピーク検出器の出力端子にそれぞれ結合さ
    れ、ピーク検出器の出力信号を平均値決定回路の出力信
    号と比較し、ａをａ＞１が成立する定数とした場合、前
    記ピーク検出器の出力信号の絶対値がピーク検出器の出
    力信号の移動平均値の絶対値のａ倍を越える場合に出力
    信号を出力端子に供給するように構成した比較器とを具
    えることを特徴とするパルス状雑音検出兼抑制回路。
JP60161317A 1984-07-23 1985-07-23 パルス状雑音検出回路及びそれを具えるパルス状雑音抑圧回路 Expired - Lifetime JPH07105692B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
NL8402322A NL8402322A (nl) 1984-07-23 1984-07-23 Inrichting voor het detekteren van impulsachtige storingen, en een inrichting voor het onderdrukken van impulsachtige storingen voorzien van een inrichting voor het detekteren van impulsachtige storingen.
NL8402322 1984-07-23

Publications (2)

Publication Number Publication Date
JPS6139717A JPS6139717A (ja) 1986-02-25
JPH07105692B2 true JPH07105692B2 (ja) 1995-11-13

Family

ID=19844256

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60161317A Expired - Lifetime JPH07105692B2 (ja) 1984-07-23 1985-07-23 パルス状雑音検出回路及びそれを具えるパルス状雑音抑圧回路

Country Status (7)

Country Link
US (1) US4736163A (ja)
JP (1) JPH07105692B2 (ja)
KR (1) KR930007298B1 (ja)
DE (1) DE3525472C2 (ja)
FR (1) FR2568014B1 (ja)
GB (1) GB2162408B (ja)
NL (1) NL8402322A (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2621433B1 (fr) * 1987-10-06 1989-12-08 Thomson Semiconducteurs Procede de dilatation d'un signal analogique et dispositif pour la mise en oeuvre du procede
US4864167A (en) * 1988-08-01 1989-09-05 Tektronix, Inc. Dual function peak metering circuit
JPH0298493U (ja) * 1989-01-25 1990-08-06
KR960006112Y1 (ko) * 1991-04-30 1996-07-20 강진구 잡음제거회로
TW237587B (ja) * 1993-03-19 1995-01-01 Philips Electronics Nv
TW427051B (en) 1998-01-15 2001-03-21 Koninkl Philips Electronics Nv Peak detection apparatus
GB2348783B (en) * 1999-04-07 2004-01-14 British Broadcasting Corp Improvements relating to OFDM receivers
US6259239B1 (en) * 2000-02-23 2001-07-10 Tyco Electronics Logistics Ag Circuit and method for conditioning an average AC signal for use with a controller adapted to receive peak input signals
GB0020071D0 (en) * 2000-08-16 2000-10-04 Mitel Semiconductor Ltd Tuner
DE10116358A1 (de) 2001-04-02 2002-11-07 Micronas Gmbh Vorrichtung und Verfahren zur Erfassung und Unterdrückung von Störungen
DE10126830B4 (de) * 2001-06-01 2005-11-17 Rohde & Schwarz Gmbh & Co. Kg Bewertungsgleichrichter für Pulsstörungen
US7061995B2 (en) * 2001-10-31 2006-06-13 Intel Corporation Apparatus and method to generate an adaptive slicer threshold for binary data
DE10257841B4 (de) * 2002-12-11 2012-01-26 Robert Bosch Gmbh Elektrische Schaltung zur Verarbeitung eines von einem Sensor erzeugten potentialfreien Signals
AU2002354295A1 (en) * 2002-12-24 2004-07-22 Pirelli And C. S.P.A. Radio base station receiver having digital filtering and reduced sampling frequency
US7170958B2 (en) * 2003-03-12 2007-01-30 Renesas Technology America, Inc. Method and apparatus for adaptive equalization of high speed data communications
US7760825B2 (en) * 2004-02-19 2010-07-20 Stmicroelectronics S.A. Device and method for suppressing pulse interferences in a signal
DE102004048004A1 (de) * 2004-10-01 2006-04-06 Rohde & Schwarz Gmbh & Co. Kg Bewertungsgleichrichter für Pulsstörungen
CN1988394B (zh) * 2005-12-20 2010-12-01 凌阳科技股份有限公司 抑制突发噪声的方法与装置
DE102010004872A1 (de) 2010-01-18 2011-07-21 Braun, Stephan Maximilian, 82380 Anordnung zur Pulsbewertung gegenüber digitalen Diensten
DE102012012365A1 (de) * 2012-06-21 2013-12-24 Rohde & Schwarz Gmbh & Co. Kg Pegel-Rauschsperre mit hoher Immunität gegenüber Pulsstörungen

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL253925A (ja) * 1959-07-17
NL145420B (nl) * 1969-10-25 1975-03-17 Philips Nv Schakeling voor het onderdrukken van storingen in een fm radio-ontvanger.
US3588705A (en) * 1969-11-12 1971-06-28 Nasa Frequency-modulation demodulator threshold extension device
US3678416A (en) * 1971-07-26 1972-07-18 Richard S Burwen Dynamic noise filter having means for varying cutoff point
DE2351146C3 (de) * 1973-10-11 1978-05-03 Standard Elektrik Lorenz Ag, 7000 Stuttgart Rauschsperre für einen Funkempfänger
US4358738A (en) * 1976-06-07 1982-11-09 Kahn Leonard R Signal presence determination method for use in a contaminated medium
US4156202A (en) * 1976-06-28 1979-05-22 Victor Company Of Japan, Ltd. Impulsive noise reducing system
US4175256A (en) * 1976-07-30 1979-11-20 Motorola, Inc. Dynamic threshold tone detector
GB1564547A (en) * 1976-12-03 1980-04-10 Sacks J Noise reduction system
JPS5374817A (en) * 1976-12-15 1978-07-03 Nec Corp Impulse-type moise eliminating device
US4151471A (en) * 1977-11-04 1979-04-24 Burns Richard C System for reducing noise transients
NL7712534A (nl) * 1977-11-15 1979-05-17 Philips Nv Schakeling voor het onderdrukken van storingen tengevolge van krassen in een grammofoonplaat.
JPS54126061A (en) * 1978-02-16 1979-09-29 Nakamichi Kenkyusho Divider circuit
DD148427A1 (de) * 1979-12-27 1981-05-20 Manfred Werneburg Anordnung zur stoerunterdrueckung in fm-empfangsanlagen
JPS5780826A (en) * 1980-11-08 1982-05-20 Mitsubishi Electric Corp Waveform shaping circuit
US4575683A (en) * 1985-04-10 1986-03-11 Harris Corporation Apparatus and method for removing an offset signal

Also Published As

Publication number Publication date
DE3525472C2 (de) 1998-08-06
KR860001638A (ko) 1986-03-20
US4736163A (en) 1988-04-05
FR2568014B1 (fr) 1991-03-15
GB8518331D0 (en) 1985-08-29
NL8402322A (nl) 1986-02-17
GB2162408B (en) 1987-10-14
DE3525472A1 (de) 1986-01-30
GB2162408A (en) 1986-01-29
FR2568014A1 (fr) 1986-01-24
JPS6139717A (ja) 1986-02-25
KR930007298B1 (ko) 1993-08-04

Similar Documents

Publication Publication Date Title
JPH07105692B2 (ja) パルス状雑音検出回路及びそれを具えるパルス状雑音抑圧回路
EP0066110B1 (en) Noise removing apparatus in an fm receiver
WO2004036552A1 (en) Noise reduction in subbanded speech signals
JP2004511153A (ja) 入力トランスデューサの適応整合を有する補聴器
US5572593A (en) Method and apparatus for detecting and extending temporal gaps in speech signal and appliances using the same
US4164626A (en) Pitch detector and method thereof
US20040252853A1 (en) Oscillation suppression
US20040246862A1 (en) Method and apparatus for signal discrimination
JPH0739000A (ja) 任意の方向からの音波の選択的抽出法
US7460674B2 (en) Audio effector circuit
JPH0590899A (ja) デイジタル音声信号の周波数応答に作用する回路装置
JPH06289897A (ja) 音声信号処理装置
JPH01146413A (ja) 音響信号処理回路
JP3037002B2 (ja) 信号処理装置
EP0720359B1 (en) Method and Apparatus for image enhancement
JP2000022473A (ja) 音声処理装置
EP1653445A1 (en) Periodic signal enhancement system
JP2708153B2 (ja) 受信機
JPH01149508A (ja) 音響信号処理回路
JP2000022469A (ja) 音声処理装置
JP2989219B2 (ja) 音声区間検出方式
KR970002195B1 (ko) 디지탈기기의 음소거장치 및 음소거 제어방법
JP2786643B2 (ja) ハウリング防止装置
JP3285178B2 (ja) 音信号立ち上がり検出方法
JPH0646467A (ja) 帯域内信号伝送装置用信号検出装置