JPH0585924B2 - - Google Patents
Info
- Publication number
- JPH0585924B2 JPH0585924B2 JP60085988A JP8598885A JPH0585924B2 JP H0585924 B2 JPH0585924 B2 JP H0585924B2 JP 60085988 A JP60085988 A JP 60085988A JP 8598885 A JP8598885 A JP 8598885A JP H0585924 B2 JPH0585924 B2 JP H0585924B2
- Authority
- JP
- Japan
- Prior art keywords
- value
- square root
- circuit
- operand
- reciprocal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 claims description 20
- 238000010586 diagram Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 101100087530 Caenorhabditis elegans rom-1 gene Proteins 0.000 description 2
- 101001106432 Homo sapiens Rod outer segment membrane protein 1 Proteins 0.000 description 2
- 101100305983 Mus musculus Rom1 gene Proteins 0.000 description 2
- 102100021424 Rod outer segment membrane protein 1 Human genes 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/02—Digital function generators
- G06F1/03—Digital function generators working, at least partly, by table look-up
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/52—Multiplying; Dividing
- G06F7/535—Dividing only
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2101/00—Indexing scheme relating to the type of digital function generated
- G06F2101/08—Powers or roots
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2101/00—Indexing scheme relating to the type of digital function generated
- G06F2101/12—Reciprocal functions
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Computing Systems (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は演算装置、特に除算および平方根演算
を数値テーブルを用いて求める演算装置に関す
る。
を数値テーブルを用いて求める演算装置に関す
る。
〔発明の技術的背景〕
一般に計算機における除算処理は、被除数に対
して除数を１桁ずつシフトしながら減算を繰返し
て商を求める方式が採用されている。しかしなが
ら近年乗算器の高速化にともない、演算速度を改
善する目的で、除数の逆数を数値テーブルから引
いてきて、被除数にこの逆数を乗じて商を得る方
式も採られている。この場合、除数の有効数字が
多くなると、逆数の数値テーブルは莫大なものと
なつてしまうため、通常は除数の上位数桁に対し
ての逆数のみを数値テーブルとしておき、この数
値テーブルから引いてきた数値を初期値として所
定の演算を繰返し、除数の逆数を必要な精度まで
近似値として求める方法が採られる。
して除数を１桁ずつシフトしながら減算を繰返し
て商を求める方式が採用されている。しかしなが
ら近年乗算器の高速化にともない、演算速度を改
善する目的で、除数の逆数を数値テーブルから引
いてきて、被除数にこの逆数を乗じて商を得る方
式も採られている。この場合、除数の有効数字が
多くなると、逆数の数値テーブルは莫大なものと
なつてしまうため、通常は除数の上位数桁に対し
ての逆数のみを数値テーブルとしておき、この数
値テーブルから引いてきた数値を初期値として所
定の演算を繰返し、除数の逆数を必要な精度まで
近似値として求める方法が採られる。
一方、平方根を求める演算にも同様の方式が試
みられている。即ち、平方根の逆数を上位数桁に
ついてのみ数値テーブルとしておき、これを初期
値として所定の演算を繰返し、平方根の逆数を必
要な精度まで近似値として求め、これと平方根を
求めるべき被演算数とと乗じて平方根を求めるの
である。
みられている。即ち、平方根の逆数を上位数桁に
ついてのみ数値テーブルとしておき、これを初期
値として所定の演算を繰返し、平方根の逆数を必
要な精度まで近似値として求め、これと平方根を
求めるべき被演算数とと乗じて平方根を求めるの
である。
以上の具体的方法については、例えば米国ワイ
テツク（Weitek）社のApplication Note
「Performing Floating Point Division with
the WTL1032／1033」に詳述されている。ここ
では演算の原理について簡単に述べておくことに
する。まず逆数の初期値（１／Ａ）0から逆数１／
Ａを所定の精度まで求めるには、ニユートン法に
よつて式(1)のような漸化式を用いる。
テツク（Weitek）社のApplication Note
「Performing Floating Point Division with
the WTL1032／1033」に詳述されている。ここ
では演算の原理について簡単に述べておくことに
する。まず逆数の初期値（１／Ａ）0から逆数１／
Ａを所定の精度まで求めるには、ニユートン法に
よつて式(1)のような漸化式を用いる。
（１／Ａ）o+1＝（１／Ａ）o
×（２−Ａ×（１／Ａ）o） …(1)
式(1)において、（１／Ａ）oの初期値として
（１／Ａ）0を用い、所定の回数演算を繰返せばよ
い。また、平方根の逆数の初期値（１／√Ａ）0か
ら平方根の逆数１／√Ａを所定の精度まで求める
には、ニユートン法によつて式(2)のような漸化式
を用いる。
（１／Ａ）0を用い、所定の回数演算を繰返せばよ
い。また、平方根の逆数の初期値（１／√Ａ）0か
ら平方根の逆数１／√Ａを所定の精度まで求める
には、ニユートン法によつて式(2)のような漸化式
を用いる。
（１／√Ａ）o+1＝0.5×（１／√Ａ）o
×（３−Ａ×（（１／√Ａ）o 2） …(2)
式(2)において、（１／√Ａ）oの初期値として
（１／√Ａ）0を用い、所定の回数演算を繰返せば
よい。
（１／√Ａ）0を用い、所定の回数演算を繰返せば
よい。
第４図は上述の方法によつてＢ／Ａなる除算を
行う場合の流れ図である。ここで除数Ａの上位ｍ
桁についての逆数がROMに初期値（１／Ａ）0と
して記憶されているものとする。まず除数Ａを受
入れＳ１、この上位ｍ桁をアドレスとして用いて
ROMを参照しＳ２、（１／Ａ）0を初期値として
ROを読込む。ここでカウンタＣを０としＳ４、
漸化式(1)に基づく演算を行いＳ５、カウンタＣを
１だけ増加させＳ６、同じ動作を所定の回転Ｎだ
け繰返すＳ７，Ｓ８。最後に被除数Ｂを受入れＳ
９、所定の精度をもつたＡの逆数Ｒ１と被除数Ｂ
との積を求め、これを商ＱとするＳ１０。
行う場合の流れ図である。ここで除数Ａの上位ｍ
桁についての逆数がROMに初期値（１／Ａ）0と
して記憶されているものとする。まず除数Ａを受
入れＳ１、この上位ｍ桁をアドレスとして用いて
ROMを参照しＳ２、（１／Ａ）0を初期値として
ROを読込む。ここでカウンタＣを０としＳ４、
漸化式(1)に基づく演算を行いＳ５、カウンタＣを
１だけ増加させＳ６、同じ動作を所定の回転Ｎだ
け繰返すＳ７，Ｓ８。最後に被除数Ｂを受入れＳ
９、所定の精度をもつたＡの逆数Ｒ１と被除数Ｂ
との積を求め、これを商ＱとするＳ１０。
第５図は同様に√Ａを求める平方根演算を行う
場合の流れ図である。ここで被演算数Ａの上位ｍ
桁についての平方根の逆数がROMに初期値
（１／√Ａ）0として記憶されているものとする。
まず被演算数Ａを受入れＳ１１、この上位ｍ桁を
アドレスとして用いてROMを参照しＳ１２、
（１／√Ａ）0を初期値としてROに読込む。ここで
カウンタＣを０としＳ１４、漸化式(2)に基づく演
算を行いＳ１５、カウンタＣを１だけ増加させＳ
１６、同じ動作を所定の回数Ｎだけ繰返す（Ｓ１
７，Ｓ１８。最後に所定の精度をもつたＡの平方
根の逆数Ｒ１と被演算数Ａとの積を求め、これを
平方根SRとするＳ１９。
場合の流れ図である。ここで被演算数Ａの上位ｍ
桁についての平方根の逆数がROMに初期値
（１／√Ａ）0として記憶されているものとする。
まず被演算数Ａを受入れＳ１１、この上位ｍ桁を
アドレスとして用いてROMを参照しＳ１２、
（１／√Ａ）0を初期値としてROに読込む。ここで
カウンタＣを０としＳ１４、漸化式(2)に基づく演
算を行いＳ１５、カウンタＣを１だけ増加させＳ
１６、同じ動作を所定の回数Ｎだけ繰返す（Ｓ１
７，Ｓ１８。最後に所定の精度をもつたＡの平方
根の逆数Ｒ１と被演算数Ａとの積を求め、これを
平方根SRとするＳ１９。
上述の方式によつて、除算と平方根演算との両
方を行う演算装置においては、除算用と平方根演
算用との別々のROMが必要となる。即ち、除算
用には除数Ａの逆数の初期値（１／Ａ）0を与える
ROMが、また平方根演算用には被演算数Ａの平
方根の逆数の初期値（１／√Ａ）0を与えるROM
が、それぞれ必要となる。従つて除算と平方根演
算との両方の機能を有する演算装置では、一方の
演算機能のみを有する演算装置に比べ２倍の容量
のROMが必要となる。これは特に、演算機能を
有するチツプ上にROMを組込むような場合、チ
ツプ面積の制限からROMへ記憶できる情報量が
制約を受けるため問題となる。またROMを作成
する工程もそれぞれROMについて必要となり、
手間がかかるという欠点もある。
方を行う演算装置においては、除算用と平方根演
算用との別々のROMが必要となる。即ち、除算
用には除数Ａの逆数の初期値（１／Ａ）0を与える
ROMが、また平方根演算用には被演算数Ａの平
方根の逆数の初期値（１／√Ａ）0を与えるROM
が、それぞれ必要となる。従つて除算と平方根演
算との両方の機能を有する演算装置では、一方の
演算機能のみを有する演算装置に比べ２倍の容量
のROMが必要となる。これは特に、演算機能を
有するチツプ上にROMを組込むような場合、チ
ツプ面積の制限からROMへ記憶できる情報量が
制約を受けるため問題となる。またROMを作成
する工程もそれぞれROMについて必要となり、
手間がかかるという欠点もある。
そこで本発明は、より小さな記憶容量をもつた
記憶装置を数値テーブル用の記憶装置として用
い、除算と平方根演算との両方の演算を行うこと
ができる演算装置を提供することを目的とする。
記憶装置を数値テーブル用の記憶装置として用
い、除算と平方根演算との両方の演算を行うこと
ができる演算装置を提供することを目的とする。
本発明の特徴は除算と平方根演算との両方を行
うことのできる演算装置において、任意の被演算
数Ａの上位ｍ桁についての平方根の逆数値（１／
√Ａ）0をテーブルとして記憶している記憶装置
と、値（１／√Ａ）0に２乗演算を施し値（１／
Ａ）0を得る２乗演算装置と、被演算数Ａおよび値
（１／Ａ）0に基づいてニユートン法によつて被演
算数Ａの逆数１／Ａを所定の精度まで求め、この
１／Ａと被演算数Ｂとの乗算を行うことによつて
Ｂ／Ａの除算結果を得る除算装置と、被演算数Ａ
および値（１／√Ａ）0に基づいてニユートン法に
よつて被演算数Ａの平方根の逆数１／√Ａを所定
の精度まで求め、この１／√Ａと被演算数Ａとの
乗算を行うことによつてＡの平方根を得る平方根
演算装置と、を設け、除算と平方根演算に用いる
テーブルを共用化し、記憶装置の容量を低減した
ことにある。
うことのできる演算装置において、任意の被演算
数Ａの上位ｍ桁についての平方根の逆数値（１／
√Ａ）0をテーブルとして記憶している記憶装置
と、値（１／√Ａ）0に２乗演算を施し値（１／
Ａ）0を得る２乗演算装置と、被演算数Ａおよび値
（１／Ａ）0に基づいてニユートン法によつて被演
算数Ａの逆数１／Ａを所定の精度まで求め、この
１／Ａと被演算数Ｂとの乗算を行うことによつて
Ｂ／Ａの除算結果を得る除算装置と、被演算数Ａ
および値（１／√Ａ）0に基づいてニユートン法に
よつて被演算数Ａの平方根の逆数１／√Ａを所定
の精度まで求め、この１／√Ａと被演算数Ａとの
乗算を行うことによつてＡの平方根を得る平方根
演算装置と、を設け、除算と平方根演算に用いる
テーブルを共用化し、記憶装置の容量を低減した
ことにある。
以下本発明を図示する実施例に基づいて説明す
る。第１図は本発明に係る演算装置のブロツク図
である。本装置では（１／√Ａ）0についてのテー
ブルを除算と平方根演算との両演算に共用する。
即ち、記憶装置１００には被演算数Ａの上位ｍ桁
についての平方根の逆数値（１／√Ａ）0がテーブ
ルとして記憶されている。除算を行うには、除数
Ａの上位ｍ桁からテーブルを用いて（１／√Ａ）0
を引いてきて、これを２乗演算装置２００におい
て２乗し、除数Ａの上位ｍ桁についての逆数値
（１／Ａ）0を求める。除算装置３００はこの値
（１／Ａ）0を初期値として用い従来装置と同様の
演算を行つて被除数をＢとする除算Ｂ／Ａの結果
を求める。一方、平方根演算についてはテーブル
としての記憶装置１００から引いてきた（１／√
Ａ）0を初期値として用い、平方根演算装置４００
において従来装置と同様の演算が行われ、平方根
√Ａが求められる。このように除算に用いるテー
ブル値を平方根演算に用いるテーブル値から求め
るようにしたため、テーブルとしては平方根演算
に用いるテーブルだけを用意すればよく、ROM
の容量は半減する。これは逆に、同じ容量であれ
ば初期値の情報量自体を増加させることができる
ことを示しており、初期値の精度を向上させるこ
とができる。精度が向上すれば近似値を得るため
の演算回数Ｎを低減させることができ、全体的に
演算速度を向上させることが可能となる。また、
ROM作成に要する時間、コストの節約にもな
る。
る。第１図は本発明に係る演算装置のブロツク図
である。本装置では（１／√Ａ）0についてのテー
ブルを除算と平方根演算との両演算に共用する。
即ち、記憶装置１００には被演算数Ａの上位ｍ桁
についての平方根の逆数値（１／√Ａ）0がテーブ
ルとして記憶されている。除算を行うには、除数
Ａの上位ｍ桁からテーブルを用いて（１／√Ａ）0
を引いてきて、これを２乗演算装置２００におい
て２乗し、除数Ａの上位ｍ桁についての逆数値
（１／Ａ）0を求める。除算装置３００はこの値
（１／Ａ）0を初期値として用い従来装置と同様の
演算を行つて被除数をＢとする除算Ｂ／Ａの結果
を求める。一方、平方根演算についてはテーブル
としての記憶装置１００から引いてきた（１／√
Ａ）0を初期値として用い、平方根演算装置４００
において従来装置と同様の演算が行われ、平方根
√Ａが求められる。このように除算に用いるテー
ブル値を平方根演算に用いるテーブル値から求め
るようにしたため、テーブルとしては平方根演算
に用いるテーブルだけを用意すればよく、ROM
の容量は半減する。これは逆に、同じ容量であれ
ば初期値の情報量自体を増加させることができる
ことを示しており、初期値の精度を向上させるこ
とができる。精度が向上すれば近似値を得るため
の演算回数Ｎを低減させることができ、全体的に
演算速度を向上させることが可能となる。また、
ROM作成に要する時間、コストの節約にもな
る。
第２図に上述の装置で各演算を行う場合の流れ
図を示す。ここで除算では、除数Ａ、被除数をＢ
とし、平方根演算では被演算数をＡとする。ま
た、Ａ、Ｂはいずれも正数で与えられるものとす
る。本発明では、前述のとおり除算および平方根
演算を行う際に、初期値参照用のROMとして、
１／√Ａの初期値を与えるROMを共通使用す
る。まず、除算の場合、除数Ａに対して、ROM
を参照することにより（第２図ｃ）、除数の平方
根の逆数の初期値（１／√Ａ）0が与えられる（同
図ｄ）。さらに、これを２乗することにより、除
数の逆数の初期値Ｒ０を得る（同図ｆ）。Ｒ０に
対し、乗算および減算を施し（同図ｈ〜ｋ）、除
数の逆数の近似値Ｒ１を得る。さらに、Ｒ１をＲ
０とみなして（同図ｍ）、再びｈ→ｉ→ｊ→ｋ→
ｌ→ｍ→ｈのループをくり返すことにより、近似
値Ｒ１の精度は向上する。なお、必要なくり返し
回数Ｎは、上記ROMの語数（すなわち初期値の
精度）と除数Ａの逆数の近似値に要求される精度
とによつて、一意的に決定される。実際には、ル
ープ回数を計数するカウンタを設け、はじめにカ
ウント数をゼロにセツトしておき（同図ｇ）、減
算（同図ｉ）がおこなわれるたびごとに、カウン
ト数を１ずつ加算して（同図ｊ）、計数値がＮに
達するまで、ループをくり返す。カウンタの示す
値が、Ｎに達したのち、得られたＲ１を被除数Ｂ
に乗ずることにより（同図ｎ）、商の近似値Ｑを
得る。
図を示す。ここで除算では、除数Ａ、被除数をＢ
とし、平方根演算では被演算数をＡとする。ま
た、Ａ、Ｂはいずれも正数で与えられるものとす
る。本発明では、前述のとおり除算および平方根
演算を行う際に、初期値参照用のROMとして、
１／√Ａの初期値を与えるROMを共通使用す
る。まず、除算の場合、除数Ａに対して、ROM
を参照することにより（第２図ｃ）、除数の平方
根の逆数の初期値（１／√Ａ）0が与えられる（同
図ｄ）。さらに、これを２乗することにより、除
数の逆数の初期値Ｒ０を得る（同図ｆ）。Ｒ０に
対し、乗算および減算を施し（同図ｈ〜ｋ）、除
数の逆数の近似値Ｒ１を得る。さらに、Ｒ１をＲ
０とみなして（同図ｍ）、再びｈ→ｉ→ｊ→ｋ→
ｌ→ｍ→ｈのループをくり返すことにより、近似
値Ｒ１の精度は向上する。なお、必要なくり返し
回数Ｎは、上記ROMの語数（すなわち初期値の
精度）と除数Ａの逆数の近似値に要求される精度
とによつて、一意的に決定される。実際には、ル
ープ回数を計数するカウンタを設け、はじめにカ
ウント数をゼロにセツトしておき（同図ｇ）、減
算（同図ｉ）がおこなわれるたびごとに、カウン
ト数を１ずつ加算して（同図ｊ）、計数値がＮに
達するまで、ループをくり返す。カウンタの示す
値が、Ｎに達したのち、得られたＲ１を被除数Ｂ
に乗ずることにより（同図ｎ）、商の近似値Ｑを
得る。
一方、平方根演算の場合には、ROMを参照す
ると（同図ｃ）、被演算数Ａの平方根の逆数の初
期値が得られるので（同図ｄ）、これをＲ０とし
（同図ｏ）、乗算および減算をほぞこして（同図ｑ
〜ｖ）、Ａの平方根の逆数（１／√Ａ）の近似値
Ｒ１を得る（同図ｖ）。上記除算の場合と同様に、
ｑ→ｒ→ｓ→ｔ→ｕ→ｖ→ｗ→ｘ→ｑのループの
必要なくり返し回数Ｎは、ROMの語数および近
似値Ｒ１に要求する精度によつて、一意的に決定
され、カウンタの示す値により、くり返しをおこ
なう。カウンタの示す値がＮに達したのち、得ら
れたＲ１を被演算数Ａに乗ずることにより（同図
ｙ）、Ａの平方根の近似値SRを得る。
ると（同図ｃ）、被演算数Ａの平方根の逆数の初
期値が得られるので（同図ｄ）、これをＲ０とし
（同図ｏ）、乗算および減算をほぞこして（同図ｑ
〜ｖ）、Ａの平方根の逆数（１／√Ａ）の近似値
Ｒ１を得る（同図ｖ）。上記除算の場合と同様に、
ｑ→ｒ→ｓ→ｔ→ｕ→ｖ→ｗ→ｘ→ｑのループの
必要なくり返し回数Ｎは、ROMの語数および近
似値Ｒ１に要求する精度によつて、一意的に決定
され、カウンタの示す値により、くり返しをおこ
なう。カウンタの示す値がＮに達したのち、得ら
れたＲ１を被演算数Ａに乗ずることにより（同図
ｙ）、Ａの平方根の近似値SRを得る。
次に、第３図に上記実施例の回路構成例を示
し、同実施例の動作を説明する。同図に示される
ように、同実施例は、平方根の逆数の初期値を与
えるROM１、乗算回路２、減算回路３、入力数
値を右に１ビツトシフトさせることのできるシフ
タ４、選択回路５および７、数値発生回路８、記
憶回路９、ならびにカウンタ１０から構成されて
いる。まず、除算命令が与えられた場合の動作に
ついて、説明する。除数Ａの入力に対し、Ａの上
位ｍビツト（ｍは適当な桁数）をアドレスとし
て、ROM１を参照し、得られた１／√Ａの初期
値（１／√Ａ）0が選択回路５に送られる。さら
に、上記初期値はライン２１を通り、選択回路６
を経て、乗算回路２では、上記初期値の２乗演算
がなされる。該２乗演算Ｒ０は、選択回路７に送
られ、ライン２２を通り、選択回路５を経て、記
憶回路９に記憶される。続いて行われる以下の過
程は、カウンタ１０の示す値によつて、くり返し
がなされる過程である。なお、記憶回路９では、
記憶されている値が新しく書き換えられないかぎ
り、何回読み出されても、記憶値が保持されるも
のとする。まず記憶回路９に記憶されていたＲ０
が呼び出され、選択回路６で除数ＡとＲ０が選択
的に出力されると、乗算回路２に送られて、乗算
（Ａ×Ｒ０）がなされる。該乗算結果Ｒ０１は選
択回路７を経て、ライン２３を通り、減算回路３
に送られる。カウンタ１０は、はじめゼロにセツ
トされ、減算回路３で減算がおこなわれるたびご
とに、１ずつ加算される。数値発生回路８は、除
算時には、数値「２」を出力し、上記減算回路に
送る。したがつて、該減算回路では、減算（２−
Ｒ０１）がなされ、減算結果Ｒ０２が選択回路６
に送られる。そして、記憶回路９からＲ０が呼び
出され、Ｒ０２とともに、選択回路６から乗算回
路２に送られる。該乗算回路では、乗算（Ｒ０×
Ｒ０２）がなされ、乗算結果Ｒ１は選択回路７に
送られる。上述の如く、上記過程のくり返し回数
Ｎは、ROM１の語数（ROM参照時のアドレス
のビツト数がｍビツトのとき、2m語）およびＡの
逆数の近似値に要求される精度とにより、一意的
に決定される。もし、Ｒ１が選択回路７に送られ
た時点で、カウンタ１０の示す値がＮに達してい
なければ、Ｒ１は選択回路７からライン２２を通
つて選択回路５に送られ、記憶回路９に保持され
ていた値を書きかえて、記憶される。そして、該
記憶値をＲ０とみなして、上記過程がくり返され
る。カウンタ１０の示す値がＮに達したとき、く
り返しは終了し、Ｒ１は選択回路７からライン２
２を通り、選択回路５に送られる。さらに、ライ
ン２１を通つて、被除数Ｂとともに選択回路６か
ら出力され、乗算回路２に送られて乗算（Ｂ×Ｒ
１）がおこなわれる。該乗算結果は、選択回路７
に送られ、商の近似値として出力される。
し、同実施例の動作を説明する。同図に示される
ように、同実施例は、平方根の逆数の初期値を与
えるROM１、乗算回路２、減算回路３、入力数
値を右に１ビツトシフトさせることのできるシフ
タ４、選択回路５および７、数値発生回路８、記
憶回路９、ならびにカウンタ１０から構成されて
いる。まず、除算命令が与えられた場合の動作に
ついて、説明する。除数Ａの入力に対し、Ａの上
位ｍビツト（ｍは適当な桁数）をアドレスとし
て、ROM１を参照し、得られた１／√Ａの初期
値（１／√Ａ）0が選択回路５に送られる。さら
に、上記初期値はライン２１を通り、選択回路６
を経て、乗算回路２では、上記初期値の２乗演算
がなされる。該２乗演算Ｒ０は、選択回路７に送
られ、ライン２２を通り、選択回路５を経て、記
憶回路９に記憶される。続いて行われる以下の過
程は、カウンタ１０の示す値によつて、くり返し
がなされる過程である。なお、記憶回路９では、
記憶されている値が新しく書き換えられないかぎ
り、何回読み出されても、記憶値が保持されるも
のとする。まず記憶回路９に記憶されていたＲ０
が呼び出され、選択回路６で除数ＡとＲ０が選択
的に出力されると、乗算回路２に送られて、乗算
（Ａ×Ｒ０）がなされる。該乗算結果Ｒ０１は選
択回路７を経て、ライン２３を通り、減算回路３
に送られる。カウンタ１０は、はじめゼロにセツ
トされ、減算回路３で減算がおこなわれるたびご
とに、１ずつ加算される。数値発生回路８は、除
算時には、数値「２」を出力し、上記減算回路に
送る。したがつて、該減算回路では、減算（２−
Ｒ０１）がなされ、減算結果Ｒ０２が選択回路６
に送られる。そして、記憶回路９からＲ０が呼び
出され、Ｒ０２とともに、選択回路６から乗算回
路２に送られる。該乗算回路では、乗算（Ｒ０×
Ｒ０２）がなされ、乗算結果Ｒ１は選択回路７に
送られる。上述の如く、上記過程のくり返し回数
Ｎは、ROM１の語数（ROM参照時のアドレス
のビツト数がｍビツトのとき、2m語）およびＡの
逆数の近似値に要求される精度とにより、一意的
に決定される。もし、Ｒ１が選択回路７に送られ
た時点で、カウンタ１０の示す値がＮに達してい
なければ、Ｒ１は選択回路７からライン２２を通
つて選択回路５に送られ、記憶回路９に保持され
ていた値を書きかえて、記憶される。そして、該
記憶値をＲ０とみなして、上記過程がくり返され
る。カウンタ１０の示す値がＮに達したとき、く
り返しは終了し、Ｒ１は選択回路７からライン２
２を通り、選択回路５に送られる。さらに、ライ
ン２１を通つて、被除数Ｂとともに選択回路６か
ら出力され、乗算回路２に送られて乗算（Ｂ×Ｒ
１）がおこなわれる。該乗算結果は、選択回路７
に送られ、商の近似値として出力される。
つぎに、平方根演算命令が与えられた場合の動
作について説明する。被演算数Ａの上位ｍビツト
をアドレスとして、ROM１を参照し、得られた
１／√Ａの初期値（１／√Ａ）0が選択回路５に送
られる。さらに、該初期値Ｒ０は、ライン２０を
通り、記憶回路９に記憶される。ここで、続いて
行われる以下の過程は、上記除算の場合と同様、
カウンタ１０の示す値によつて、くり返しがなさ
れる過程である。まず記憶回路９に記憶されてい
たＲ０が呼び出され、選択回路６に送られ、さら
に乗算回路２に送られて、２乗演算（Ｒ０×Ｒ
０）がなされる。該２乗演算結果Ｒ０１は、選択
回路７、ライン２２、選択回路５、およびライン
２１を経て、選択回路６に送られる。該選択回路
では、被演算数Ａとともに、Ｒ０１が選択的に出
力され、乗算回路２に送られて、乗算（Ａ×Ｒ０
１）がなされる。乗算結果Ｒ０２は選択回路７お
よびライン２３を通つて、減算回路３に送られ
る。一方、数値発生回路８は、平方根演算時に
は、数値「３」を出力し、減算回路３に送る。従
つて、該減算回路では、上記Ｒ０２に対し、減算
（３−Ｒ０２）が行われ、減算結果Ｒ０３は選択
回路６に送られる。なお、カウンタ１０は、上記
除算の場合と同様、はじめゼロにセツトされ、減
算回路３で演算がおこなわれるたびごとに、１ず
つ加算される。選択回路６では、記憶回路９から
呼び出されたＲ０および上記Ｒ０３が選択的に出
力され、乗算回路２に送られて、乗算（Ｒ０×Ｒ
０３）がなされる。該乗算結果Ｒ０４は、選択回
路７およびライン２４を通つて、シフタ４に送ら
れる。シフタ４では、上記Ｒ０４を、右に１ビツ
ト・シフトさせる操作がおこなわれ、該操作後の
結果Ｒ１が、再び選択回路７に送られる。上記シ
フト操作は、Ｒ０４を0.5倍する演算に相当する。
上記Ｒ１が選択回路７に送られた時点で、カウン
タ１０の示す値が、上述のくり返し回数Ｎに達し
ていなければ、Ｒ１は、ライン２２、選択回路５
を経て、記憶回路９に保持されていた値を書き換
え、記憶される。そして、該記憶値をＲ０とみな
して、カウンタ１０の値がＮに達するまで、上記
過程をくり返す。カウンタ１０の示す値がＮに達
すれば、上記Ｒ１は、ライン２２、選択回路５お
よびライン２１を経て、選択回路６に送られる。
さらに、該選択回路では、Ｒ１が被演算数Ａとと
もに選択的に出力され、乗算回路２に送られる。
該乗算回路において、乗算（Ｒ１×Ａ）をおこな
い、乗算結果（SR）が選択回路７を経て、Ａの
平方根の近似値として出力される。
作について説明する。被演算数Ａの上位ｍビツト
をアドレスとして、ROM１を参照し、得られた
１／√Ａの初期値（１／√Ａ）0が選択回路５に送
られる。さらに、該初期値Ｒ０は、ライン２０を
通り、記憶回路９に記憶される。ここで、続いて
行われる以下の過程は、上記除算の場合と同様、
カウンタ１０の示す値によつて、くり返しがなさ
れる過程である。まず記憶回路９に記憶されてい
たＲ０が呼び出され、選択回路６に送られ、さら
に乗算回路２に送られて、２乗演算（Ｒ０×Ｒ
０）がなされる。該２乗演算結果Ｒ０１は、選択
回路７、ライン２２、選択回路５、およびライン
２１を経て、選択回路６に送られる。該選択回路
では、被演算数Ａとともに、Ｒ０１が選択的に出
力され、乗算回路２に送られて、乗算（Ａ×Ｒ０
１）がなされる。乗算結果Ｒ０２は選択回路７お
よびライン２３を通つて、減算回路３に送られ
る。一方、数値発生回路８は、平方根演算時に
は、数値「３」を出力し、減算回路３に送る。従
つて、該減算回路では、上記Ｒ０２に対し、減算
（３−Ｒ０２）が行われ、減算結果Ｒ０３は選択
回路６に送られる。なお、カウンタ１０は、上記
除算の場合と同様、はじめゼロにセツトされ、減
算回路３で演算がおこなわれるたびごとに、１ず
つ加算される。選択回路６では、記憶回路９から
呼び出されたＲ０および上記Ｒ０３が選択的に出
力され、乗算回路２に送られて、乗算（Ｒ０×Ｒ
０３）がなされる。該乗算結果Ｒ０４は、選択回
路７およびライン２４を通つて、シフタ４に送ら
れる。シフタ４では、上記Ｒ０４を、右に１ビツ
ト・シフトさせる操作がおこなわれ、該操作後の
結果Ｒ１が、再び選択回路７に送られる。上記シ
フト操作は、Ｒ０４を0.5倍する演算に相当する。
上記Ｒ１が選択回路７に送られた時点で、カウン
タ１０の示す値が、上述のくり返し回数Ｎに達し
ていなければ、Ｒ１は、ライン２２、選択回路５
を経て、記憶回路９に保持されていた値を書き換
え、記憶される。そして、該記憶値をＲ０とみな
して、カウンタ１０の値がＮに達するまで、上記
過程をくり返す。カウンタ１０の示す値がＮに達
すれば、上記Ｒ１は、ライン２２、選択回路５お
よびライン２１を経て、選択回路６に送られる。
さらに、該選択回路では、Ｒ１が被演算数Ａとと
もに選択的に出力され、乗算回路２に送られる。
該乗算回路において、乗算（Ｒ１×Ａ）をおこな
い、乗算結果（SR）が選択回路７を経て、Ａの
平方根の近似値として出力される。
以上のとおり本発明によれば、除算と平方根演
算との両方を行うことができる演算装置におい
て、除算と平方根演算に用いるテーブルを共用化
するようにしたため、記憶装置の容量を低減する
ことができる。
算との両方を行うことができる演算装置におい
て、除算と平方根演算に用いるテーブルを共用化
するようにしたため、記憶装置の容量を低減する
ことができる。
第１図は本発明に係る演算装置のブロツク図、
第２図は第１図に示す装置の演算動作を示す流れ
図、第３図は第１図に示す装置の回路構成例を示
すブロツク図、第４図および第５図は従来の演算
装置の演算動作を示す流れ図である。 １…ROM、２…乗算回路、３…減算回路、４
…シフタ、５，６，７…選択回路、８…数値発生
回路、９…記憶回路、１０…カウンタ、２０〜２
４…ライン、１００…記憶装置、２００…２乗演
算装置、３００…除算装置、４００…平方根演算
装置、Ｓ１〜Ｓ１９…流れ図の各ステツプ、ａ〜
ｙ…流れ図の各ステツプ。
第２図は第１図に示す装置の演算動作を示す流れ
図、第３図は第１図に示す装置の回路構成例を示
すブロツク図、第４図および第５図は従来の演算
装置の演算動作を示す流れ図である。 １…ROM、２…乗算回路、３…減算回路、４
…シフタ、５，６，７…選択回路、８…数値発生
回路、９…記憶回路、１０…カウンタ、２０〜２
４…ライン、１００…記憶装置、２００…２乗演
算装置、３００…除算装置、４００…平方根演算
装置、Ｓ１〜Ｓ１９…流れ図の各ステツプ、ａ〜
ｙ…流れ図の各ステツプ。
Claims (1)
- 【特許請求の範囲】 １ 任意の被演算数Ａの上位ｍ桁についての平方
根の逆数値（１／√Ａ）0をテーブルとして記憶し
ている記憶装置と、前記値（１／√Ａ）0に２乗演
算を施し値（１／Ａ）0を得る２乗演算装置と、前
記被演算数Ａおよび前記値（１／Ａ）0に基づいて
ニユートン法によつて前記被演算数Ａの逆数１／
Ａを所定の精度まで求め、この１／Ａと被演算数
Ｂとの乗算を行うことによつてＢ／Ａの除算結果
を得る除算装置と、前記被演算数Ａおよび前記値
（１／√Ａ）0に基づいてニユートン法によつて前
記被演算数Ａの平方根の逆数１／√Ａを所定の精
度まで求め、この１／√Ａと被演算数Ａとの乗算
を行うことによつてＡの平方根を得る平方根演算
装置と、をそなえることを特徴とする演算装置。 ２ 記憶装置がROMであることを特徴とする特
許請求の範囲第１項記載の演算装置。 ３ 被演算数Ａおよび値（１／Ａ）0に基づいて
１／Ａを所定の精度まで求める演算を、 （１／Ａ）o+1＝（１／Ａ）o×（２−Ａ×（１／Ａ）o
） なる漸化式に前記値（１／Ａ）0を初期値として用
いることによつて行うことを特徴とする特許請求
の範囲第１項または第２項記載の演算装置。 ４ 被演算数Ａおよび値（１／√Ａ）0に基づいて
１／√Ａを所定の精度まで求める演算を、 （１／√Ａ）o+1＝0.5×（１／√Ａ）o×い３−Ａ×（
１／√Ａ）o 2） なる漸化式に前記値（１／√Ａ）0を初期値とし
て用いることによつて行うことを特徴とする特許
請求の範囲第１項乃至第３項のいずれかに記載の
演算装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60085988A JPS61243532A (ja) | 1985-04-22 | 1985-04-22 | 演算装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60085988A JPS61243532A (ja) | 1985-04-22 | 1985-04-22 | 演算装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61243532A JPS61243532A (ja) | 1986-10-29 |
| JPH0585924B2 true JPH0585924B2 (ja) | 1993-12-09 |
Family
ID=13874059
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60085988A Granted JPS61243532A (ja) | 1985-04-22 | 1985-04-22 | 演算装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61243532A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4878190A (en) * | 1988-01-29 | 1989-10-31 | Texas Instruments Incorporated | Floating point/integer processor with divide and square root functions |
| JPH0769787B2 (ja) * | 1988-04-18 | 1995-07-31 | 日本電気株式会社 | 逆数演算装置 |
| US5537345A (en) * | 1993-10-14 | 1996-07-16 | Matsushita Electrical Industrial Co. Ltd. | Mathematical function processor utilizing table information |
| US5768170A (en) * | 1996-07-25 | 1998-06-16 | Motorola Inc. | Method and apparatus for performing microprocessor integer division operations using floating point hardware |
-
1985
- 1985-04-22 JP JP60085988A patent/JPS61243532A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61243532A (ja) | 1986-10-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0149248B1 (en) | Method and apparatus for division using interpolation approximation | |
| JPH03204720A (ja) | 初等関数演算装置 | |
| JPS6132437Y2 (ja) | ||
| JPH03171324A (ja) | オペランドの平方根を計算する回路及び方法 | |
| EP0530936A1 (en) | Method and apparatus for performing prescaled division | |
| JP2502836B2 (ja) | 除算回路の前処理装置 | |
| JP2822399B2 (ja) | 対数関数演算装置 | |
| JPH0585924B2 (ja) | ||
| JP2737933B2 (ja) | 除算装置 | |
| JP2508286B2 (ja) | 平方根演算装置 | |
| JPH03192429A (ja) | 平方根演算装置 | |
| JPH0831024B2 (ja) | 演算プロセッサ | |
| JP2972326B2 (ja) | 平方根計算装置 | |
| JPH0371331A (ja) | 乗算器 | |
| JPH01161437A (ja) | 除算装置 | |
| JPS6258333A (ja) | 演算装置 | |
| JPH0445860B2 (ja) | ||
| JPH06105421B2 (ja) | 逆三角関数演算装置 | |
| JPS63254525A (ja) | 除算装置 | |
| JPS63240626A (ja) | 関数演算器 | |
| SU928348A1 (ru) | Устройство дл вычислени тригонометрических функций | |
| JPS60129834A (ja) | 乗除算器 | |
| JPS61201328A (ja) | 除算方式 | |
| JPS58223847A (ja) | 整数べき乗演算装置 | |
| JPS63118936A (ja) | 倍精度演算装置 |