JPH0769787B2

JPH0769787B2 - 逆数演算装置

Info

Publication number: JPH0769787B2
Application number: JP63094787A
Authority: JP
Inventors: 貴司中山
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1988-04-18
Filing date: 1988-04-18
Publication date: 1995-07-31
Anticipated expiration: 2010-07-31
Also published as: JPH01265327A

Description

【発明の詳細な説明】［産業上の利用分野］本発明は、計算機において除算等を行う際に必要となる
逆数を短時間で演算することができる逆数演算装置に関
する。

［従来の技術］逆数の演算は、除算器を持たない計算機において、除算
を実現するために是非とも備える必要がある機能の一つ
である。

従来、一般的に除算は引離し法又は引戻し法等によって
行われている。しかし、この方式は、ｎ桁の商を得るた
めに演算をｎ回繰り返す必要があるため、演算時間が長
くなるという欠点がある。

このため、高速の乗算器を備えた計算機では、Newton法
を使用した逐次近似によって除数の逆数を求め、これを
被除数と乗算する方式で除算を行うことが多い。以下
に、Newton法を使用して逐次近似で除数ａの逆数1/aを
算出する手法について説明する。

1/aは関数ｆ（ｘ）＝1/x−ａ＝０の解であるから、出発
値x₀を与えて順次改良された近似解x₁,x₂,……を求めて
ゆき、第ｍ近似解xmが求まったとき、第（ｍ＋１）近似
解xm₊₁は次式で表される。

xm₊₁＝xm−ｆ（xm）/f′（xm）＝xm＋（1/xm−ａ） ×｛1/（xm）^２｝＝xm×（２−ａ×xm） ……（１）ここで、ａは浮動小数点方式で表された数値の仮数部で
あり、１≦ａ＜２と正規化されているものとする。

第ｍ近似解xmは1/aの近似値であるが、Newton法の２乗
収束の性質より、第（ｍ＋１）近似解xm₊₁で2n桁の精度
を期待するならば、ｎ桁の精度のxmを用意すればよいこ
とが知られている。このため、予め計算された1/aのデ
ータが記憶されているテーブルROMを用意し、以下の手
順でａからxmを求めればよい。

先ず、2nビットの入力データａを上位ｎビットのデータ
Ｈと下位ｎビットのデータＬとに分離し（ａ＝Ｈ＋
Ｌ）、次に、データＨをアドレスとしてテーブルROMを
引き、2nビットのxmを求める。次いで、このxmとａとを
乗算し、定数２からこの乗算値を減算し、更に、この減
算値にxmを乗じることによって、（１）式のxm₊₁を求め
る。

なお、xm₊₁に2n桁の精度を保証するには、（１）式にお
ける乗算と減算には2n桁の精度が必要とされる。

［発明が解決しようとする課題］しかしながら、上述した従来技術においては、以下に述
べるような欠点がある。

先ず、演算時間が長いという問題点がある。

即ち、逆数1/aと実質的に等しいxm₊₁を求めるための
（１）式の演算において、テーブルROMの検索が１回、
乗算が２回及び減算が１回必要である。しかも、テーブ
ルROMの検索、乗算及び減算は並列に演算できないの
で、逐次的に演算する必要がある。このために、演算時
間が長くなる。

次に、ハードウエアが大規模になるという問題点があ
る。

即ち、（１）式において、2n桁の精度を保証するために
は、２回の乗算を2n桁の精度で行う必要がある。換言す
れば、この場合、2n×2nビットの容量を有する乗算器が
必要となる。更に、（１）式を１ステップで演算しよう
とすれば、2n×2nビットの容量を有する乗算器が２組必
要となる。このような要求を満たそうとすれば、LSI化
する上で必然的に素子面積の増大を招き、且つ、ハード
ウエアが大規模となる。

本発明はかかる問題点に鑑みてなされたものであって、
小規模のハードウエアを使用しても高精度で、且つ、短
時間で演算を行うことができる逆数演算装置を提供する
ことを目的とする。

［課題を解決するための手段］本発明に係る逆数演算装置は、Ｎビットの入力データａ
（Ｎは２以上の自然数）から上位Ｍビット（Ｍは自然
数）の第１の分割データＨ及び下位（N-M）ビットの第
２の分割データＬを分割して夫々出力する分割手段と、
逆数及び逆数の２乗に関するデータが予め記憶されてい
て前記第１の分割データＨを入力するとその対応する逆
数1/Hに関するデータ及び逆数の２乗1/H²に関するデー
タを夫々出力するメモリ手段と、前記第２の分割データ
Ｌ及び前記逆数の２乗データ1/H²を乗算してその乗算値
L/H²に関するデータを出力する乗算手段と、前記逆数1/
Hと前記乗算値L/H²との間で加算又は減算して前記入力
データａの逆数を形成する加減算手段とを備えたことを
特徴とする。

［作用］先ず、数式を用いて、本発明に係る逆数演算装置の演算
原理について説明する。

簡単のために、入力データａのビット数を偶数2n（ｎは
自然数）とし、2nビットの２進数で表現された入力デー
タａからその2nビットの逆数1/aを以下のようにして求
める。

先ず、入力データａを、例えば、上位ｎビットのデータ
Ｈと下位ｎビットのデータＬとにｎビットずつ分割する
（ｎ＝Ｍ＝N/2）。この場合ａ、Ｈ及びＬの関係は次式
のように表される。

但し、 ak＝｛1,0｝（ｋ＝0,1,2,…,2n−１）１≦ａ＜２ここで、逆数1/aは（１）式から次式のように変形され
る。

1/a＝（1/H）×｛２−ａ×（1/H）｝＝（1/H） ×｛２−（Ｈ＋Ｌ）×（1/H）｝＝（1/H）−Ｌ×（１×H²） ……（５）この（５）式から明らかなように、データＨを入力と
し、1/H及び1/H²の各データを出力するテーブルROMを用
意すれば、乗算と減算を１回ずつ行うことにより逆数1/
aを得ることができる。

本発明は、前記（５）式に基いたこのような演算原理に
着目したものであって、先ず、分割手段により、Ｎビッ
トの入力データａを、上位Ｍビットからなる第１の分割
データＨ及び下位（N-M）ビットからなる第２の分割デ
ータＬとに分割する（但し、ａ＝Ｈ＋Ｌ）。メモリ手段
は逆数データ及び逆数の２乗データを予め記憶してお
り、第１の分割データＨを入力すると、その対応する逆
数データ1/H及び逆数の２乗データ1/H²を出力する。そ
して、乗算手段は第２の分割データＬと逆数の２乗デー
タ1/H²との乗算を行ってその乗算データ（L/H²）を出力
する。更に、加減算手段は逆数データ1/Hから乗算デー
タL/H²を減算して、減算値（1/H−L/H²）を求め、入力
データａの逆数1/a［第（５）式参照］を形成する。

このように、本発明によれば、メモリ手段における逆数
データ及び逆数の２乗データの検索を合計２回（同時検
索の時は１回）、乗算を１回、また減算を１回実行する
ことにより逆数を算出することができる。従って、従来
方式に比して演算時間を短縮することができる。

また、前記（３）式及び（４）式を参照すれば、Ｈ＜
２、Ｌ＜2^-(n⁺¹⁾が成立するので、（５）式の第２項の
演算精度はｎ桁でよいことがわかる。このために、逆数
1/aにおいて2n桁の精度を実現するためには、メモリ手
段は、所要データ数2n個に対して2n×2nビットの容量を
有する逆数データ用のテーブルROM及び所要データ数2n
個に対しｎ×2nビットの容量を有する逆数の２乗データ
用のテーブルROMで構成すればよい。また、乗算手段は
ｎ×ｎビットの容量を有する乗算器で、加減算手段は2n
ビットの容量を有する減算器で夫々構成すればよい。

従来方式では、逆数1/aにおいて2n桁という高い精度を
短時間の演算で得ようとすれば、前述のように、乗算器
は2n×2nビットのものが２組必要であるが、本発明では
上述のようにｎ×ｎビットの乗算器で済む。

なお、本発明では逆数データ用のテーブルROMに加え
て、逆数の２乗データ用のテーブルROMを必要とする
が、LSI化を考慮すると、乗算器よりもテーブルROMの方
が小素子面積でしかも容易に設計することができる。従
って、本発明によれば、同程度の高い演算精度を維持す
る場合、従来方式に比して装置のハードウエアを小規模
にすることができる。

なお、前記メモリ手段は、逆数の２乗1/H²に関するデー
タを記憶しているが、このデータを（−1/H²）として記
憶させておくことより、乗算手段は乗算値（−L/H²）を
出力するから、加減算手段を（1/H）と（−L/H²）との
加算を行う加算器で構成することもできる。

［実施例］以下、添付の図面を参照して、本発明の実施例について
具体的に説明する。

第１図は本発明の第１の実施例に係る逆数演算装置を示
すブロック図である。

第１のレジスタ11は2nビットの容量を有するレジスタ
で、2nビットの入力データa₁に関する入力信号10を入力
してこれを保持すると共に、入力データa₁を上位ｎビッ
トからなるデータH₁と下位ｎビットからなるデータL₁と
に分割する。データH₁に関する信号12は第１のレジスタ
11からテーブルROM14に出力される。テーブルROM14は2n
×2n⁺¹ビットの容量を有するROMであり、このテーブルR
OM14には複数種類のデータＨについての逆数データ1/H
及び２乗データ1/H²が予め記憶されている。

そして、テーブルROM14は、第１のレジスタ11から出力
されたｎビットのデータH₁に関する信号12を入力する
と、1/H₁又は1/H₁ ²の出力を指定するための１ビットの
制御信号15によって、入力データH₁に対応する2nビット
のデータ1/H₁又は1/H₁ ²を第２のレジスタ16に出力す
る。

第２のレジスタ16は2nビットの容量を有するレジスタで
あり、テーブルROM14から出力される1/H₁又は1/H₁ ²のデ
ータ保持すると共に、データ1/H₁ ²の上位ｎビットのデ
ータに関する信号17を乗算器18に出力し、更に、データ
1/H₁に関する信号22を減算器21に出力する。

また、乗算器18はｎ×ｎビットの容量を有する乗算器
で、第１のレジスタ11から出力されるｎビットのデータ
L₁に関する信号13と第２のレジスタ16から出力されるデ
ータ1/H₁ ²の上位ｎビットのデータに関する信号17との
乗算を行い、2nビットの乗算データL₁/H₁ ²を第３のレジ
スタ19に出力する。そして、第３のレジスタ19はｎビッ
トの容量を有するレジスタで、乗算器18から出力される
2nビットのデータのうち上位ｎビットを保持すると共
に、桁合せを行うために、この保持したｎビットのデー
タを下位ｎビットとし、また、残りの上位ｎビットを全
て零とする2nビットのデータ（L₁/H₁ ²）を形成し、この
データに関する信号20を減算器21に出力する。

減算器21は2nビットの容量を有する減算器であり、第２
のレジスタ16から出力される2nビットのデータ1/H₁に関
する信号22と第３のレジスタ19から出力される2nビット
のデータ（L₁/H₁ ²）に関する信号20とを入力し、前者の
データから後者のデータを減算する。この2nビットの減
算データを入力データa₁の逆数である2nビットのデータ
1/a₁として、第４のレジスタ24に出力する。第４のレジ
スタ24は2nビットの容量を有するレジスタで、減算器21
から出力される2nビットのデータ1/a₁に関する信号23を
受けてこれを保持する。

なお、第１、第２及び第４のレジスタ11,16,24では、最
上位ビットMSBの下位に少数点を置く固定少数点方式で
表された数値を扱う。この場合、第１のレジスタ11上の
入力データa₁は正規化されており、１≦a₁＜２の条件を
満たしている。

第２図は第１の実施例装置による逆数の演算手順を示す
フローチャート図であり、このフローチャート図を参照
して、本実施例の動作について具体的に説明する。な
お、P₁乃至P₈はフローチャート図の各ステップを示して
いる。

先ず、ステップP₂において、第１のレジスタ11に2nビッ
トの入力データa₁（＝H₁＋L₁）を入力してこれを保持さ
せる。

次に、ステップP₃において、1/H₁ ²出力を指定する制御
信号15を入力した状態で、入力データa₁の上位ｎビット
のデータH₁をアドレスとして、テーブルROM14から対応
する2nビットのデータ1/H₁ ²を取り出し、これを第２の
レジスタ16に保持させる。

そして、ステップP₄において乗算器18により第１のレジ
スタ11から出力される入力データa₁の下位ｎビットのデ
ータL₁と、第２のレジスタ16から出力されるデータ1/H₁
²の上位ｎビットのデータとの乗算を行う。続いて、乗
算器18の2nビットの出力データのうち上位ｎビットを第
３のレジスタ19に入力して保持させ、更に、桁合わせを
行うために、このｎビットのデータを下位ｎビットとす
ると共に、残り上位ｎビットを全て零とする2nビットの
データ（＝L₁×1/H₁ ²）を形成させ、このデータを減算
器21に出力する。

また、このステップP₄と並行して、ステップP₅におい
て、1/H₁出力を指定する制御信号15を入力した状態で、
入力データa₁の上位ｎビットのデータH₁をアドレスとし
て、テーブルROM14から対応する2nビットのデータ1/H₁
を取り出し、これを第２のレジスタ16に保持させる。

そして、減算器21により、第２のレジスタ16から出力さ
れた2nビットのデータ1/H₁と第３のレジスタ19から出力
された2nビットのデータ（L₁/H₁ ²）との間で減算処理を
行い、これにより、入力データa₁の逆数である2nビット
のデータ1/a₁を得る（ステップP₆）。更に、ステップP₇
でデータ1/a₁を第４のレジスタ24に出力してこれを保持
させる。

ここにおいて、ステップP₃、ステップP₄,P₅、及びステ
ップP₆,P₇の各演算ステップは、１個のクロックパルス
に同期して実行される。従って、本実施例装置による演
算ステップは、実質的に３個のクロックパルスに夫々対
応する演算ブロック（Ｉ）乃至（III）で構成され、こ
のために、短い演算時間で逆数の演算を行うことができ
る。

第３図は本発明の第２の実施例を示すブロック図であ
り、同図を参照して、第２の実施例の構成について説明
する。本実施例の装置では、データ1/H用及びデータ1/H
²用のテーブルROMを独立に備え、これにより逆数1/aを
演算する。

第１のレジスタ31は2nビットの容量を有するレジスタ
で、2nビットの入力データa₂信号30を入力してこれを保
持すると共に、入力データa₂を上位ｎビットのデータH₂
信号32と下位ｎビットのデータL₂信号33とに分けて個別
に出力する。

第１のテーブルROM34は2n×2nビットの容量を有するROM
で構成され、複数種類のデータＨの逆数データ1/Hを予
め記憶している。そして、この第１のデータROM34は、
第１のレジスタ31から出力されるデータH₂信号32を出力
してこれに対応する2nビットのデータ1/H₂に関する信号
36を出力する。また、第２のテーブルROM35はｎ×2nビ
ットの容量を有するROMで構成され、複数種類のデータ
Ｈに対応する逆数の２乗データ1/H²を予め記憶してい
る。そして、この第２のテーブルROM35は第１のレジス
タ31から出力されるデータH₂信号32を受けてこれと対応
するｎビットのデータ1/H₂ ²信号37を出力する。

乗算器38はｎ×ｎビットの容量を有する乗算器で、第１
のレジスタ31から出力されるｎビットのデータL₂信号33
と、第２のテーブルROM35から出力されるｎビットのデ
ータ1/H₂ ²信号37とを乗算する。更に、桁合わせを行う
ために、2nビットの乗算データのうち上位ｎビットを下
位ｎビットとし、また、残りの上位ｎビットを全て零と
する2nビットのデータ（＝L₂×1/H₂ ²）を形成し、この
データに関する信号39を減算器40に出力する。

そして、減算器40は2nビットの容量を有する減算器であ
り、第１のテーブルROM34から出力される2nビットのデ
ータ1/H₂信号36から上記2nビットのデータ信号39を減算
し、入力データa₂の逆数として2nビットの減算データ1/
a₂に関する信号を出力する。更に、第２のレジスタ24は
2nビットの容量を有するレジスタで、減算器21から出力
される2nビットのデータ1/a₂に関する信号41を受けてこ
れ保持する。

なお、上述した本実施例装置では、第１及び第２のレジ
スタ31,42、第１及び第２のテーブルROM34,35並びに減
算器40では、最上位ビットMSBの下位に少数点を置く固
定少数点方式で表された数値が扱われている。また、こ
の場合、第１のレジスタ31上の入力データa₂は正規化さ
れて、１≦a₂＜２を満たしている。

ここで、第２のテーブルROM35にｎビットのデータ（−1
/H₂）を記憶させておけば、乗算器38に負の数値を乗算
することができるものを使用することにより、減算器42
を加算器で代替させることができる。

更に、第１及び第２のテーブルROM34,35は、上述したよ
うに、同一のｎビットのアドレス信号32（入力データa₂
の上位ｎビットのデータH₂に関する信号）でアクセスさ
れるので、これらを一体化して、3n×2nビットの容量を
有するテーブルROMで構成することもできる。

第４図は、第２の実施例装置による逆数の演算手順を示
すフローチャート図であり、同図を参照して、逆数の演
算手順を具体的に説明する。なお、Q₁乃至Q₈はフローチ
ャート図の各ステップを示している。

先ず、ステップQ₂において、第１のレジスタ31に2nビッ
トの入力データa₂（＝H₂＋L₂）を入力してこれを保持さ
せると共に、上位ｎビットのデータH₂と下位ｎビットの
データL₂とを個別に出力させる。

次に、ステップQ₃において、入力データa₂の上位ｎビッ
トのデータH₂をアドレスとして第１のテーブルROM34か
ら対応する2nビットのデータ1/H₂を取り出し、これを減
算器40に入力する。

また、ステップQ₃のステップと同時に、ステップQ₄にお
いて、ｎビットのデータH₂をアドレスとして、第２のテ
ーブルROM35から対応するｎビットのデータ1/H₂ ²を取り
出し、これを乗算器38に入力する。

次いで、ステップQ₅において、乗算器38により第１のレ
ジスタ31から出力されたｎビットのデータL₂と第２のテ
ーブルROM35から出力されたｎビットのデータ1/H₂ ²との
乗算を行う。そして、桁合わせを行うために、2nビット
の乗算データのうち上位ｎビットを下位ｎビットとする
と共に、残り上位ｎビットを全て零とする2nビットのデ
ータ（＝L₂/H₂ ²）を形成して、これを減算器40に出力す
る。

更に、減算器40により第１のテーブルROM34から出力さ
れた2nビットのデータ1/H₂を上記2nビットのデータで減
算し、これにより、入力データa₂の逆数である2nビット
のデータ1/a₂を得る（ステップQ₆）。更にまた、ステッ
プQ₇で、データ1/a₂を第２のレジスタ42に入力してこれ
を保持させる。

以上述べたように、本実施例装置による演算処理におい
ては、Q₂乃至Q₇のステップを１個のクロックパルス（第
１の実施例装置の演算処理におけるクロックパルスより
もパルス幅は長い）に同期させて実行させることができ
る。このため、演算ステップは実質的に１つの演算ブロ
ックで構成されるので、第１の実施例装置による演算処
理に比して、一層短時間で逆数の演算を行うことができ
る。この場合、第１及び第２のテーブルROM34,35の読出
しを同時に行っているので、テーブル検索に要する時間
は実質的に１回分の時間で済む。従って、演算時間はテ
ーブル検索１回、乗算１回及び減算１回に要する時間の
和となる。

［発明の効果］以上説明したように、本発明によれば、分割手段から入
力データに関する上位ビットデータ及び下位ビットデー
タが夫々出力された後は、メモリ手段における入力デー
タに対応する逆数データ及び逆数の２乗データの検索を
２回（同時検索も可能）、乗算を１回及び加算又は減算
を１回実行することにより、逆数を演算することができ
るので、演算時間を短縮することができる。この場合
に、２回の検索を同時に行う場合は、更に一層演算時間
を短縮することができる。

また、装置構成も、逆数データ及び逆数の２乗データを
検索するためのメモリ手段の他に、１組の乗算手段及び
加算又は減算を行う加減算手段を備えるだけでよいの
で、従来のように大面積を必要とする乗算手段を２組設
ける場合に比して、小面積のLSI化が可能であり、ハー
ドウエアを小規模にすることができる。

【図面の簡単な説明】

第１図は本発明の第１の実施例装置を示すブロック図、
第２図は第１図に示した第１の実施例装置による演算処
理を示すフローチャート図、第３図は本発明の第２の実
施例装置を示すブロック図、第４図は第３図に示した第
２の実施例装置による演算処理を示すフローチャート図
である。 10,30;入力データ信号、11,16,19,24,31,42;レジスタ、
12,32;上位ビットデータ信号、13,33;下位ビットデータ
信号、14,34,35;テーブルROM、18,38;乗算器、21,41;減
算器、23,41;逆数データ信号

Claims

【特許請求の範囲】

【請求項１】Ｎビットの入力データａ（Ｎは２以上の自
然数）から上位Ｍビット（Ｍは自然数）の第１の分割デ
ータＨ及び下位（N-M）ビットの第２の分割データＬを
分割して夫々出力する分割手段と、逆数及び逆数の２乗
に関するデータが予め記憶されていて前記第１の分割デ
ータＨを入力するとその対応する逆数1/Hに関するデー
タ及び逆数の２乗1/H²に関するデータを夫々出力するメ
モリ手段と、前記第２の分割データＬ及び前記逆数の２
乗データ1/H²を乗算してその乗算値L/H²に関するデータ
を出力する乗算手段と、前記逆数1/Hと前記乗算値L/H²
との間で加算又は減算して前記入力データａの逆数を形
成する加減算手段とを備えたことを特徴とする逆数演算
装置。