JPH01161437A - 除算装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は高精度で高速の割算全実行する除算装置に関す
るものである。

従来の技術 四則演算のなかでも１余算は、演算時間が長くかかりし
かも単純なアルゴリズムを使う場合除数と被除数（また
は部分剰余）との大きさを比較しそれによって次の演算
の種類を決定するような逐時処理をともなうため乗算の
ように並列動作回路数を増して演算時間を短縮すること
も困難であった。

そこで従来よシ改良された除算法として収送型除算法が
提案されている。これは高速の乗算器と加減算器全便う
ものである。

この説明全簡単にするため２進法で表現された数値系の
演算で除数、被除数ともに正規化されている場合（浮動
小数点表現の場合の仮数部はこれに該当する）を考える
。

この場合、除数ｐ）は０．Ｉ　Ｘ　Ｘ　Ｘ・・・×（有
効桁数Ｎ桁、××ば０また１の数夕ＩＤで Ｄ＝１−Ｄ　　とするとＤｌは０．１よシも小さい数と
なる（Ｄｌ−０，１の場合、Ｄ＝０．１となり商は被除
数を２倍するだけでよくこれは２進数の場合１桁（１ビ
ツト）左シフト操作なので本格的な割算を実行する必要
がなく、この場合は、除外しても一般性：、ＩＰ：なわ
なり）。

割算　Ａ÷Ｄは次のように数式変換ができる。

・・・・・・・・・・・・・・・・・・・・・（１）数
値系の有効桁数Ｎが　Ｎ＝６２の場合（倍精度の浮動小
数点表現形式の場合４８くＮく５２　が多い）Ｄ１６４
は有効桁数の範囲を超えて小さい数になっているため実
質的に０と同一であシ結局下記のような近似式が成シ立
つ。

五≧Ａ・（１す、）・（１す１’）−（１す、’）−（
１す、８）−（ｉ＋ｏ；６）−（帽２）・・・・・・・
・・・・・・・・・・・・・・？）従ってＤｌの２ｎベ
キ乗の計算と各々と１との加算、各環６回の乗算全実行
することで割算が実行できる。ここでＤＩ”　ｕ　Ｄ、
２ｎ−１，２乗することで求１するだけでよいので演算
時間は実質的に不要であることを考慮すれば、Ｄｌ　全
求めるための減算が１回と１１回の乗算で割算が可能で
ある。非常に高速な乗算器を使うと、これらの演算時間
の総和は１〜２μ秒程度になシ、比較的高速な除算器が
得られていた 発明が解決しようとする問題点 従来の収束型除算は回路規模は乗算器と減算器と制御回
路があればよく比較的／Ｊ＼さくで済むが乗算回数が多
いためどうしても非常に高速な割算器が作シにくかった
。

割算専用に大規模な回路を設けて非常に高速な除算を実
行する方法も知られてはいるが、通常の演算装置は四則
演算全てを実行する割合が多く、栄典機能や加減算機能
とともに除算機能をもたせている。即ち乗算器や加減算
器が近くに存在するので、これらの演算機能をうまく利
用すれば回路規模は大きくならずに除算が実行できる。

従って収束型除算のアルゴリズムに似た方法で乗算回数
がもっと少なくて済む方法が必要となる。

本発明は、かかる点に鑑みニジ高速でコンパクトな除算
装置を提供することをその目的としている。

問題点を解決するための手段 本発明は、基数Ｒ（Ｒ進数）、有効桁数Ｎ桁の正規化さ
れた数値系で、除数（Ｄ）の上位Ｍ桁（Ｄｏ）（ただし
Ｏ＜Ｍ＜Ｎ）のうち少なくとも最上位桁は零でない（Ｒ
−１）・ＲＭ〜１個の数値各々に対応した値の逆数を格
納する逆数テーブルと、この逆数テーブルを前記上位Ｍ
桁の数値でアクセスした時に対応する前記逆数を出力す
る高力手段と、この出力手段からの出力と被除数と前記
除数の下位（Ｎ−Ｍ）桁の値を入力とする高速収束型除
算器とを備えたことを特徴とする除算装置である。

作　　　用 除数（Ｄｉの上位Ｍ桁（Ｄ。）に対応した値の逆数をあ
らかじめ逆数テーブルに格納し、この値と除数０の下位
（Ｎ−Ｍ）桁の値と全屈いて収束型除算を行うことによ
シ、コンパクトで高速な除算全可能とするものである。

実施例 本発明では従来の変換式（ａ　Ｉ　（２）の代シに次の
式を用いる。

・・・・・・・・・（３） 式中り。とじては−例として有効桁数Ｎのうち。

上位Ｍ桁だけが除数りと同一で、下位（Ｎ−Ｍ）桁は全
て零であるものを１次近似値として選び、この近似値に
対して逆数テーブルテ用意している。

具体的なり。に対する（１／Ｄ。）を出力する手段、乗
算手段、１からある微小数を引いて差を求めろ減算手段
および、各演算の実行全、！ｉｉｌ儒する制御手段によ
って構成するものである。尚、この逆数テーフ゛ル（つ
］之−１）こＤＤｏＯ下ｑ　（Ｎ　　Ｍ　＞’にテ１９
今にできて／ｉ、）である必要（′］、必ずしもない。

この逆、ｌ！Ｉテープ７ノーとその出力手段として読み
出し一１ｊ’　ｊ”ｊメモリ（ＲＯＭ：ｚ全ｉ、ｊｌい
、高速収速型除葦ＲＮ　１　ＱがＸ９″＋ｉｊ４１２む
よびへ真詔１３テ備えた構成の一例を第１図に示す。

敢値例として有効桁数５２で２進表示の例全考え、Ｄｏ
として（は上位例えば１２桁（最上憇１）全とる。従っ
て００の候補としては、２１１１固（２０４８）存在す
るので、ＲＯＭ１の規模は２０４８語×５２ビット（約
１００にビット）となる。通常この程度のＲＯＭ１のア
クセス時間は５２ビツトの乗算時間の約％程度である。

この場合の動作ｉ−を次のようになる。■　ＲＯＭ１全
り。によってアクセス（即ち、Ｄｏに対応するＭビット
の番地に格納されているデータｆ’Ｊみ出す）すると、
Ｄｏの逆数１／Ｄ０が出力される。■　これと除数の残
留下位ビット（Ｎ−Ｍ）との積り１／Ｄｏヲ乗算；；ｉ
％１２で求める。

（１−Ｄ１／Ｄ。）全乗算器１２で求める■、■こ（・
つ操作全くり返し最后に■Ａと１／Ｄｏを掛けて、（３
）式の計算全完了するには、各演算および処理全人の回
数だけ実行することになる。

５２桁乗算　：６回 ５２桁減算　：４回（乗算２　回相当）ＲｏＭ読み出し
１１回（ｚ　Ｑ、５回相当）演算回数を全て乗算に換算
すると、８．５回相当になる。

制御手段１４はこれらの一連の演算処理の実行を制御す
る部分である。

次に（３）式の代りに次の近似式（４）を使った１１６
合の実施例全第２図に示す。

・・・・・・・・・・・・・・・・・・（４）ここでり
。は先の実施例と同様に除ｆｉＤの上位１ｖ桁が同一で
下位（Ｎ−Ｍ）桁は全て零であるようなりの第０次近似
値である。即ち、Ｄ、Ｄｏ。

Ｄｌ　は下記のようになる。

Ｄ　＝［：ｄＮｄ庵、・・・・・・ｄＮ−Ｍ＋１・ｄＮ
−Ｍ・・・・・・ｄ２ｄ１〕ＤＯ二〔ｄＮｄＮ−１””
”　ｄＮ−Ｍ＋１０”四〇　〇　）Ｄｌ−〔Ｏｏ・・・
・・・ｏｄＮ−Ｍ・・・・・・ｄ２ｄ１〕一方ｄは下記
のように上位からＭ桁目のみ１で池が零である数値にと
る。

ｄ＝（ｏｏ・・・・・・１０・・・・・・００〕即ちこ
の場合のＤの第０次近似値Ｄｏ十ｄは下位（Ｎ−Ｍ）ｆ
切り上げたものを採用する。

この場合逆数ＲＯＭ２１のデータはＤｏでアクセスする
と　／（ｐｏ＋　ｄ　）のデータが読み出されるように
データをセットしておく。最初に（ｄ−Ｄｌ）最上位に
１をセットすればよいだけ今ので実質的ｊて演算時ｉＦ
ｊ］が不要で、ちる。こ−５４，、ｆ、！合の演算処理
回数は下記のようになる。

６２桁乗ｘ　　６回 ＲＯＭ読み出し　１回　（１０，５回相当）演算回数を
全て乗算に換算すると６．５回相当になる。

朋の実施例の構成図を第３図に示す。これは近似式（３
）ヲ更に変更した下記の近似式（６）π基づいたもので
ある。

Ａ／／Ｄ≧Ａ・（１／Ｄ（３）ｉ−’７０ｏ）−（１＋
（”１ヲ）２）−（１＋（’ｉ／Ｄｏ）’　）・・・・
・・・・・・・・・・・・・・・・・（５）この場合、
２乗器、４乗器も別途用、ぽする（但し、２乗器３５は
実質的に精度２８桁（５２−１２Ｘ２）（ビット）の乗
算器、４乗′ｆｆ、器３６は精度４桁（６２−１２Ｘ４
）のＲＯＭで！’、ｎ成すれば充分である）この場合の
動作は ■　逆数ＲＯＭ３１で（／Ｄ、）を読み出す。

■　乗算；慴３２でＤ　喧１／Ｄｏ）会計↑？、する。

■　乗算器３２でＡ＊（／Ｄｏ）を計算する。

■　２乗器３５，４乗器３６で（ＤＩ／Ｄｏ　）’　ｚ
　（Ｄ１／ＤＯ）’を計算する。

各演算回路は ３ｏ〜５２桁乗算　６回 つまシ全体の演算は乗算６．５相当となる。

この場合２乗器３６用の乗算器は５２桁の乗算器３２を
使用してもよい。

まだ他の実施例の構成図を第４図に示す。この構成は次
の近似式（６）に基づいている。

−Ｄ１ ”＝　　（Ｄｏ＋ｄ）−（ｄ”Ｄ、）　　＝Ａ”＜Ｄ、
＋ｄ）・（１＋ｒ）ａ＋ｄうこの場合の動作としては、 ■　逆数ＲＯＭ４１を使−て（１，Φ。＋ｄ）を計算、
減算器４３でｄ−Ｄｌを計算する。

■　乗算器４２で（ｃｉ−Ｄ、　）　＊　（１／ＤＯ十
ｄ）ｋ計算する。

■　乗算器４２でＡ＊　（１／Ｄ　１＋ｄ　）を計算す
る。

全計算する。

■　乗算器４２で（Ｄ　＋ｄ）木（１＋（責Ｊト）を計
算する。

即ちこの場合も演算回数は乗算相癌で６．５となる。

発明の効果 実施例の説明から明らかなと５９、本発明によ　・れば
乗算を含めて、商を求めるために実行すべき全演算の実
行回数（即ち実行時間）が大幅に減っておシ、従来の除
算装置にＲＯＭを１個加えることでよシ高速な除算が行
なえることがわかる。また、第３図、第４図に対応する
実施例では、２乗器、４乗器が更に必要となるが、この
場合側れも■〜■までの前後の演算オペランドは独立で
あるので、乗算器が２段のパイプライン構成になってい
ると、各乗算実行時間が等測的に半分になる。

よって除算実行時間は ■　　乗算０．５回相当 ■〜■ ■〜の乗算　１回相当 全体で乗算４．６回相当と更に高速にすることができる
。

従来の収束型が乗算１１回、減算１回即ち、乗算１１．
６回相当だったのに対して、本発明に示した若干の素子
、回路の追加で演算時間が１．５〜２．５倍改善される
。

【図面の簡単な説明】

第１図は本発明の第１の実施例の構成図、第２図は本発
明の第２の実施例の構成図、第３図は本発明の第３実施
例の構成図、第４図は本発明の第４の実施例の構成図で
ある。 １０・・・・・・高速収束型除算器、１１・・・・・・
ＲＯＭ、１４・・・・・・制御手段。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名第１
図 第　２　図 第　３　図 第４図

Claims (1)

【特許請求の範囲】
1. 基数Ｒ（Ｒ進数）、有効桁数Ｎ桁の正規化された数値系
   で、除数（Ｄ）の上位Ｍ桁（Ｄ＿Ｏ）（ただしＯ＜Ｍ＜
   Ｎ）のうち少なくとも最上位桁は零でない（Ｒ−１）・
   Ｒ＾Ｍ＾−＾１個の数値各々に対応した値の逆数を格納
   する逆数テーブルと、この逆数テーブルを前記上位Ｍ桁
   の数値でアクセスした時に対応する前記逆数を出力する
   出力手段と、この出力手段からの出力と被除数と前記除
   数の下位（Ｎ−Ｍ）桁の値を入力とする高速収束型除算
   器とを備えたことを特徴とする除算装置。