JPS58223847A - 整数べき乗演算装置 - Google Patents
整数べき乗演算装置Info
- Publication number
- JPS58223847A JPS58223847A JP10719082A JP10719082A JPS58223847A JP S58223847 A JPS58223847 A JP S58223847A JP 10719082 A JP10719082 A JP 10719082A JP 10719082 A JP10719082 A JP 10719082A JP S58223847 A JPS58223847 A JP S58223847A
- Authority
- JP
- Japan
- Prior art keywords
- register
- signal
- multiplication
- circuit
- contents
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/544—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices for evaluating functions by calculation
- G06F7/552—Powers or roots, e.g. Pythagorean sums
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Pure & Applied Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computing Systems (AREA)
- Mathematical Optimization (AREA)
- General Engineering & Computer Science (AREA)
- Complex Calculations (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はＨｌｌ （こむにｍは正の整数）を演算する整
数べき乗演算装置に関する。
数べき乗演算装置に関する。
従来の、電車、パーソナルコンピュータ等によるｎｍの
べき乗演算方法として ■ ｎｔ−ｍ回乗算する方法。
べき乗演算方法として ■ ｎｔ−ｍ回乗算する方法。
■ ６１１１ ／＠ｇ ｍを計算する方法。
が用いられていた。■の方法は誤差は生じないが指数ｍ
が大きいと、きに計算時間が長くなる欠点があり、■の
方法は級数による近似計算のため極めて小さいながらも
誤差が生ずる欠点があった。
が大きいと、きに計算時間が長くなる欠点があり、■の
方法は級数による近似計算のため極めて小さいながらも
誤差が生ずる欠点があった。
本発明の目的は、誤差が生じず、かつ、演算時間が短い
べき乗演算装置を提供することＫある。
べき乗演算装置を提供することＫある。
本発明の原理は２、ＢＩＧ）において、指＆ｍを純２進
数に変換するとともに、底ｎを順次二乗計算することに
よＦ）、ｎ、 ｎ”、 ｎ’、ｎ’ ・・・を順次算
出し、純２進数のｌ″になるビットに対応する累乗値を
順次乗算してゆ（計算方法に基いている。仁れを式で表
わせば ｎｍＨ（＄１”Ｑｏ＋１１’Ｑｔ−１’ｌ”Ｑｉｅ”’
）ｔ＝ｎ２°３Ｑｏ ｘＢ２ｍＩＩＱｈ ｘ
ＩｇＬＱｓ Ｘ ・・・ζζＫ Ｑｏｔ Ｑｔｅ Ｑｉ
ｅ・・・はｍを２進数で表わしたときの各ビットの値で
あってＯ又はｌである。例えばｍ！１１１２の鳩舎、こ
れを２進数で表わせばｍ−１１００となるから、Ｑ濡＝
Ｑ畠■１．Ｑ・＝Ｑ重飄０となる。
数に変換するとともに、底ｎを順次二乗計算することに
よＦ）、ｎ、 ｎ”、 ｎ’、ｎ’ ・・・を順次算
出し、純２進数のｌ″になるビットに対応する累乗値を
順次乗算してゆ（計算方法に基いている。仁れを式で表
わせば ｎｍＨ（＄１”Ｑｏ＋１１’Ｑｔ−１’ｌ”Ｑｉｅ”’
）ｔ＝ｎ２°３Ｑｏ ｘＢ２ｍＩＩＱｈ ｘ
ＩｇＬＱｓ Ｘ ・・・ζζＫ Ｑｏｔ Ｑｔｅ Ｑｉ
ｅ・・・はｍを２進数で表わしたときの各ビットの値で
あってＯ又はｌである。例えばｍ！１１１２の鳩舎、こ
れを２進数で表わせばｍ−１１００となるから、Ｑ濡＝
Ｑ畠■１．Ｑ・＝Ｑ重飄０となる。
第１図に本発１３Ｅ１実施例のブロック図を示す。
Ｘレジスターは初期値として底ｎを記憶し、その後は二
乗演算回路４の演算結果が転送されて記憶する。転送さ
れるごとに信号７を出力する。Ａレジスタ２は初期値と
してｎ・−１を紀偉し、乗算回路６が演算を行うとその
乗算結果を記憶する。
乗演算回路４の演算結果が転送されて記憶する。転送さ
れるごとに信号７を出力する。Ａレジスタ２は初期値と
してｎ・−１を紀偉し、乗算回路６が演算を行うとその
乗算結果を記憶する。
この乗算結果が転送されるごとに信号８を出力する。Ｙ
レジスタ３は初期値として指１ｋｍを純２進数により記
憶し、信号９又は信号７が送られてくると１ビツト右シ
フトし、最下位ピットの内容がＣに入る。Ｃは、Ｃの内
容がｒｌＪのとき信号１０を出力し、「０」のとき信号
１１を出力する。
レジスタ３は初期値として指１ｋｍを純２進数により記
憶し、信号９又は信号７が送られてくると１ビツト右シ
フトし、最下位ピットの内容がＣに入る。Ｃは、Ｃの内
容がｒｌＪのとき信号１０を出力し、「０」のとき信号
１１を出力する。
Ｘレジスタ３の最上位ビットには右シフトととＫ「０」
が入る。二乗回路４は信号１１又は信号１２が送られて
くるとＸレジスターの内容をとシこ１ １□ み二乗を計算し、その計算結果をＸレジ
スタに医す。このようにして累乗演算を行う。乗算回路
６は（−号１０が送られてくると、ＸレジスターとＡレ
ジスタ２の内容をとシこみ乗算をし、その結果をＡレジ
スタ２に戻す。この人レジスタには求めるべき来演°算
値が記憶される。０判定回路６は信号８が送られてくる
とＹレジスタの全ビットが「０」かどうかを判断する。
が入る。二乗回路４は信号１１又は信号１２が送られて
くるとＸレジスターの内容をとシこ１ １□ み二乗を計算し、その計算結果をＸレジ
スタに医す。このようにして累乗演算を行う。乗算回路
６は（−号１０が送られてくると、ＸレジスターとＡレ
ジスタ２の内容をとシこみ乗算をし、その結果をＡレジ
スタ２に戻す。この人レジスタには求めるべき来演°算
値が記憶される。０判定回路６は信号８が送られてくる
とＹレジスタの全ビットが「０」かどうかを判断する。
全ビットがｒ ＯＪＩ／ｃなれば信ｊｉｊ′１５を出力
して演算を終了する。全ビットが「０」てなければ信号
１２を出力する。
して演算を終了する。全ビットが「０」てなければ信号
１２を出力する。
第２図に本発明を実施するプログラムのフローチャート
を示す。底ｎ ｔ−Ｘレジスタに、指数ｍをＹレジスタ
にそれぞれ記憶１させ彰υ、レジスタＡに初期値１を記
憶させ（財）たのち、Ｙレジスタを１ピツト右ジツトさ
せ（ハ）、Ｃの内容が「０」であるか「１」であるかを
判断する０２４゜「１」のときｔｉ２５にいてＡＸＸ−
Ａｔ’実行する。次に、Ｙ壬０でなけれｉｌＩＭ、レジ
スタＸの内容を自乗して（財）、再び２３に戻シ、同様
の処理を繰返す。ｙ−ｏになれば演算が終了する。
を示す。底ｎ ｔ−Ｘレジスタに、指数ｍをＹレジスタ
にそれぞれ記憶１させ彰υ、レジスタＡに初期値１を記
憶させ（財）たのち、Ｙレジスタを１ピツト右ジツトさ
せ（ハ）、Ｃの内容が「０」であるか「１」であるかを
判断する０２４゜「１」のときｔｉ２５にいてＡＸＸ−
Ａｔ’実行する。次に、Ｙ壬０でなけれｉｌＩＭ、レジ
スタＸの内容を自乗して（財）、再び２３に戻シ、同様
の処理を繰返す。ｙ−ｏになれば演算が終了する。
次に、２１０・を例に挙げて上記実施例の作用を、第３
図を参照しながら説明する。
図を参照しながら説明する。
Ｘレジスタに底「２」、Ｙレジスタに指数１００の２進
数ｒ０１１００１００Ｊ、Ａレジスタに「１」をそれぞ
れ入力する。まずＣＰＵから信号９が出力されＹレジス
タが右レフトする。Ｃは０となり信号１１を出力する。
数ｒ０１１００１００Ｊ、Ａレジスタに「１」をそれぞ
れ入力する。まずＣＰＵから信号９が出力されＹレジス
タが右レフトする。Ｃは０となり信号１１を出力する。
二乗回路によりＸの内容は４になり信号７を出力する。
Ｙレジスタが２度目の右シフトする。ここでもＣは０で
あ＃）信号１１を出力する。二乗回路によりＸは１６と
なり信号７を出力する。Ｙレジスタは３度目の右シフト
する。ここではじめてＣが１となり信号１０を出力する
。乗算回路に上りＡ＝１６となり信号８を出力すゐ。Ｙ
は未だ０でならため信号１２を出力する。二乗回路によ
りＸｔｉ２６６となシ、信号７を出力する。Ｙレジスタ
は一度目の右シフトを行う。ここでｃｔｔｏとなり信号
１１を出力すゐ。
あ＃）信号１１を出力する。二乗回路によりＸは１６と
なり信号７を出力する。Ｙレジスタは３度目の右シフト
する。ここではじめてＣが１となり信号１０を出力する
。乗算回路に上りＡ＝１６となり信号８を出力すゐ。Ｙ
は未だ０でならため信号１２を出力する。二乗回路によ
りＸｔｉ２６６となシ、信号７を出力する。Ｙレジスタ
は一度目の右シフトを行う。ここでｃｔｔｏとなり信号
１１を出力すゐ。
二乗回路によりＸ−６５！＄３６となり信号７を出力す
る。Ｙレジスタは５度目の右シフトを行う。
る。Ｙレジスタは５度目の右シフトを行う。
ここでもＣは０となシ信号噛１を出力する。二乗回路に
よりＸ−４２９４９６７２９となシ、信号７を出力する
。Ｙレジスタは６度目の右シフトを行う。ここでＣＫＩ
となｈａ号１０を出力する。
よりＸ−４２９４９６７２９となシ、信号７を出力する
。Ｙレジスタは６度目の右シフトを行う。ここでＣＫＩ
となｈａ号１０を出力する。
乗算回路によシＡは、
Ａ＝１６Ｘ４２９４９６７２９ｍ−６８７１９４７６７
３０となり値＠８を出力する。ＹＦｉＯでないため信号
１２を出力する。次にに二乗回路によりＸ＝１．８４４
６７４４０７Ｘ１０１”となり信号７を出力する。Ｙレ
ジスタを右シフトする。つづいてＣＷｔとなり信号１０
を出力する。
３０となり値＠８を出力する。ＹＦｉＯでないため信号
１２を出力する。次にに二乗回路によりＸ＝１．８４４
６７４４０７Ｘ１０１”となり信号７を出力する。Ｙレ
ジスタを右シフトする。つづいてＣＷｔとなり信号１０
を出力する。
乗算回路によりＡは
Ａ＝ ６８７１９４７６７３０Ｘ１．８４４６７４４０
７Ｘ１０１１１！ １．２６７６６０６ＸｌＯ” となり信８８を出力する。Ｙ−０なので信号１６を出力
して演算が終了する。
７Ｘ１０１１１！ １．２６７６６０６ＸｌＯ” となり信８８を出力する。Ｙ−０なので信号１６を出力
して演算が終了する。
このようにして、２１０・の演算が９回のルーチンプロ
グラムの繰返しによυ算出することができる。
グラムの繰返しによυ算出することができる。
第１図は本発明実施例の回路構成を示すブロック図、第
２図は本発明実施例のプログラム内容を示すフローチャ
ート、第′３図は本発明の詳細な説明図である。 １・・・Ｘレジスタ、 ３・・・Ｙレジスタ、ζ４
・・・二乗回路、 ５・・・乗算回路、２・・・
べき来演算値を算出するレジスタ。 特許出願人 シャープ株式会社 代 理 人 弁理士 西１）析 ｋ−１
２図は本発明実施例のプログラム内容を示すフローチャ
ート、第′３図は本発明の詳細な説明図である。 １・・・Ｘレジスタ、 ３・・・Ｙレジスタ、ζ４
・・・二乗回路、 ５・・・乗算回路、２・・・
べき来演算値を算出するレジスタ。 特許出願人 シャープ株式会社 代 理 人 弁理士 西１）析 ｋ−１
Claims (1)
- 底となる数値ｎを記憶するレジスタ（至）と、正の整数
の指数ｍを純２進数で記憶するレジスタ（７）と、上記
レジスタ（７）の内容を１ビツトづつ右シフトし最小位
ビットの内容（）が０″か“ｌ”かを判断する手段と、
上記右シフトを実行するごとにｎＫ（ここＫ”Ｋは１，
２，４，８．−）を算出する二乗演算手段と、初期値が
ｌ’ｍｌであり、上記内容Ωが“１″のときに当該レジ
スタ（２）の内容に上記ｎＫを乗算する乗算手段と、上
記レジスタ（７）の内容がＯになり九ことを判断して上
記梁算結果を表示する手段を有し、ｎｍを演算するよう
構成された整数べき乗演算装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10719082A JPS58223847A (ja) | 1982-06-21 | 1982-06-21 | 整数べき乗演算装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10719082A JPS58223847A (ja) | 1982-06-21 | 1982-06-21 | 整数べき乗演算装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58223847A true JPS58223847A (ja) | 1983-12-26 |
Family
ID=14452746
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10719082A Pending JPS58223847A (ja) | 1982-06-21 | 1982-06-21 | 整数べき乗演算装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58223847A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0550188A2 (en) * | 1991-12-13 | 1993-07-07 | International Business Machines Corporation | Arithmetic system for performing integer power calculations |
| US5974436A (en) * | 1997-04-10 | 1999-10-26 | Mitsubishi Denki Kabushiki Kaisha | Execution processor for carrying out power calculation |
-
1982
- 1982-06-21 JP JP10719082A patent/JPS58223847A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0550188A2 (en) * | 1991-12-13 | 1993-07-07 | International Business Machines Corporation | Arithmetic system for performing integer power calculations |
| JPH05250146A (ja) * | 1991-12-13 | 1993-09-28 | Internatl Business Mach Corp <Ibm> | 整数累乗処理を行なうための回路及び方法 |
| US5974436A (en) * | 1997-04-10 | 1999-10-26 | Mitsubishi Denki Kabushiki Kaisha | Execution processor for carrying out power calculation |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2009229615A5 (ja) | ||
| Chervyakov et al. | An approximate method for comparing modular numbers and its application to the division of numbers in residue number systems | |
| KR920010183B1 (ko) | Rom테이블을 갖춘 역수연산회로 | |
| CN101763338B (zh) | 一种点数可变的混合基fft/ifft实现装置及其方法 | |
| JPH10510383A (ja) | シフト手段を使用した累乗回路および使用方法 | |
| US20130185345A1 (en) | Algebraic processor | |
| Tuckerman | The 24th Mersenne prime | |
| JPH03171324A (ja) | オペランドの平方根を計算する回路及び方法 | |
| US20190026602A1 (en) | Neural Network Processing Method, Apparatus, Device and Computer Readable Storage Media | |
| Fathy et al. | A fast parallel modular exponentiation algorithm | |
| JPS58223847A (ja) | 整数べき乗演算装置 | |
| Das et al. | Implementation of four common functions on an LNS co-processor | |
| RU2698413C1 (ru) | Устройство для сравнения чисел в системе остаточных классов | |
| CN102353514B (zh) | 一种用于实时大气湍流参数计算的信号处理系统 | |
| US9280518B2 (en) | Public key cryptography computing device | |
| JP2595820B2 (ja) | ガロア拡大体演算器 | |
| EP2884403A1 (en) | Apparatus and method for calculating exponentiation operations and root extraction | |
| RU12477U1 (ru) | Устройство для моделирования двумерных векторов зависимых случайных величин с заданным коэффициентом корреляции | |
| SU744601A1 (ru) | Процессор дл коррел ционного анализа | |
| CN115328438A (zh) | 一种数据处理方法、装置及电子设备 | |
| SU691848A1 (ru) | Устройство дл вычислени корн п той степени | |
| SU615475A1 (ru) | Устройство дл возведени в квадрат | |
| SU792261A1 (ru) | Цифровое устройство дл вычислени тригонометрических коэффициентов | |
| Best | Notes on the Graeffe method of root squaring | |
| SU1125619A1 (ru) | Устройство дл определени ранга числа |