JPS58223847A - 整数べき乗演算装置 - Google Patents
整数べき乗演算装置Info
- Publication number
- JPS58223847A JPS58223847A JP10719082A JP10719082A JPS58223847A JP S58223847 A JPS58223847 A JP S58223847A JP 10719082 A JP10719082 A JP 10719082A JP 10719082 A JP10719082 A JP 10719082A JP S58223847 A JPS58223847 A JP S58223847A
- Authority
- JP
- Japan
- Prior art keywords
- register
- signal
- multiplication
- circuit
- contents
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/544—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices for evaluating functions by calculation
- G06F7/552—Powers or roots, e.g. Pythagorean sums
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Pure & Applied Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computing Systems (AREA)
- Mathematical Optimization (AREA)
- General Engineering & Computer Science (AREA)
- Complex Calculations (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はHll (こむにmは正の整数)を演算する整
数べき乗演算装置に関する。
数べき乗演算装置に関する。
従来の、電車、パーソナルコンピュータ等によるnmの
べき乗演算方法として ■ nt−m回乗算する方法。
べき乗演算方法として ■ nt−m回乗算する方法。
■ 6111 /@g mを計算する方法。
が用いられていた。■の方法は誤差は生じないが指数m
が大きいと、きに計算時間が長くなる欠点があり、■の
方法は級数による近似計算のため極めて小さいながらも
誤差が生ずる欠点があった。
が大きいと、きに計算時間が長くなる欠点があり、■の
方法は級数による近似計算のため極めて小さいながらも
誤差が生ずる欠点があった。
本発明の目的は、誤差が生じず、かつ、演算時間が短い
べき乗演算装置を提供することKある。
べき乗演算装置を提供することKある。
本発明の原理は2、BIG)において、指&mを純2進
数に変換するとともに、底nを順次二乗計算することに
よF)、n、 n”、 n’、n’ ・・・を順次算
出し、純2進数のl″になるビットに対応する累乗値を
順次乗算してゆ(計算方法に基いている。仁れを式で表
わせば nmH($1”Qo+11’Qt−1’l”Qie”’
)t=n2°3Qo xB2mIIQh x
IgLQs X ・・・ζζK Qot Qte Qi
e・・・はmを2進数で表わしたときの各ビットの値で
あってO又はlである。例えばm!1112の鳩舎、こ
れを2進数で表わせばm−1100となるから、Q濡=
Q畠■1.Q・=Q重飄0となる。
数に変換するとともに、底nを順次二乗計算することに
よF)、n、 n”、 n’、n’ ・・・を順次算
出し、純2進数のl″になるビットに対応する累乗値を
順次乗算してゆ(計算方法に基いている。仁れを式で表
わせば nmH($1”Qo+11’Qt−1’l”Qie”’
)t=n2°3Qo xB2mIIQh x
IgLQs X ・・・ζζK Qot Qte Qi
e・・・はmを2進数で表わしたときの各ビットの値で
あってO又はlである。例えばm!1112の鳩舎、こ
れを2進数で表わせばm−1100となるから、Q濡=
Q畠■1.Q・=Q重飄0となる。
第1図に本発13E1実施例のブロック図を示す。
Xレジスターは初期値として底nを記憶し、その後は二
乗演算回路4の演算結果が転送されて記憶する。転送さ
れるごとに信号7を出力する。Aレジスタ2は初期値と
してn・−1を紀偉し、乗算回路6が演算を行うとその
乗算結果を記憶する。
乗演算回路4の演算結果が転送されて記憶する。転送さ
れるごとに信号7を出力する。Aレジスタ2は初期値と
してn・−1を紀偉し、乗算回路6が演算を行うとその
乗算結果を記憶する。
この乗算結果が転送されるごとに信号8を出力する。Y
レジスタ3は初期値として指1kmを純2進数により記
憶し、信号9又は信号7が送られてくると1ビツト右シ
フトし、最下位ピットの内容がCに入る。Cは、Cの内
容がrlJのとき信号10を出力し、「0」のとき信号
11を出力する。
レジスタ3は初期値として指1kmを純2進数により記
憶し、信号9又は信号7が送られてくると1ビツト右シ
フトし、最下位ピットの内容がCに入る。Cは、Cの内
容がrlJのとき信号10を出力し、「0」のとき信号
11を出力する。
Xレジスタ3の最上位ビットには右シフトととK「0」
が入る。二乗回路4は信号11又は信号12が送られて
くるとXレジスターの内容をとシこ1 1□ み二乗を計算し、その計算結果をXレジ
スタに医す。このようにして累乗演算を行う。乗算回路
6は(−号10が送られてくると、XレジスターとAレ
ジスタ2の内容をとシこみ乗算をし、その結果をAレジ
スタ2に戻す。この人レジスタには求めるべき来演°算
値が記憶される。0判定回路6は信号8が送られてくる
とYレジスタの全ビットが「0」かどうかを判断する。
が入る。二乗回路4は信号11又は信号12が送られて
くるとXレジスターの内容をとシこ1 1□ み二乗を計算し、その計算結果をXレジ
スタに医す。このようにして累乗演算を行う。乗算回路
6は(−号10が送られてくると、XレジスターとAレ
ジスタ2の内容をとシこみ乗算をし、その結果をAレジ
スタ2に戻す。この人レジスタには求めるべき来演°算
値が記憶される。0判定回路6は信号8が送られてくる
とYレジスタの全ビットが「0」かどうかを判断する。
全ビットがr OJI/cなれば信jij′15を出力
して演算を終了する。全ビットが「0」てなければ信号
12を出力する。
して演算を終了する。全ビットが「0」てなければ信号
12を出力する。
第2図に本発明を実施するプログラムのフローチャート
を示す。底n t−Xレジスタに、指数mをYレジスタ
にそれぞれ記憶1させ彰υ、レジスタAに初期値1を記
憶させ(財)たのち、Yレジスタを1ピツト右ジツトさ
せ(ハ)、Cの内容が「0」であるか「1」であるかを
判断する024゜「1」のときti25にいてAXX−
At’実行する。次に、Y壬0でなけれilIM、レジ
スタXの内容を自乗して(財)、再び23に戻シ、同様
の処理を繰返す。y−oになれば演算が終了する。
を示す。底n t−Xレジスタに、指数mをYレジスタ
にそれぞれ記憶1させ彰υ、レジスタAに初期値1を記
憶させ(財)たのち、Yレジスタを1ピツト右ジツトさ
せ(ハ)、Cの内容が「0」であるか「1」であるかを
判断する024゜「1」のときti25にいてAXX−
At’実行する。次に、Y壬0でなけれilIM、レジ
スタXの内容を自乗して(財)、再び23に戻シ、同様
の処理を繰返す。y−oになれば演算が終了する。
次に、210・を例に挙げて上記実施例の作用を、第3
図を参照しながら説明する。
図を参照しながら説明する。
Xレジスタに底「2」、Yレジスタに指数100の2進
数r01100100J、Aレジスタに「1」をそれぞ
れ入力する。まずCPUから信号9が出力されYレジス
タが右レフトする。Cは0となり信号11を出力する。
数r01100100J、Aレジスタに「1」をそれぞ
れ入力する。まずCPUから信号9が出力されYレジス
タが右レフトする。Cは0となり信号11を出力する。
二乗回路によりXの内容は4になり信号7を出力する。
Yレジスタが2度目の右シフトする。ここでもCは0で
あ#)信号11を出力する。二乗回路によりXは16と
なり信号7を出力する。Yレジスタは3度目の右シフト
する。ここではじめてCが1となり信号10を出力する
。乗算回路に上りA=16となり信号8を出力すゐ。Y
は未だ0でならため信号12を出力する。二乗回路によ
りXti266となシ、信号7を出力する。Yレジスタ
は一度目の右シフトを行う。ここでcttoとなり信号
11を出力すゐ。
あ#)信号11を出力する。二乗回路によりXは16と
なり信号7を出力する。Yレジスタは3度目の右シフト
する。ここではじめてCが1となり信号10を出力する
。乗算回路に上りA=16となり信号8を出力すゐ。Y
は未だ0でならため信号12を出力する。二乗回路によ
りXti266となシ、信号7を出力する。Yレジスタ
は一度目の右シフトを行う。ここでcttoとなり信号
11を出力すゐ。
二乗回路によりX−65!$36となり信号7を出力す
る。Yレジスタは5度目の右シフトを行う。
る。Yレジスタは5度目の右シフトを行う。
ここでもCは0となシ信号噛1を出力する。二乗回路に
よりX−429496729となシ、信号7を出力する
。Yレジスタは6度目の右シフトを行う。ここでCKI
となha号10を出力する。
よりX−429496729となシ、信号7を出力する
。Yレジスタは6度目の右シフトを行う。ここでCKI
となha号10を出力する。
乗算回路によシAは、
A=16X429496729m−687194767
30となり値@8を出力する。YFiOでないため信号
12を出力する。次にに二乗回路によりX=1.844
674407X101”となり信号7を出力する。Yレ
ジスタを右シフトする。つづいてCWtとなり信号10
を出力する。
30となり値@8を出力する。YFiOでないため信号
12を出力する。次にに二乗回路によりX=1.844
674407X101”となり信号7を出力する。Yレ
ジスタを右シフトする。つづいてCWtとなり信号10
を出力する。
乗算回路によりAは
A= 68719476730X1.84467440
7X10111! 1.2676606XlO” となり信88を出力する。Y−0なので信号16を出力
して演算が終了する。
7X10111! 1.2676606XlO” となり信88を出力する。Y−0なので信号16を出力
して演算が終了する。
このようにして、210・の演算が9回のルーチンプロ
グラムの繰返しによυ算出することができる。
グラムの繰返しによυ算出することができる。
第1図は本発明実施例の回路構成を示すブロック図、第
2図は本発明実施例のプログラム内容を示すフローチャ
ート、第′3図は本発明の詳細な説明図である。 1・・・Xレジスタ、 3・・・Yレジスタ、ζ4
・・・二乗回路、 5・・・乗算回路、2・・・
べき来演算値を算出するレジスタ。 特許出願人 シャープ株式会社 代 理 人 弁理士 西1)析 k−1
2図は本発明実施例のプログラム内容を示すフローチャ
ート、第′3図は本発明の詳細な説明図である。 1・・・Xレジスタ、 3・・・Yレジスタ、ζ4
・・・二乗回路、 5・・・乗算回路、2・・・
べき来演算値を算出するレジスタ。 特許出願人 シャープ株式会社 代 理 人 弁理士 西1)析 k−1
Claims (1)
- 底となる数値nを記憶するレジスタ(至)と、正の整数
の指数mを純2進数で記憶するレジスタ(7)と、上記
レジスタ(7)の内容を1ビツトづつ右シフトし最小位
ビットの内容()が0″か“l”かを判断する手段と、
上記右シフトを実行するごとにnK(ここK”Kは1,
2,4,8.−)を算出する二乗演算手段と、初期値が
l’mlであり、上記内容Ωが“1″のときに当該レジ
スタ(2)の内容に上記nKを乗算する乗算手段と、上
記レジスタ(7)の内容がOになり九ことを判断して上
記梁算結果を表示する手段を有し、nmを演算するよう
構成された整数べき乗演算装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10719082A JPS58223847A (ja) | 1982-06-21 | 1982-06-21 | 整数べき乗演算装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10719082A JPS58223847A (ja) | 1982-06-21 | 1982-06-21 | 整数べき乗演算装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS58223847A true JPS58223847A (ja) | 1983-12-26 |
Family
ID=14452746
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10719082A Pending JPS58223847A (ja) | 1982-06-21 | 1982-06-21 | 整数べき乗演算装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS58223847A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0550188A2 (en) * | 1991-12-13 | 1993-07-07 | International Business Machines Corporation | Arithmetic system for performing integer power calculations |
US5974436A (en) * | 1997-04-10 | 1999-10-26 | Mitsubishi Denki Kabushiki Kaisha | Execution processor for carrying out power calculation |
-
1982
- 1982-06-21 JP JP10719082A patent/JPS58223847A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0550188A2 (en) * | 1991-12-13 | 1993-07-07 | International Business Machines Corporation | Arithmetic system for performing integer power calculations |
JPH05250146A (ja) * | 1991-12-13 | 1993-09-28 | Internatl Business Mach Corp <Ibm> | 整数累乗処理を行なうための回路及び方法 |
US5974436A (en) * | 1997-04-10 | 1999-10-26 | Mitsubishi Denki Kabushiki Kaisha | Execution processor for carrying out power calculation |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2009229615A5 (ja) | ||
Chervyakov et al. | An approximate method for comparing modular numbers and its application to the division of numbers in residue number systems | |
KR920010183B1 (ko) | Rom테이블을 갖춘 역수연산회로 | |
CN101763338B (zh) | 一种点数可变的混合基fft/ifft实现装置及其方法 | |
JPH10510383A (ja) | シフト手段を使用した累乗回路および使用方法 | |
US20130185345A1 (en) | Algebraic processor | |
Tuckerman | The 24th Mersenne prime | |
JPH03171324A (ja) | オペランドの平方根を計算する回路及び方法 | |
US20190026602A1 (en) | Neural Network Processing Method, Apparatus, Device and Computer Readable Storage Media | |
Fathy et al. | A fast parallel modular exponentiation algorithm | |
JPS58223847A (ja) | 整数べき乗演算装置 | |
Das et al. | Implementation of four common functions on an LNS co-processor | |
RU2698413C1 (ru) | Устройство для сравнения чисел в системе остаточных классов | |
CN102353514B (zh) | 一种用于实时大气湍流参数计算的信号处理系统 | |
US9280518B2 (en) | Public key cryptography computing device | |
JP2595820B2 (ja) | ガロア拡大体演算器 | |
EP2884403A1 (en) | Apparatus and method for calculating exponentiation operations and root extraction | |
RU12477U1 (ru) | Устройство для моделирования двумерных векторов зависимых случайных величин с заданным коэффициентом корреляции | |
SU744601A1 (ru) | Процессор дл коррел ционного анализа | |
CN115328438A (zh) | 一种数据处理方法、装置及电子设备 | |
SU691848A1 (ru) | Устройство дл вычислени корн п той степени | |
SU615475A1 (ru) | Устройство дл возведени в квадрат | |
SU792261A1 (ru) | Цифровое устройство дл вычислени тригонометрических коэффициентов | |
Best | Notes on the Graeffe method of root squaring | |
SU1125619A1 (ru) | Устройство дл определени ранга числа |