RU2698413C1 - Устройство для сравнения чисел в системе остаточных классов - Google Patents

Устройство для сравнения чисел в системе остаточных классов Download PDF

Info

Publication number
RU2698413C1
RU2698413C1 RU2018141397A RU2018141397A RU2698413C1 RU 2698413 C1 RU2698413 C1 RU 2698413C1 RU 2018141397 A RU2018141397 A RU 2018141397A RU 2018141397 A RU2018141397 A RU 2018141397A RU 2698413 C1 RU2698413 C1 RU 2698413C1
Authority
RU
Russia
Prior art keywords
input
outputs
adder
output
inputs
Prior art date
Application number
RU2018141397A
Other languages
English (en)
Inventor
Анастасия Сергеевна Коржавина
Original Assignee
Анастасия Сергеевна Коржавина
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Анастасия Сергеевна Коржавина filed Critical Анастасия Сергеевна Коржавина
Priority to RU2018141397A priority Critical patent/RU2698413C1/ru
Application granted granted Critical
Publication of RU2698413C1 publication Critical patent/RU2698413C1/ru

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/02—Comparing digital values
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/60—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers
    • G06F7/72—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers using residue arithmetic

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Complex Calculations (AREA)

Abstract

Изобретение относится к вычислительной технике. Технический результат изобретения заключается в повышении быстродействия устройства для сравнения чисел в системе остаточных классов. Технический результат достигается за счет использования целочисленных интервалов, при этом не требуется выполнения медленных циклов вычислений в формате с плавающей точкой. Для этого в устройство включены следующие специфические блоки: блоки параллельного модулярного умножения на константу, многовходовые (параллельные) двоичные сумматоры, двухвходовые двоичные сумматоры, блок поразрядного сравнения модулярных чисел, блоки проверки правильности целочисленных интервальных характеристик и блоки сравнения целочисленных интервальных характеристик. 4 ил.

Description

Изобретение относится к вычислительной технике и предназначено для выполнения операции сравнения двух чисел, представленных в системе остаточных классов.
Известно устройство для сравнения чисел, представленных в системе остаточных классов, основанное на приближенном методе (А.С. RU №2503992, БИ №1, 10.01.2014), содержащее входные регистры 1, 9 для хранения чисел, схемы определения знаков чисел 2 и 8, схемы сдвига полярности 3, 7, просмотровые таблицы 5, 6 для хранения произведения констант и разрядов СОК, сумматор 10, логический элемент «ИСКЛЮЧАЮЩЕЕ ИЛИ» 4, схемы анализа знака 11. Недостаток устройства - нет возможности проверить корректность получаемого результата сравнения чисел, поскольку не учитываются ошибки округления, образующиеся при вычислении приближенной относительной величины модулярного числа.
Наиболее близким к заявленному изобретению является устройство для сравнения чисел, представленных в системе остаточных классов на основе интервально-позиционных характеристик (А.С. RU №255744, БИ №7, 16.07.2015), содержащее группы входных регистров 1, 2 для хранения сравниваемых модулярных чисел, блоки вычисления интервально-позиционной характеристики 3, 5, блок поразрядного сравнения модулярных чисел 4, блоки проверки правильности интервально-позиционных характеристик 6, 8, блок сравнения интервально-позиционных характеристик 7, схему выдачи результата сравнения 9. Однако данное устройство использует трудоемкие операции в формате с плавающей точкой с направленным округлением.
Техническим результатом заявляемого устройства для сравнения чисел в системе остаточных классов является повышение быстродействия по отношению к другим устройствам на базе приближенных методов. Представленные положения обеспечиваются использованием целочисленной интервальной арифметики, которая реализуется с использованием стандартных двоичных устройств с фиксированной точкой без необходимости выполнения направленных округлений.
Описание устройства: в основе функционирования устройства для сравнения чисел в системе остаточных классов лежит метод целочисленной интервальной оценки относительной величины модулярного числа. Рассмотрим его.
Пусть базис системы остаточных классов (СОК) задан попарно взаимно простыми модулями p1,p2, …, pn и Р - произведение всех модулей. Тогда целое число X из интервала X∈[О, Р) будет представлено в виде независимых наименьших неотрицательных остатков (вычетов) (х1,х2, …, xn), причем xi ≡ X modpi ↔ |Х|pi. Согласно Китайской теореме об остатках (КТО), позиционное значение числа, представленного в СОК остатками 〈х1 х2, …, xn〉 по основаниям р1, р2, …, pn, вычисляется по формуле
Figure 00000001
где
Figure 00000002
- мультипликативная инверсия Pi по модулю pi, i∈[1,n],
n - количество модулей.
Согласно теоретико-числовой теореме Эйлера мультипликативную инверсию
Figure 00000003
, соответствующую сравнению
Figure 00000004
, можно вычислить следующим образом
Figure 00000005
где ϕ(pi) - функция Эйлера, равная количеству целых чисел в диапазоне [1, pi], взаимно простых с pi.
Пример. Вычислим значения мультипликативных инверсий Pi по модулям pi для системы с основаниями: p1 = 65535, p2 = 65534, p3 = 65533, р4 = 65531:
Figure 00000006
Относительная величина Е(Х/Р) модулярного числа Х - это отношение его позиционного значения к произведению модулей Р, то есть
Figure 00000007
Рассмотрим следующую величину
Figure 00000008
в которой целая часть определяет коэффициент R, а дробная - значение (X/P).
Поскольку точные рациональные значения величин
Figure 00000009
а следовательно и (Х/Р), в общем случае не представимы в ЭВМ с ограниченной разрядной сеткой, возникает задача их аппроксимации. Для решения этой задачи представим все величины
Figure 00000010
в виде интервалов с направленно округленными границами в формате с фиксированной точкой, как показано на фиг. 1. Следовательно, величина (3) также может быть представлена в виде интервала.
В случае, если значения всех модулей достаточно большие, величины pi могут быть представлены одним интервалом:
Figure 00000011
Обозначим pi∈[pmin; pmax] - интервальная величина всех модулей pi.
Тогда по правилам интервальных вычислений
Figure 00000012
где ↑ говорит о том, что вычисление выполняется с округлением с избытком («вверх»),
↓ - с недостатком («вниз»).
Величины
Figure 00000013
и
Figure 00000014
могут быть вычислены заранее с определенной точностью. Как правило, величина модулей подбирается таким образом, чтобы их двоичным представлением было q-разрядное число, то есть
2q-1<pi<2q.
Тогда обратная величина удовлетворяет условию
Figure 00000015
В случае, если величина q достаточно велика, то значение величины
Figure 00000016
в формате с фиксированной точкой будет следующее:
- значение целой части равно 0;
- первые (q - 1) разрядов дробной части равны 0;
- q-й разряд равен 1;
- следующие z разрядов равны нулю;
- следующие (q+z+1)-й, (q+z+2)-й и т.д. разряды определяются непосредственно значением величины
Figure 00000017
(фиг. 2.).
Таким образом, вместо чисел с плавающей точкой, определяющих значения
Figure 00000018
и
Figure 00000019
, можно использовать числа с фиксированной точкой - целые числа с масштабирующим коэффициентом.
Величина
Figure 00000020
усеченная до q+t-1 разрядов после точки равна
Figure 00000021
,
Figure 00000022
,
где
Figure 00000023
Figure 00000024
- наибольшее целое, не более, чем
Figure 00000025
Figure 00000026
- наименьшее целое, не менее, чем
Figure 00000027
t - количество вычисляемых значащих цифр величины
Figure 00000028
Примем t=z. Тогда величины
Figure 00000029
и
Figure 00000030
соответственно будут равны
Figure 00000031
,
Figure 00000032
(фиг. 2).
Обозначим
Figure 00000033
Интервальное число
Figure 00000034
назовем целочисленной интервальной характеристикой модулярного числа X.
Поскольку
Figure 00000035
- положительные целые числа разрядностью (q+z+log2n), где n - количество модулей в базисе, то
Figure 00000036
где ⎣ ⎦ обозначает целую часть от деления на 2q+z.
Иными словами
Figure 00000037
- старшие log2 n разрядов чисел
Figure 00000038
соответственно,
Figure 00000039
- младшие q+t разрядов чисел
Figure 00000040
.Здесь Ux - целочисленный аналог относительной величины (Х/Р) модулярного числа X.
В случае, если
Figure 00000041
то
Figure 00000042
значения
Figure 00000043
корректны и могут быть использованы для сравнения модулярных чисел. Если
Figure 00000044
то необходима дополнительная информация об абсолютной величине числа: если
Figure 00000045
то
Figure 00000046
если
Figure 00000047
то
Figure 00000048
.
Абсолютную погрешность целочисленной интервальной характеристики характеризует ее диаметр
Figure 00000049
Пусть разность pmax - pmin=α, тогда
Figure 00000050
Таким образом, верхняя оценка абсолютной погрешности ИПХ не зависит от конкретного модулярного числа и равна
diamWX<2t-q⋅α+1.
Объективной мерой точности целочисленной интервальной характеристики является ее относительная ошибка
Figure 00000051
Пусть в СОК с модулями р1,р2, …, pn даны беззнаковые числа А=〈alta2,...,ап〉 и В=〈bltb2, -,bn〉. Алгоритм их сравнения с использованием целочисленных интервальных характеристик формулируется следующим образом.
Шаг 0: предварительно с использованием расширенного алгоритма Евклида вычисляются и сохраняются значения мультипликативных инверсий |Pi -1|, i∈G [1,n], n - количество модулей.
Выбираются значения
Figure 00000052
Figure 00000053
где
Figure 00000054
Figure 00000055
i ∈ [1,n], n - количество модулей,
Figure 00000056
- наибольшее целое, не более, чем
Figure 00000057
- наименьшее целое, не менее, чем
Figure 00000058
Шаг 1. Выполняется попарное сравнение остатков для исключения тривиального случая: если ai=bi для всех i ∈ [1,n], то А=В и алгоритм завершается.
Шаг 2. Вычисляются вектора значений
Figure 00000059
, i∈[1,n].
Шаг 3. Вычисляются значения
Figure 00000060
Figure 00000061
, i∈[1,n]
Шаг 4. Вычисляются верхние и нижние границы целочисленных интервальных характеристик чисел
Figure 00000062
Figure 00000063
Выделяются из значений
Figure 00000064
значения
Figure 00000065
Figure 00000066
- старшие log2 n разрядов чисел
Figure 00000067
соответственно,
Figure 00000068
- младшие q+z разрядов чисел
Figure 00000069
аналогично для второго числа, то есть
Figure 00000070
Шаг 5. Проверяется первое (необходимое) условие корректного сравнения: если
Figure 00000071
то переход к шагу 6, иначе - к шагу 7.
Шаг 6. Если
Figure 00000072
то алгоритм завершается с результатом А<В, если
Figure 00000073
то алгоритм завершается с результатом А>В. Иначе осуществляется переход к шагу 7.
Шаг 7. Если не выполнены необходимые и достаточные условия для сравнения, то есть не выполнено хотя бы одно из условий
Figure 00000074
Figure 00000075
то преобразовать числа А и В из СОК в систему со смешанными основаниями и сравнить цифры полиадических кодов, начиная со старшей, либо сформировать и выдать сигнал о невозможности сравнения чисел. Алгоритм при этом завершается.
Пример 2. Сравнить числа А=〈58765,15597,38429,19957〉 и В=〈18495,11904,64661,20480〉, представленные в СОК с модулями {65535,65534,65533,65531}. Для наглядности будем использовать десятичную, а не двоичную систему счисления, поэтому приведенный алгоритм будет иметь соответствующую десятичную интерпретацию.
0. Определим вначале все необходимые константы для заданной системы модулей:
- набор весов ортогональных базисов: {57343, 21845, 16383, 35496};
- разрядность модулей q=16, разрядность коэффициентов
Figure 00000076
: t=z=13;
- интервальный коэффициент
Figure 00000077
.
1. Числа не равны, поэтому переходим к следующему шагу.
2. Вычислим вектора значений
Figure 00000078
Figure 00000079
3. Вычислим значения
Figure 00000080
SA=17230+5199+6776+3562=32767;
SB=113+51210+21945+25026=32763.
4. Вычислим верхние и нижние границы целочисленных интервальных характеристик чисел А и В
Figure 00000081
Figure 00000082
Таким образом, SA и Sb соответствуют нижним границам целочисленных интервальных характеристик, сдвинутым на z разрядов.
Выделяем из значений
Figure 00000083
значения
Figure 00000084
Figure 00000085
Figure 00000086
Figure 00000087
5. Выполним сравнение:
Figure 00000088
следовательно, значения
Figure 00000089
и
Figure 00000090
корректны.
Figure 00000091
следовательно, значения
Figure 00000092
и
Figure 00000093
корректны.
6. Сравним
Figure 00000094
и
Figure 00000095
268427264>268427259; сравним
Figure 00000096
и
Figure 00000097
268460031>268394496.
Figure 00000098
следовательно, В<А.
Для проверки преобразуем числа в позиционную систему: А=9221825012527697935, B=9220966382894533110, В<А. Таким образом, с использованием целочисленных интервальных характеристик получен правильный результат сравнения двух близлежащих модулярных чисел (числа различаются менее чем на 0,009%).
Выполним проверку корректности вычисления относительной величины модулярных чисел. Вычисления будем производить в десятичной системе счисления. Диапазон представления модулярных чисел Р=18443648025055395869. Вычислим значение Е(А/Р), Е(В/Р) с округлением до десяти цифр после запятой. А/Р ≈ 0,5000000542, В/Р ≈ 0,4999535.
Масштабируем значения
Figure 00000099
с округлением до десяти цифр после запятой:
Figure 00000100
следовательно,
Figure 00000101
Относительная ошибка 0,009%,
Figure 00000102
Относительная ошибка 0,012%.
Предложенный алгоритм позволил получить высокоточную информацию о величине числа в модулярном представлении без использования трудоемкого преобразования в позиционную систему.
Таким образом, при целочисленной интервальной аппроксимации относительной величины модулярного числа осуществляется естественный учет погрешностей округления, не требующий применения направленных округлений и арифметики с плавающей точкой. Это позволяет простым образом контролировать корректность результата немодульной операции, вне зависимости от числа модулей СОК и их разрядности.
Схема заявляемого устройства для сравнения чисел в системе остаточных классов, функционирующего в соответствии с описанными принципами представлена на фиг.3. Устройство содержит группы входных регистров 1, 2 для хранения сравниваемых модулярных чисел, группы умножителей по модулям на константу 3, 4, параллельные многовходовые двоичные сумматоры 5, 6 для формирования нижних границ целочисленных интервальных характеристик первого и второго чисел соответственно, блок поразрядного сравнения модулярных чисел 7, двоичные сумматоры 8, 9 для формирования верхних границ целочисленных интервальных характеристик первого и второго чисел соответственно, блоки определения корректности вычисления целочисленных интервальных характеристик 10, 13 первого и второго чисел соответственно, блоки сравнения целочисленных интервальных характеристик 11, 12, схему выдачи результата сравнения 14.
Группа входных регистров 1 предназначена для хранения числа А, поступающего по шине данных 15, и содержит регистры 1.1, 1.2, …, 1.n, выходы которых соединены с информационными входами блоков 3.1, 3.2, …, 3.n и 7. В свою очередь, группа входных регистров 2 предназначена для хранения числа В, поступающего по шине данных 16, и содержит регистры 2.1, 2.2, …, 2.n, выходы которых соединены с информационнымип входами блоков 7 и 4.1, 4.2, …, 4.n. Выходы блоков 3.1,3.2, …3.n, 4.1, 4.2,…, 4.n соединены с входами блоков 5, 6 соответственно. Выход блока 7 соединен с одним из входов схемы 14. Выходы блока 5 соединены с входами блока 8, один из выходов блока 5 соединен с одним из входов блока 10, другой выход блока 5 соединен с одним из входов блока 12. Выходы блока 6 соединены с входами блока 9, один из выходов блока 6 соединен с одним из входов блока 11, другой выход блока 6 соединен с одним из входов блока 13. Один из выходов блока 8 соединен с одним из входов блока 10, другой выход блока 8 соединен с одним из входов блока 11. Один из выходов блока 9 соединен с одним из входов блока 13, другой выход блока 9 соединен с одним из входов блока 12. Выход блока 10 соединен с одним из входов схемы 14. Выходы блоков 11, 12 соединены со входами схемы 14. Выход блока 13 соединен с одним из входов схемы 14. Выходы схемы 14 соединены с шинами 17, 18, 19, 20.
Работа заявляемого устройства для сравнения чисел в системе остаточных классов осуществляется следующим образом. Сравниваемые модулярные числа А=〈а1, а2, …, an〉 и В=〈b1 b2, …, bn〉 поступают по шинам данных 15, 16 и записываются в группы регистров 1, 2 соответственно, откуда подаются на входы блока 7, который производит попарное сравнение остатков (ai, bi,), i=1, 2, ..., n, и формирует сигнал логической единицы, если все остатки попарно равны, и сигнал логического нуля в противном случае. Одновременно с этим, данные, записанные в группы регистров 1 и 2 соответственно, подаются на входы групп умножителей по модулю на константу 3 и 4 соответственно, далее вычисленные значения подаются на параллельные многовходовые сумматоры 5 и 6 соответственно, где вычисляются смещенные нижние границы целочисленных интервальных характеристик SA и SB соответственно. Вычисленные значения смещенных нижних границ целочисленных интервальных характеристик SA и SB подаются на входы двоичных сумматоров 8 и 9 соответственно, причем значение SA подается на старшие разряды первого входа двоичного сумматора 8 со сдвигом на z разрядов, на младшие z разрядов первого входа двоичного сумматора 8 подается логический ноль, значение SA подается на младшие разряды второго входа двоичного сумматора 8, на старшие разряды второго входа двоичного сумматора 8 подается логический ноль, значение SB подается на старшие разряды первого входа двоичного сумматора 9 со сдвигом на z разрядов, на младшие z разрядов первого входа двоичного сумматора 9 подается логический ноль, значение SB подается на младшие разряды второго входа двоичного сумматора 9, на старшие разряды второго входа двоичного сумматора 9 подается логический ноль. Таким образом вычисляются значения верхних границ целочисленных интервальных характеристик. Старшие log2 n разрядов параллельного многовходового сумматора 5 и старшие log2 n разрядов двоичного сумматора 8 подаются на входы блока определения корректности вычисления целочисленных интервальных характеристик 10, при этом, если значения на обоих входах блока 10 равны, то на выходе формируется сигнал логической единицы, иначе - логического ноля. Аналогичным образом работает блок определения корректности вычисления целочисленных интервальных характеристик 13. Старшие log2 n разрядов параллельного многовходового сумматора 6 и старшие log2 n разрядов двоичного сумматора 9 подаются на входы блока определения корректности вычисления целочисленных интервальных характеристик 13, при этом, если значения на обоих входах блока 13 равны, то на выходе формируется сигнал логической единицы, иначе - логического ноля. Младшие (z+q) разрядов параллельного многовходового сумматора 5 и младшие (z+q) разрядов двоичного сумматора 8 подаются на входы блока сравнения целочисленных интервальных характеристик 11, при этом, если значение на первом входе блока 11 меньше значения на втором входе блока 11, то на выходе формируется сигнал логической единицы, иначе - логического ноля. Младшие (z+q) разрядов параллельного многовходового сумматора 6 и младшие (z+q) разрядов двоичного сумматора 9 подаются на входы блока сравнения целочисленных интервальных характеристик 12, при этом, если значение на первом входе блока 12 больше значения на втором входе блока 12, то на выходе формируется сигнал логической единицы, иначе - логического ноля. Результаты работы блоков 10, 11, 12, 13 подаются на соответствующие входы схемы выдачи результата сравнения. Работа схемы 14 осуществляется следующим образом: если на входе, соответствующем выходу блока 7, установлена логическая единица, то подается сигнал на шину 17, свидетельствующий о том, что А=В. Иначе анализируются входы, соответствующие выходам блоков 10 и 13: если хотя бы на одном из них установлен логический ноль, то подается сигнал на шину 20, свидетельствующий о том, что результат сравнения чисел А и В не может быть определен в силу недостаточной точности вычисления их целочисленных интервальных характеристик. Иначе анализируются входы, соответствующие выходам блоков 11 и 12: если на входе, соответствующем выходу блока 11 установлена логическая единица, а на входе, соответствующем выходу блока 12, установлен логический ноль, то А<В и подается сигнал на шину 18; если на входе, соответствующем выходу блока 11 установлен логический ноль, а на входе, соответствующем выходу блока 12, установлена логическая единица, то А>В и подается сигнал на шину 19. Иначе подается сигнал на шину 20, свидетельствующий о том, что результат сравнения чисел А и В не может быть определен в силу недостаточной точности вычисления их целочисленных интервальных характеристик.
Пример работы заявляемого устройства для сравнения чисел в системе остаточных классов представлен на фиг. 4. Сравнивались числа А=〈58765,15597,38429,19957〉 и В=〈18495,11904,64661,20480〉, представленные в СОК с модулями {65535,65534,65533,65531}.
Трудоемкость заявляемого устройства оценивается следующим образом. Пусть СОК задана n модулями. Тогда для сравнения чисел А и В при условии, что они не равны, требуется выполнить следующие операции: по одной операции модулярного умножения на каждом из n параллельных умножителей по модулю на константу в блоках 3, 4 одновременно; log2 n операций для вычисления суммы в блоках 5 и 6; по одной операции позиционного сложения в блоках 8, 9 одновременно; по одной операции позиционного сравнения в блоках 10, 11, 12, 13 одновременно. Схема сравнения в блоке 7 позволяет одновременно сравнивать все разряды чисел, причем сравнение производится одновременно с выполнением остальных операций, поэтому время выполнения поразрядного сравнения не учитывается. Схема интерпретации результата 14 построена на базе логических элементов и не требует выполнения дополнительных арифметических операций.
Таким образом, сравнение двух неравных чисел, представленных в n-модульной СОК, будет выполнено за 2+log2n+1+1=log2n+3 операций. Для сравнения чисел с помощью устройствана основе вещественных интервальных позиционных характеристик требуется 6n+7 операций. Следовательно, эффект повышения быстродействия от использования заявляемого устройства может достигать в среднем
Figure 00000103
Figure 00000104
раз, где n - количество модулей СОК.

Claims (1)

  1. Устройство для сравнения чисел в системе остаточных классов, отличающееся тем, что содержит первую и вторую группы входных регистров, каждая из которых состоит из n регистров, хранящих сравниваемые модулярные числа А и В, первую и вторую группы умножителей по модулю на константу, каждый из которых состоит из n умножителей по модулю на константу, первый и второй параллельные многовходовые сумматоры, каждый из которых имеет n информационных входов и два выхода, первый и второй двоичные сумматоры, каждый из которых имеет два входа и два выхода, блок поразрядного сравнения модулярных чисел, имеющий 2n информационных входов и один выход, первый и второй двоичные сумматоры, каждый из которых имеет два информационных входа и два выхода, первый и второй блоки проверки корректности вычисления целочисленной интервальной характеристики, каждый из которых имеет два информационных входа и один выход, первый и второй блоки сравнения целочисленных интервальных характеристик, каждый из которых имеет два информационных входа и один выход, схему выдачи результата сравнения, имеющую пять входов и четыре выхода, причем выходы регистров первой группы соединены с первыми n информационными входами блока поразрядного сравнения модулярных чисел и с информационными входами первой группы умножителей по модулю на константу, выходы регистров второй группы соединены со вторыми n информационными входами блока поразрядного сравнения модулярных чисел и с информационными входами второй группы умножителей по модулю на константу, выход блока поразрядного сравнения модулярных чисел соединен с первым входом схемы выдачи результата сравнения, выходы первой группы умножителей по модулю на константу соединены с информационными входами первого параллельного многовходового сумматора, выходы второй группы умножителей по модулю на константу соединены с информационными входами второго параллельного многовходового сумматора, первый и второй выходы первого параллельного многовходового сумматора соединены с первым и вторым входами первого двоичного сумматора, причем первый и второй выходы первого параллельного многовходового сумматора соединены со старшими разрядами первого входа первого двоичного сумматора, на младшие z разрядов при этом подается логический ноль, первый и второй выходы первого параллельного многовходового сумматора соединены с младшими разрядами второго входа первого двоичного сумматора, на старшие разряды при этом подается логический ноль, первый и второй выходы второго параллельного многовходового сумматора соединены с первым и вторым входами второго двоичного сумматора, причем первый и второй выходы второго параллельного многовходового сумматора соединены со старшими разрядами первого входа второго двоичного сумматора, на младшие z разрядов при этом подается логический ноль, первый и второй выходы второго параллельного многовходового сумматоры соединены с младшими разрядами второго входа второго двоичного сумматора, на старшие разряды при этом подается логический ноль, первый выход первого параллельного многовходового сумматора соединен с первым входом первого блока проверки корректности вычисления целочисленной интервальной характеристики, второй выход первого параллельного многовходового сумматора соединен с первым входом второго блока сравнения целочисленных интервальных характеристик, первый выход второго параллельного многовходового сумматора соединен с первым входом второго блока проверки корректности вычисления целочисленной интервальной характеристики, второй выход второго параллельного многовходового сумматора соединен со вторым входом первого блока сравнения целочисленных интервальных характеристик, первый выход первого двоичного сумматора соединен со вторым входом первого блока проверки корректности вычисления целочисленной интервальной характеристики, второй выход первого двоичного сумматора соединен с первым входом первого блока сравнения целочисленных интервальных характеристик, первый выход второго двоичного сумматора соединен со вторым входом второго блока проверки корректности вычисления целочисленной интервальной характеристики, второй выход второго двоичного сумматора соединен со вторым входом второго блока сравнения целочисленных интервальных характеристик, выходы первого и второго блоков проверки корректности вычисления целочисленной интервальной характеристики соединены со вторым и третьим входами схемы выдачи результата сравнения, выходы первого и второго блоков сравнения целочисленных интервальных характеристик соединены с четвертым и пятым входами схемы выдачи результата сравнения, выходы схемы выдачи результата сравнения являются выходами устройства для сравнения чисел в системе остаточных классов: «А=В», «А>В», «А<В», «Результат сравнения не определен».
RU2018141397A 2018-11-26 2018-11-26 Устройство для сравнения чисел в системе остаточных классов RU2698413C1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU2018141397A RU2698413C1 (ru) 2018-11-26 2018-11-26 Устройство для сравнения чисел в системе остаточных классов

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU2018141397A RU2698413C1 (ru) 2018-11-26 2018-11-26 Устройство для сравнения чисел в системе остаточных классов

Publications (1)

Publication Number Publication Date
RU2698413C1 true RU2698413C1 (ru) 2019-08-26

Family

ID=67733750

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2018141397A RU2698413C1 (ru) 2018-11-26 2018-11-26 Устройство для сравнения чисел в системе остаточных классов

Country Status (1)

Country Link
RU (1) RU2698413C1 (ru)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2751992C1 (ru) * 2020-10-22 2021-07-21 федеральное государственное автономное образовательное учреждение высшего образования "Северо-Кавказский федеральный университет" Устройство сравнения чисел, представленных в системе остаточных классов

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013176852A1 (en) * 2012-05-19 2013-11-28 Eric Olsen Residue number arithmetic logic unit
RU2503992C2 (ru) * 2011-09-27 2014-01-10 Федеральное государственное автономное образовательное учреждение высшего профессионального образования "Северо-Кавказский федеральный университет" Устройство для сравнения чисел, представленных в системе остаточных классов
RU2557444C1 (ru) * 2014-07-16 2015-07-20 Федеральное государственное бюджетное образовательное учреждение высшего образования "Вятский государственный университет" Устройство для сравнения чисел в системе остаточных классов на основе интервально-позиционных характеристик
RU2559771C2 (ru) * 2013-10-30 2015-08-10 Федеральное государственное автономное образовательное учреждение высшего профессионального образования "Северо-Кавказский федеральный университет" Устройство для основного деления модулярных чисел

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2503992C2 (ru) * 2011-09-27 2014-01-10 Федеральное государственное автономное образовательное учреждение высшего профессионального образования "Северо-Кавказский федеральный университет" Устройство для сравнения чисел, представленных в системе остаточных классов
WO2013176852A1 (en) * 2012-05-19 2013-11-28 Eric Olsen Residue number arithmetic logic unit
US20150339103A1 (en) * 2012-05-19 2015-11-26 Eric B. Olsen Product summation apparatus for a residue number arithmetic logic unit
RU2559771C2 (ru) * 2013-10-30 2015-08-10 Федеральное государственное автономное образовательное учреждение высшего профессионального образования "Северо-Кавказский федеральный университет" Устройство для основного деления модулярных чисел
RU2557444C1 (ru) * 2014-07-16 2015-07-20 Федеральное государственное бюджетное образовательное учреждение высшего образования "Вятский государственный университет" Устройство для сравнения чисел в системе остаточных классов на основе интервально-позиционных характеристик

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2751992C1 (ru) * 2020-10-22 2021-07-21 федеральное государственное автономное образовательное учреждение высшего образования "Северо-Кавказский федеральный университет" Устройство сравнения чисел, представленных в системе остаточных классов

Similar Documents

Publication Publication Date Title
EP0149248B1 (en) Method and apparatus for division using interpolation approximation
KR940010806B1 (ko) 연산처리 방법과 연산처리장치
US11163533B2 (en) Floating point unit for exponential function implementation
US20070233769A1 (en) A Scalable, Faster Method and Apparatus for Montgomery Multiplication
CN104254833A (zh) 基于向量和标量的模取幂
RU2698413C1 (ru) Устройство для сравнения чисел в системе остаточных классов
RU2439667C1 (ru) Процессор повышенной достоверности функционирования
RU2557444C1 (ru) Устройство для сравнения чисел в системе остаточных классов на основе интервально-позиционных характеристик
JP2502836B2 (ja) 除算回路の前処理装置
Bernstein How to find smooth parts of integers
CN108153513B (zh) 前导零预测
RU2318239C1 (ru) Нейронная сеть для деления чисел, представленных в системе остаточных классов
RU2557446C1 (ru) Устройство для определения знаков чисел в системе остаточных классов
US8417761B2 (en) Direct decimal number tripling in binary coded adders
Kinoshita et al. Floating-point arithmetic algorithms in the symmetric residue number system
RU2666285C1 (ru) Способ организации выполнения операции умножения двух чисел в модулярно-логарифмическом формате представления с плавающей точкой на гибридных многоядерных процессорах
Vazquez et al. Redundant floating-point decimal CORDIC algorithm
WO2020161470A1 (en) Anchored data element conversion
KR940008611B1 (ko) Ieee 754-1985 표준에 따라서 라운딩한 2진 부동 소숫점 연산
RU2751992C1 (ru) Устройство сравнения чисел, представленных в системе остаточных классов
CN104636113A (zh) 一种计算机处理大整数的算法
JPH09128213A (ja) ブロックフローティング処理システムおよび方法
RU2747371C1 (ru) Устройство определения знака числа, представленного в системе остаточных классов
CN104636112A (zh) 一种具有基于字符串处理的大整数算法的装置
PETRY et al. Division techniques for integers of the form 2n±1

Legal Events

Date Code Title Description
MM4A The patent is invalid due to non-payment of fees

Effective date: 20201127