RU2747371C1 - Устройство определения знака числа, представленного в системе остаточных классов - Google Patents

Устройство определения знака числа, представленного в системе остаточных классов Download PDF

Info

Publication number
RU2747371C1
RU2747371C1 RU2020134778A RU2020134778A RU2747371C1 RU 2747371 C1 RU2747371 C1 RU 2747371C1 RU 2020134778 A RU2020134778 A RU 2020134778A RU 2020134778 A RU2020134778 A RU 2020134778A RU 2747371 C1 RU2747371 C1 RU 2747371C1
Authority
RU
Russia
Prior art keywords
modulo
inputs
multiplication
adders
stage
Prior art date
Application number
RU2020134778A
Other languages
English (en)
Inventor
Михаил Григорьевич Бабенко
Виктор Андреевич Кучуков
Original Assignee
федеральное государственное автономное образовательное учреждение высшего образования "Северо-Кавказский федеральный университет"
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by федеральное государственное автономное образовательное учреждение высшего образования "Северо-Кавказский федеральный университет" filed Critical федеральное государственное автономное образовательное учреждение высшего образования "Северо-Кавказский федеральный университет"
Priority to RU2020134778A priority Critical patent/RU2747371C1/ru
Application granted granted Critical
Publication of RU2747371C1 publication Critical patent/RU2747371C1/ru

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/60—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers
    • G06F7/72—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers using residue arithmetic

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Complex Calculations (AREA)

Abstract

Изобретение относится к области вычислительной техники. Техническим результатом является увеличение скорости и точности вычислений определения знака чисел, представленных в системе остаточных классов. Раскрыто устройство определения знака числа, представленного в системе остаточных классов, содержащеевходов остатка, где– количество модулейсистемы остаточных классов,регистров для хранения разрядов исходного числа,блоков умножения, где входы остатка подключены к входам соответствующих регистров для хранения разрядов исходного числа, при этом в него введенывычислительных ступеней, при этом-я вычислительная ступень, где, содержитсумматоров по модулюиблоков умножения на весапо модулю, гдеи– мультипликативная инверсия модуляпо модулюи модули упорядочены по возрастанию иявляется степенью 2, в первой вычислительной ступени первые информационные входы-х сумматоров по модулючерез инверторы подключены к выходу первого регистра для хранения разрядов исходного числа, вторые информационные входы-х сумматоров по модулюподключены к выходам-х регистров для хранения разрядов исходного числа, на входы переносов-х сумматоров по модулюподается сигнал логической единицы, выходы-х сумматоров по модулюподключены ко входам соответствующих блоков умножения на весапо модулю,, в-x вычислительных ступенях,, первые информационные входы-х сумматоров по модулючерез инверторы подключены к выходу первого блока умножения на весапо модулю-й вычислительной ступени, вторые информационные входы-х сумматоров по модулюподключены к выходам-х блоков умножения на весапо модулю-й вычислительной ступени, на входы переносов-х сумматоров по модулюподается сигнал логической единицы, выходы-х сумматоров по модулюподключены к входам-х блоков умножения на весапо модулю,старший бит выхода блока умножения на веса-й вычислительной ступени является выходом знака устройства. 1 ил.

Description

Изобретение относится к вычислительной технике и предназначено для определения знака числа, представленного в системе остаточных классов.
Известно устройство для определения знаков чисел в системе остаточных классов (патент РФ 2557446, опубл. 20.07.2015), содержащее группу входных регистров для хранения числа, представленного в коде симметричной системы остаточных классов, энергонезависимые регистры для хранения интервально-позиционной характеристики константы - наибольшего положительного числа в симметричной системе остаточных классов, блок вычисления интервально-позиционной характеристики, блок проверки правильности интервально-позиционной характеристики, блок сравнения интервально-позиционных характеристик, двухвходовой двоичный дешифратор.
Недостатком данного устройства является использование ресурсоемких операций деления с числами с плавающей точкой, что снижает скорость работы и требует округлений.
Наиболее близким к заявленному изобретению является устройство для определения знака модулярного числа (патент РФ 2503995, опубл. 10.01.2014), содержащее входные регистры для хранения разрядов исходного числа, блоки умножения, выполненные в виде памяти для хранения произведений
Figure 00000001
и параллельный сумматор.
Недостатком данного устройства является низкая точность, связанная с представлением чисел в формате с плавающей точкой, а именно с ошибками округления.
Техническим результатом заявляемого изобретения является увеличение скорости и точности вычислений определения знака чисел, представленных в системе остаточных классов.
Данный технический результат достигается тем, что в устройство определения знака числа, представленного в системе остаточных классов, содержащее
Figure 00000002
входов остатка, где
Figure 00000002
- количество модулей
Figure 00000003
системы остаточных классов,
Figure 00000002
регистров для хранения разрядов исходного числа,
Figure 00000002
блоков умножения, где входы остатка подключены к входам соответствующих регистров для хранения разрядов исходного числа, введены
Figure 00000004
вычислительная ступень, при этом
Figure 00000005
я вычислительная ступень, где
Figure 00000006
, содержит
Figure 00000007
сумматоров по модулю
Figure 00000008
и
Figure 00000007
блоков умножения на веса
Figure 00000009
по модулю
Figure 00000008
, где
Figure 00000010
и
Figure 00000009
- мультипликативная инверсия модуля
Figure 00000003
по модулю
Figure 00000008
и модули упорядочены по возрастанию и
Figure 00000011
является степенью 2, в первой вычислительной ступени первые информационные входы
Figure 00000005
х сумматоров по модулю
Figure 00000012
через инверторы подключены к выходу первого регистра для хранения разрядов исходного числа, вторые информационные входы
Figure 00000005
х сумматоров по модулю
Figure 00000012
подключены к выходам
Figure 00000013
)-х регистров для хранения разрядов исходного числа, на входы переносов
Figure 00000005
х сумматоров по модулю
Figure 00000012
подается сигнал логической единицы, выходы
Figure 00000005
х сумматоров по модулю
Figure 00000012
подключены ко входам соответствующих блоков умножения на веса
Figure 00000014
по модулю
Figure 00000012
,
Figure 00000006
, в
Figure 00000005
x вычислительных ступенях,
Figure 00000015
, первые информационные входы
Figure 00000016
х сумматоров по модулю
Figure 00000017
через инверторы подключены к выходу первого блока умножения на веса
Figure 00000018
по модулю
Figure 00000003
Figure 00000019
-ой вычислительной ступени, вторые информационные входы
Figure 00000016
х сумматоров по модулю
Figure 00000017
подключены к выходам
Figure 00000020
-ых блоков умножения на веса
Figure 00000021
по модулю
Figure 00000017
Figure 00000019
-ой вычислительной ступени, на входы переносов
Figure 00000016
х сумматоров по модулю
Figure 00000017
подается сигнал логической единицы, выходы
Figure 00000016
х сумматоров по модулю
Figure 00000017
подключены к входам
Figure 00000022
-ых блоков умножения на веса
Figure 00000023
по модулю
Figure 00000017
,
Figure 00000024
старший бит выхода блока умножения на веса
Figure 00000025
Figure 00000026
-й вычислительной ступени является выходом знака устройства.
Сущность изобретения основана на следующем математическом аппарате. В системе остаточных классов (СОК) любое число
Figure 00000027
однозначно представляется набором остатков
Figure 00000028
от деления числа
Figure 00000029
на взаимно простые модули СОК
Figure 00000003
, где
Figure 00000030
,
Figure 00000031
- рабочий диапазон СОК,
Figure 00000032
. Возьмем систему остаточных классов с модулями
Figure 00000033
. Знак в системе остаточных классов чаще всего вводится разбиением диапазона на две части, тогда с учетом динамического диапазона
Figure 00000034
в СОК можно представить числа
Figure 00000035
, если
Figure 00000034
четное.
Функция определения знака числа, представленного в СОК, определяется следующим образом:
Figure 00000036
Таким образом
Figure 00000037
можно представить в виде:
Figure 00000038
Используя свойство
Figure 00000039
и формулу (1) определение знака сводится двухэтапному алгоритму: первый этап - деление на
Figure 00000040
, второй этап - деление на
Figure 00000041
, формально математически определяется следующей формулой
Figure 00000042
Запишем процесс определения в виде алгоритма:
Алгоритм 1. Определение знака числа
Вход:
Figure 00000043
- модули СОК
Figure 00000044
- представление числа
Figure 00000029
в СОК
Figure 00000045
- синоптические веса
Выход:
Figure 00000046
- положительное число,
Figure 00000047
- отрицательное число
1. Для
Figure 00000048
от
Figure 00000047
до
Figure 00000004
выполнять:
1.1. Для
Figure 00000022
от
Figure 00000049
до
Figure 00000002
выполнять: \\ деление на
Figure 00000003
1.1.1.
Figure 00000050
2. Возвратить
Figure 00000051
На первом этапе вычисляется
Figure 00000052
с помощью
Figure 00000004
деления на модули СОК
Figure 00000053
соответственно. На втором этапе вычисляется
Figure 00000054
.
Устройство поясняется фигурой 1, которая содержит
Figure 00000002
входов остатка 1.1-1.n, которые соединены с
Figure 00000002
регистрами для хранения разрядов исходного числа 2.1-2.n. Устройство содержит n-1 вычислительных ступеней, при этом
Figure 00000048
-я вычислительная ступень, где
Figure 00000006
, содержит
Figure 00000007
сумматоров по модулю
Figure 00000008
3.i.1 - 3.i.n-i и
Figure 00000007
блоков умножения на веса
Figure 00000009
по модулю
Figure 00000008
4.i.1 - 4.i.n-i, где
Figure 00000055
и
Figure 00000009
- мультипликативная инверсия модуля
Figure 00000003
по модулю
Figure 00000008
. В первой вычислительной ступени первые информационные входы
Figure 00000005
х сумматоров по модулю
Figure 00000012
3.1.1 - 3.1.n-1 через инверторы подключены к выходу первого регистра для хранения разрядов исходного числа 2.1, вторые информационные входы
Figure 00000005
х сумматоров по модулю
Figure 00000012
3.1.1 - 3.1.n-1 подключены к выходам соответствующих
Figure 00000013
)-х регистров для хранения разрядов исходного числа 2.2-2.n, на входы переносов
Figure 00000005
х сумматоров по модулю
Figure 00000012
3.1.1 - 3.1.n-1 подается сигнал логической единицы, выходы
Figure 00000005
х сумматоров по модулю
Figure 00000012
3.1.1 - 3.1.n-1 подключены ко входам соответствующих блоков умножения на веса
Figure 00000014
по модулю
Figure 00000012
4.1.1 - 4.1.n-1,
Figure 00000006
. Во второй вычислительной ступени первые информационные входы
Figure 00000005
х сумматоров по модулю
Figure 00000056
3.2.1 - 3.2.n-2 через инверторы подключены к выходу первого блока умножения на веса
Figure 00000057
по модулю
Figure 00000058
первой ступени, вторые информационные входы
Figure 00000005
х сумматоров по модулю
Figure 00000056
3.2.1 - 3.2.n-2 подключены к выходам соответствующих
Figure 00000059
-ых блоков умножения на веса
Figure 00000060
по модулю
Figure 00000056
первой ступени, на входы переносов
Figure 00000005
х сумматоров по модулю
Figure 00000056
3.2.1 - 3.2.n-2 второй ступени подается сигнал логической единицы, выходы
Figure 00000005
х сумматоров по модулю
Figure 00000056
3.2.1 - 3.2.n-2 второй ступени подключены ко входам соответствующих
Figure 00000048
-ых блоков умножения на веса
Figure 00000061
по модулю
Figure 00000056
4.2.1 - 4.2.n-2,
Figure 00000062
. И так далее, на
Figure 00000004
вычислительной ступени первый информационный вход сумматора по модулю
Figure 00000011
3.n-1.1 через инвертор подключен к выходу первого блока умножения на веса
Figure 00000063
по модулю
Figure 00000064
4.n-2.1
Figure 00000065
-й ступени, второй информационный вход сумматора по модулю
Figure 00000011
3.n-1.1 подключен к выходу второго блока умножения на веса
Figure 00000066
по модулю
Figure 00000011
4.n-2.2
Figure 00000065
-й ступени , на вход переноса поступает сигнал логической единицы, а выход соединен со входом первого блока умножения на веса
Figure 00000025
по модулю
Figure 00000011
4.n-1.1
Figure 00000026
-й ступени, старший бит выхода которого является выходом знака 5.
При этом блоки 4 умножения на веса
Figure 00000009
по модулю
Figure 00000008
могут быть выполнены как в виде памяти, так и в виде вычислительных устройств. Сумматоры 3 по модулю
Figure 00000003
за счет инвертирования сигнала с одного из входов и сигнала логической единицы на входе переноса фактически выполняют операцию вычитания.
На основе примера рассмотрим работу устройства.
Пусть задана система остаточных классов с модулями
Figure 00000067
. Тогда количество входов остатка 1 и регистров для хранения разрядов исходного числа 2 равно 4, а количество вычислительных ступеней равно 3. Для них веса, на которые происходит умножение в блоках 4 умножения на веса
Figure 00000009
по модулю
Figure 00000008
равны
Figure 00000068
,
Figure 00000069
,
Figure 00000070
Figure 00000071
,
Figure 00000072
Figure 00000073
.
Пусть на входы 1.1-1.4 поступает число
Figure 00000074
, тогда в регистрах для хранения разрядов исходного числа 2.1-2.4 будут храниться соответственно числа 16, 18, 22, 15.
В первом сумматоре 3.1.1 по модулю
Figure 00000058
первой вычислительной ступени выполняется операция вычитания из значения 18 второго регистра для хранения разрядов исходного числа 2.2 значения 16 первого регистра для хранения разрядов исходного числа 2.1, на выход сумматора 3.1.1 по модулю
Figure 00000058
поступает значение 2. Во втором сумматоре 3.1.2 по модулю
Figure 00000075
первой вычислительной ступени выполняется операция вычитания из значения 22 третьего регистра для хранения разрядов исходного числа 2.3 значения 16 первого регистра для хранения разрядов исходного числа 2.1, на выход сумматора 3.1.2 по модулю
Figure 00000075
поступает значение 6. В третьем сумматоре 3.1.3 по модулю
Figure 00000076
первой вычислительной ступени выполняется операция вычитания из значения 15 четвертого регистра для хранения разрядов исходного числа 2.4 значения 16 первого регистра для хранения разрядов исходного числа 2.1, на выход сумматора 3.1.3 по модулю
Figure 00000076
поступает значение 31.
В первом блоке умножения на веса
Figure 00000057
по модулю
Figure 00000058
4.1.1 первой ступени происходит умножение по модулю значения 2 с выхода сумматора 3.1.1 по модулю
Figure 00000058
на сохраненное значение веса
Figure 00000077
, т.е.
Figure 00000078
. Во втором блоке умножения на веса
Figure 00000079
по модулю
Figure 00000075
4.1.2 первой ступени происходит умножение по модулю значения 6 с выхода сумматора 3.1.2 по модулю
Figure 00000075
на сохраненное значение веса
Figure 00000080
, т.е.
Figure 00000081
. Во третьем блоке умножения на веса
Figure 00000082
по модулю
Figure 00000076
4.1.3 первой ступени происходит умножение по модулю значения 31 с выхода сумматора 3.1.3 по модулю
Figure 00000076
на сохраненное значение веса
Figure 00000083
, т.е.
Figure 00000084
.
В первом сумматоре 3.2.1 по модулю
Figure 00000075
второй вычислительной ступени выполняется операция вычитания из значения 22 второго блока умножения на веса
Figure 00000079
по модулю
Figure 00000075
4.1.2 первой ступени значения 18 первого блока умножения на веса
Figure 00000057
по модулю
Figure 00000058
первой ступени, на выход первого сумматора 3.2.1 по модулю
Figure 00000075
поступает значение 4. Во втором сумматоре 3.2.2 по модулю
Figure 00000076
второй вычислительной ступени выполняется операция вычитания из значения 15 третьего блока умножения на веса
Figure 00000082
по модулю
Figure 00000076
4.1.3 первой ступени значения 18 первого блока умножения на веса
Figure 00000057
по модулю
Figure 00000058
первой ступени, на выход второго сумматора 3.2.2 по модулю
Figure 00000076
поступает значение 29.
В первом блоке умножения на веса
Figure 00000085
по модулю
Figure 00000075
4.2.1 второй ступени происходит умножение по модулю значения 4 с выхода первого сумматора 3.2.1 по модулю
Figure 00000075
на сохраненное значение веса
Figure 00000086
, т.е.
Figure 00000087
. Во втором блоке умножения на веса
Figure 00000088
по модулю
Figure 00000076
4.2.2 второй ступени происходит умножение по модулю значения 29 с выхода второго сумматора 3.2.2 по модулю
Figure 00000076
второй ступени на сохраненное значение веса
Figure 00000089
, т.е.
Figure 00000090
.
В первом сумматоре 3.3.1 по модулю
Figure 00000076
третьей вычислительной ступени выполняется операция вычитания из значения 15 второго блока умножения на веса
Figure 00000088
по модулю
Figure 00000076
4.2.2 первой ступени значения 22 первого блока умножения на веса
Figure 00000085
по модулю
Figure 00000075
второй ступени, на выход первого сумматора 3.3.1 по модулю
Figure 00000076
поступает значение 25.
В первом блоке умножения на веса
Figure 00000091
по модулю
Figure 00000076
4.4.1 третьей ступени происходит умножение по модулю значения 25 с выхода первого сумматора 3.3.1 по модулю
Figure 00000076
на сохраненное значение веса
Figure 00000092
, т.е.
Figure 00000093
. В двоичной системе счисления данное число равно 01111 и на выход знака 5 подается старший бит 0.
Таким образом, в СОК с модулями
Figure 00000067
число
Figure 00000074
положительное.
Рассмотрим другой пример:
Figure 00000094
тогда в регистрах для хранения разрядов исходного числа 2.1-2.4 будут храниться соответственно числа 0, 0, 0, 16.
В первом сумматоре 3.1.1 по модулю
Figure 00000058
первой вычислительной ступени выполняется операция вычитания из значения 0 второго регистра для хранения разрядов исходного числа 2.2 значения 0 первого регистра для хранения разрядов исходного числа 2.1, на выход сумматора 3.1.1 по модулю
Figure 00000058
поступает значение 0. Во втором сумматоре 3.1.2 по модулю
Figure 00000075
первой вычислительной ступени выполняется операция вычитания из значения 0 третьего регистра для хранения разрядов исходного числа 2.3 значения 0 первого регистра для хранения разрядов исходного числа 2.1, на выход сумматора 3.1.2 по модулю
Figure 00000075
поступает значение 0. В третьем сумматоре 3.1.3 по модулю
Figure 00000076
первой вычислительной ступени выполняется операция вычитания из значения 16 четвертого регистра для хранения разрядов исходного числа 2.4 значения 0 первого регистра для хранения разрядов исходного числа 2.1, на выход сумматора 3.1.3 по модулю
Figure 00000076
поступает значение 16.
В первом блоке умножения на веса
Figure 00000057
по модулю
Figure 00000058
4.1.1 первой ступени происходит умножение по модулю значения 0 с выхода сумматора 3.1.1 по модулю
Figure 00000058
на сохраненное значение веса
Figure 00000077
, т.е.
Figure 00000095
. Во втором блоке умножения на веса
Figure 00000079
по модулю
Figure 00000075
4.1.2 первой ступени происходит умножение по модулю значения 0 с выхода сумматора 3.1.2 по модулю
Figure 00000075
на сохраненное значение веса
Figure 00000080
, т.е.
Figure 00000096
. Во третьем блоке умножения на веса
Figure 00000082
по модулю
Figure 00000076
4.1.3 первой ступени происходит умножение по модулю значения 16 с выхода сумматора 3.1.3 по модулю
Figure 00000076
на сохраненное значение веса
Figure 00000083
, т.е.
Figure 00000097
.
В первом сумматоре 3.2.1 по модулю
Figure 00000075
второй вычислительной ступени выполняется операция вычитания из значения 0 второго блока умножения на веса
Figure 00000079
по модулю
Figure 00000075
4.1.2 первой ступени значения 0 первого блока умножения на веса
Figure 00000057
по модулю
Figure 00000058
первой ступени, на выход первого сумматора 3.2.1 по модулю
Figure 00000075
поступает значение 0. Во втором сумматоре 3.2.2 по модулю
Figure 00000076
второй вычислительной ступени выполняется операция вычитания из значения 16 третьего блока умножения на веса
Figure 00000082
по модулю
Figure 00000076
4.1.3 первой ступени значения 0 первого блока умножения на веса
Figure 00000057
по модулю
Figure 00000058
первой ступени, на выход второго сумматора 3.2.2 по модулю
Figure 00000076
поступает значение 16.
В первом блоке умножения на веса
Figure 00000085
по модулю
Figure 00000075
4.2.1 второй ступени происходит умножение по модулю значения 0 с выхода первого сумматора 3.2.1 по модулю
Figure 00000075
на сохраненное значение веса
Figure 00000086
, т.е.
Figure 00000098
. Во втором блоке умножения на веса
Figure 00000088
по модулю
Figure 00000076
4.2.2 второй ступени происходит умножение по модулю значения 16 с выхода второго сумматора 3.2.2 по модулю
Figure 00000076
второй ступени на сохраненное значение веса
Figure 00000089
, т.е.
Figure 00000099
.
В первом сумматоре 3.3.1 по модулю
Figure 00000076
третьей вычислительной ступени выполняется операция вычитания из значения 16 второго блока умножения на веса
Figure 00000088
по модулю
Figure 00000076
4.2.2 первой ступени значения 0 первого блока умножения на веса
Figure 00000085
по модулю
Figure 00000075
второй ступени, на выход первого сумматора 3.3.1 по модулю
Figure 00000076
поступает значение 16.
В первом блоке умножения на веса
Figure 00000091
по модулю
Figure 00000076
4.4.1 третьей ступени происходит умножение по модулю значения 16 с выхода первого сумматора 3.3.1 по модулю
Figure 00000076
на сохраненное значение веса
Figure 00000092
, т.е.
Figure 00000100
. В двоичной системе счисления данное число равно 10000 и на выход знака 5 подается старший бит 1.
Таким образом, в СОК с модулями
Figure 00000067
число
Figure 00000101
отрицательное.
Поскольку все вычисления выполняются над целочисленными значениями малой размерности, увеличивается скорость вычисления и отсутствуют ошибки округления.
Реализация всего устройства возможна с использованием программируемых логических интегральных схем (ПЛИС) и может использоваться как отдельное устройство, так и как сопроцессор для выполнения немодульных операций.

Claims (1)

  1. Устройство определения знака числа, представленного в системе остаточных классов, содержащее
    Figure 00000102
    входов остатка, где
    Figure 00000102
    – количество модулей
    Figure 00000103
    системы остаточных классов,
    Figure 00000102
    регистров для хранения разрядов исходного числа,
    Figure 00000102
    блоков умножения, где входы остатка подключены к входам соответствующих регистров для хранения разрядов исходного числа, отличающееся тем, что в него введены
    Figure 00000104
    вычислительных ступеней, при этом
    Figure 00000105
    -я вычислительная ступень, где
    Figure 00000106
    , содержит
    Figure 00000107
    сумматоров по модулю
    Figure 00000108
    и
    Figure 00000107
    блоков умножения на веса
    Figure 00000109
    по модулю
    Figure 00000108
    , где
    Figure 00000110
    и
    Figure 00000109
    – мультипликативная инверсия модуля
    Figure 00000103
    по модулю
    Figure 00000108
    и модули упорядочены по возрастанию и
    Figure 00000111
    является степенью 2, в первой вычислительной ступени первые информационные входы
    Figure 00000105
    -х сумматоров по модулю
    Figure 00000112
    через инверторы подключены к выходу первого регистра для хранения разрядов исходного числа, вторые информационные входы
    Figure 00000105
    -х сумматоров по модулю
    Figure 00000112
    подключены к выходам
    Figure 00000113
    -х регистров для хранения разрядов исходного числа, на входы переносов
    Figure 00000105
    -х сумматоров по модулю
    Figure 00000112
    подается сигнал логической единицы, выходы
    Figure 00000105
    -х сумматоров по модулю
    Figure 00000112
    подключены ко входам соответствующих блоков умножения на веса
    Figure 00000114
    по модулю
    Figure 00000112
    ,
    Figure 00000106
    , в
    Figure 00000105
    -x вычислительных ступенях,
    Figure 00000115
    , первые информационные входы
    Figure 00000116
    -х сумматоров по модулю
    Figure 00000117
    через инверторы подключены к выходу первого блока умножения на веса
    Figure 00000118
    по модулю
    Figure 00000103
    Figure 00000119
    -й вычислительной ступени, вторые информационные входы
    Figure 00000116
    -х сумматоров по модулю
    Figure 00000117
    подключены к выходам
    Figure 00000120
    -х блоков умножения на веса
    Figure 00000121
    по модулю
    Figure 00000117
    Figure 00000119
    -й вычислительной ступени, на входы переносов
    Figure 00000116
    -х сумматоров по модулю
    Figure 00000117
    подается сигнал логической единицы, выходы
    Figure 00000116
    -х сумматоров по модулю
    Figure 00000117
    подключены к входам
    Figure 00000116
    -х блоков умножения на веса
    Figure 00000122
    по модулю
    Figure 00000117
    ,
    Figure 00000123
    старший бит выхода блока умножения на веса
    Figure 00000124
    Figure 00000125
    -й вычислительной ступени является выходом знака устройства.
RU2020134778A 2020-10-22 2020-10-22 Устройство определения знака числа, представленного в системе остаточных классов RU2747371C1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU2020134778A RU2747371C1 (ru) 2020-10-22 2020-10-22 Устройство определения знака числа, представленного в системе остаточных классов

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU2020134778A RU2747371C1 (ru) 2020-10-22 2020-10-22 Устройство определения знака числа, представленного в системе остаточных классов

Publications (1)

Publication Number Publication Date
RU2747371C1 true RU2747371C1 (ru) 2021-05-04

Family

ID=75850894

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2020134778A RU2747371C1 (ru) 2020-10-22 2020-10-22 Устройство определения знака числа, представленного в системе остаточных классов

Country Status (1)

Country Link
RU (1) RU2747371C1 (ru)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2780400C1 (ru) * 2021-10-29 2022-09-22 федеральное государственное автономное образовательное учреждение высшего образования "Северо-Кавказский федеральный университет" Устройство для вычисления ранга модулярного числа

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7523151B1 (en) * 2000-05-12 2009-04-21 The Athena Group, Inc. Method and apparatus for performing computations using residue arithmetic
RU2503995C2 (ru) * 2011-09-26 2014-01-10 Федеральное государственное автономное образовательное учреждение высшего профессионального образования "Северо-Кавказский федеральный университет" Устройство для определения знака модулярного числа
RU2503992C2 (ru) * 2011-09-27 2014-01-10 Федеральное государственное автономное образовательное учреждение высшего профессионального образования "Северо-Кавказский федеральный университет" Устройство для сравнения чисел, представленных в системе остаточных классов
RU2557446C1 (ru) * 2014-07-22 2015-07-20 Федеральное государственное бюджетное образовательное учреждение высшего образования "Вятский государственный университет" Устройство для определения знаков чисел в системе остаточных классов

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7523151B1 (en) * 2000-05-12 2009-04-21 The Athena Group, Inc. Method and apparatus for performing computations using residue arithmetic
RU2503995C2 (ru) * 2011-09-26 2014-01-10 Федеральное государственное автономное образовательное учреждение высшего профессионального образования "Северо-Кавказский федеральный университет" Устройство для определения знака модулярного числа
RU2503992C2 (ru) * 2011-09-27 2014-01-10 Федеральное государственное автономное образовательное учреждение высшего профессионального образования "Северо-Кавказский федеральный университет" Устройство для сравнения чисел, представленных в системе остаточных классов
RU2557446C1 (ru) * 2014-07-22 2015-07-20 Федеральное государственное бюджетное образовательное учреждение высшего образования "Вятский государственный университет" Устройство для определения знаков чисел в системе остаточных классов

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2780400C1 (ru) * 2021-10-29 2022-09-22 федеральное государственное автономное образовательное учреждение высшего образования "Северо-Кавказский федеральный университет" Устройство для вычисления ранга модулярного числа

Similar Documents

Publication Publication Date Title
US9703531B2 (en) Multiplication of first and second operands using redundant representation
Zhang et al. Efficient multiple-precision floating-point fused multiply-add with mixed-precision support
Zhang et al. Efficient posit multiply-accumulate unit generator for deep learning applications
US9733899B2 (en) Lane position information for processing of vector
US9720646B2 (en) Redundant representation of numeric value using overlap bits
CN109901813B (zh) 一种浮点运算装置及方法
EP0356153A2 (en) Radix-2**n divider method and apparatus using overlapped quotient bit selection and concurrent quotient rounding and correction
WO2016119547A1 (en) Method and apparatus for converting from integer to floating point representation
US9928031B2 (en) Overlap propagation operation
CN102378960B (zh) 半导体集成电路和指数计算方法
RU2747371C1 (ru) Устройство определения знака числа, представленного в системе остаточных классов
KR102639646B1 (ko) 다중 입력 부동 소수점 가산기
Boldo et al. Some functions computable with a fused-mac
US20230086090A1 (en) Methods and Apparatus for Quotient Digit Recoding in a High-Performance Arithmetic Unit
WO2020161458A1 (en) Encoding special value in anchored-data element
RU2318239C1 (ru) Нейронная сеть для деления чисел, представленных в системе остаточных классов
RU2751992C1 (ru) Устройство сравнения чисел, представленных в системе остаточных классов
JPH04355827A (ja) 開平演算装置
RU2698413C1 (ru) Устройство для сравнения чисел в системе остаточных классов
US20140052767A1 (en) Apparatus and architecture for general powering computation
RU2767450C1 (ru) Способ определения знака числа в системе остаточных классов
WO2020161470A1 (en) Anchored data element conversion
US20040049528A1 (en) Apparatus and method for adding multiple-bit binary-strings
US20240152329A1 (en) K-cluster residue number system for edge ai computing
Chen et al. Fast additive normalisation method for exponential computation