JPH0585131U - エミッタ結合論理回路 - Google Patents

Abstract

(57)【要約】 【目的】 入出力のレベルに応じて出力段の電流を制御
して、消費電力を有効に抑制したエミッタ結合論理回路
を提供する。 【構成】 エミッタを共通接続した第１，第２のトラン
ジスタＱ₁ ，Ｑ₂ と、その一方のコレクタにベースを、
コレクタを電源端子１に接続した第３のトランジスタＱ
₃ とを有するエミッタ結合論理回路において、ＰＮＰト
ランジスタＱ₅ およびカレントミラー回路１０を設け、
ＰＮＰトランジスタＱ₅ のベースを第３のトランジスタ
Ｑ₃ のエミッタに、エミッタを抵抗Ｒ₃ を介して電源端
子１に、コレクタをカレントミラー回路１０の入力端子
にそれぞれ接続し、カレントミラー回路１０の出力端子
をＰＮＰトランジスタＱ₅ のベースおよび第３のトラン
ジスタＱ₃ のエミッタにそれぞれ接続して、このカレン
トミラー回路１０の出力端子から入力論理レベルの反転
または非反転出力を得るよう構成する。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

この考案は、エミッタ結合論理回路、特に消費電力の削減を図ったエミッタ結 合論理回路に関するものである。

【０００２】

【従来の技術】

従来、高速論理回路として、エミッタ結合論理回路（以下、ＥＣＬ回路という ）が頻繁に使用されている。図３は、代表的なＥＣＬ回路を示すもので、高電位 側電源端子１、低電位側電源端子２、ＮＰＮ型バイポーラトランジスタ（以下、 ＮＰＮトランジスタという）Ｑ₁ 〜Ｑ₄ 、抵抗Ｒ₁ ，Ｒ₂ ，Ｒ₅ 、入力端子３、 基準電位端子４、出力端子５、電流源６、バイアス電圧入力端子７を有する。

【０００３】 ＮＰＮトランジスタＱ₁ のベースは入力端子３に、コレクタは抵抗Ｒ₁ を介し て高電位側電源端子１にそれぞれ接続され、ＮＰＮトランジスタＱ₂ のベースは 基準電位端子４に、コレクタは抵抗Ｒ₂ を介して高電位側電源端子１にそれぞれ 接続され、これらＮＰＮトランジスタＱ₁ およびＱ₂ のエミッタは、共通に接続 されて電流源６を介して低電位側電源端子２に接続されている。また、ＮＰＮト ランジスタＱ₃ のベースは、ＮＰＮトランジスタＱ₂ のコレクタと抵抗Ｒ₂ との 接続点に、コレクタは高電位側電源端子１にそれぞれ接続され、エミッタはＮＰ ＮトランジスタＱ₄ のコレクタ・エミッタ通路および抵抗Ｒ₅ を経て低電位側電 源端子２に接続され、ＮＰＮトランジスタＱ₃ のエミッタとＮＰＮトランジスタ Ｑ₄ のコレクタとの接続点に出力端子５が、ＮＰＮトランジスタＱ₄ のベースに バイアス電圧入力端子７がそれぞれ接続されている。なお、ＮＰＮトランジスタ Ｑ₄ および抵抗Ｒ₅ は、出力段電流源回路８を構成している。

【０００４】 図３に示すＥＣＬ回路において、高電位側電源端子１に高電位Ｖ_CCを、低電位 側電源端子２に低電位Ｖ_EEを、入力端子３に入力電位Ｖ_i を、基準電位端子４に 基準電位Ｖ_r を、バイアス電圧入力端子７にバイアス電位Ｖ₁ をそれぞれ印加す ると、入力電位Ｖ_i が基準電位Ｖ_r よりも低いときは、ＮＰＮトランジスタＱ₁ は非導通状態となり、ＮＰＮトランジスタＱ₂ は導通状態となって、電流源６の 電流Ｉ_r は抵抗Ｒ₂ およびＮＰＮトランジスタＱ₂ を流れる。このため、ＮＰＮ トランジスタＱ₁ のコレクタ電位は、ほぼＶ_CC電位となり、ＮＰＮトランジスタ Ｑ₂ のコレクタ電位は、抵抗Ｒ₂ の電圧降下分だけＶ_CC電位より低くなる。した がって、出力端子５の電位をＶ_O 、ＮＰＮトランジスタＱ₃ のベース・エミッタ 間電圧（以下、ＢＥ電圧という）をＶ_BEQ3とすると、

【数１】 Ｖ_O ≒Ｖ_CC−Ｉ_r ・Ｒ₂ −Ｖ_BEQ3 となり、出力は低レベルとなる。

【０００５】 これに対して、入力電位Ｖ_i が基準電位Ｖ_r よりも高いときは、ＮＰＮトラン ジスタＱ₁ は導通状態となり、ＮＰＮトランジスタＱ₂ は非導通状態となって、 電流源６の電流Ｉ_r は抵抗Ｒ₁ およびＮＰＮトランジスタＱ₁ を流れる。このた め、ＮＰＮトランジスタＱ₁ のコレクタ電位は、抵抗Ｒ₁ の電圧降下分だけＶ_CC 電位より低くなり、ＮＰＮトランジスタＱ₂ のコレクタ電位は、ほぼＶ_CC電位と なる。したがって、出力端子５の電位Ｖ_O は、

【数２】 Ｖ_O ≒Ｖ_CC−Ｖ_BEQ3 となって、出力は高レベルとなる。以上のことから、図３に示すＥＣＬ回路は、 入力Ｖ_i に対して出力Ｖ_O が非反転出力となる。

【０００６】

【考案が解決しようとする課題】

しかしながら、図３に示す従来のＥＣＬ回路では、入出力の電位にかかわらず 、出力段に常時電流が流れる構成となっているため、消費電力が大きくなるとい う問題がある。すなわち、入力が低レベルのときは、出力段電流源回路８に電流 を流す必要があり、また入力が高レベルのときは、出力段電流源回路８に電流を 流す必要がないにもかかわらず、この回路に電流が流れてしまう。

【０００７】 この考案は、このような従来の問題点に着目してなされたもので、入出力のレ ベルに応じて出力段の電流を制御することにより、消費電力を有効に抑制できる よう適切に構成したＥＣＬ回路を提供することを目的とする。

【０００８】

【課題を解決するための手段】

上記目的を達成するため、この考案では、ベースが入力端子に、コレクタが第 １の抵抗を介して高電位側電源端子に、エミッタが電流源を介して低電位側電源 端子にそれぞれ接続された第１のトランジスタと、ベースが基準電位端子に、コ レクタが第２の抵抗を介して前記高電位側電源端子に、エミッタが前記第１のト ランジスタのエミッタに共通接続されて前記電流源を介して前記低電位側電源端 子にそれぞれ接続された第２のトランジスタと、ベースが前記第１または第２の トランジスタのコレクタに、コレクタが前記高電位側電源端子にそれぞれ接続さ れた第３のトランジスタとを具えるエミッタ結合論理回路において、ＰＮＰトラ ンジスタおよびカレントミラー回路を設け、前記ＰＮＰトランジスタのベースを 前記第３のトランジスタのエミッタに、エミッタを第３の抵抗を介して前記高電 位側電源端子に、コレクタを前記カレントミラー回路の入力端子にそれぞれ接続 し、前記カレントミラー回路の出力端子を前記ＰＮＰトランジスタのベースおよ び前記第３のトランジスタのエミッタにそれぞれ接続して、このカレントミラー 回路の出力端子から前記第１のトランジスタのベースが接続された前記入力端子 に印加される入力論理レベルの反転または非反転出力を得るよう構成する。

【０００９】

【作用】

図１は、この考案の概念図を示すものである。このＥＣＬ回路は、高電位側電 源端子１、低電位側電源端子２、ＮＰＮトランジスタＱ₁ 〜Ｑ₃ 、ＰＮＰトラン ジスタＱ₅ 、抵抗Ｒ₁ 〜Ｒ₃ 、入力端子３、基準電位端子４、出力端子５、電流 源６、カレントミラー回路１０および負荷１１を有する。ＮＰＮトランジスタＱ ₁ は、そのベースを入力端子３に、コレクタを抵抗Ｒ₁ を介して高電位側電源端 子１にそれぞれ接続し、ＮＰＮトランジスタＱ₂ は、そのベースを基準電位端子 ４に、コレクタを抵抗Ｒ₂ を介して高電位側電源端子１にそれぞれ接続し、これ らＮＰＮトランジスタＱ₁ およびＱ₂ のエミッタを、共通に接続して電流源６を 介して低電位側電源端子２に接続する。ＰＮＰトランジスタＱ₅ は、出力電流を 設定するために、そのベースをＮＰＮトランジスタＱ₃ のエミッタに、エミッタ を抵抗Ｒ₃ を介して高電位側電源端子１に、コレクタをカレントミラー回路１０ の入力端子にそれぞれ接続する。また、ＮＰＮトランジスタＱ₃ は、そのベース をＮＰＮトランジスタＱ₂ のコレクタと抵抗Ｒ₂ との接続点に、コレクタを高電 位側電源端子１に、エミッタをＰＮＰトランジスタＱ₅ のベース、出力端子５お よびカレントミラー回路１０の出力端子にそれぞれ接続し、この出力端子５と低 電位側電源端子２との間に負荷１１を接続する。

【００１０】 図１において、入力端子３に入力電位Ｖ_i を、基準電位端子４に基準電位Ｖ_r をそれぞれ印加すると、Ｖ_i ＜Ｖ_r のときは、ＮＰＮトランジスタＱ₁ は非導通 状態となり、ＮＰＮトランジスタＱ₂ は導通状態となる。ここで、ＮＰＮトラン ジスタＱ₃ のＢＥ電圧をＶ_BEQ3とすると、出力端子５の出力電位Ｖ_O は、上記の 数１で表される。またＰＮＰトランジスタＱ₅ のＢＥ電圧をＶ_BEQ5とすると、抵 抗Ｒ₃ を流れる電流Ｉ_R3は、

【数３】 Ｉ_R3＝（Ｖ_CC−Ｖ_O −Ｖ_BEQ5）／Ｒ₃ ＝（Ｉ_r ・Ｒ₂ ＋Ｖ_BEQ3−Ｖ_BEQ5）／Ｒ₃ となる。ここで、Ｖ_BEQ3とＶ_BEQ5とがほぼ等しいと仮定すると、カレントミラー 回路１０の入力電流Ｉ_i は、

【数４】 Ｉ_i ≒Ｉ_r ・Ｒ₂ ／Ｒ₃ となり、電流源６の電流値Ｉ_r 、抵抗Ｒ₂ ，Ｒ₃ によって決定される。すなわち 、Ｖ_i ＜Ｖ_r のときは、カレントミラー回路１０の出力電流Ｉ_O が、出力段電流 源として機能して、出力電位Ｖ_O が低レベルとなる。

【００１１】 これに対して、Ｖ_i ＞Ｖ_r のときは、ＮＰＮトランジスタＱ₁ が導通状態、Ｎ ＰＮトランジスタＱ₂ が非導通状態となって、出力は高レベルとなる。ここで、 ＮＰＮトランジスタＱ₃ のＢＥ電圧をＶ_BEQ3とすると、出力端子５の出力電位Ｖ _O は、上記の数２で表される。したがって、抵抗Ｒ₃ を流れる電流Ｉ_R3は、

【数５】 Ｉ_R3＝（Ｖ_CC−Ｖ_O −Ｖ_BEQ5）／Ｒ₃ ＝（Ｖ_BEQ3−Ｖ_BEQ5）／Ｒ₃ となる。上記の数５において、Ｖ_BEQ3とＶ_BEQ5との差電位をΔＶ_BEとすると、カ レントミラー回路１０の入力電流Ｉ_i は、

【数６】 Ｉ_i ≒ΔＶ_BE／Ｒ₃ となる。したがって、出力が高レベルとなる期間において、カレントミラー回路 １０の出力電流Ｉ_O が抑制され、消費電流が削減される。

【００１２】

【実施例】

図２は、この発明の一実施例を示す回路図である。このＥＣＬ回路は、高電位 側電源端子１、低電位側電源端子２、ＮＰＮトランジスタＱ₁ 〜Ｑ₄ ，Ｑ₆ 〜Ｑ ₈ ，Ｑ₁₀、ＰＮＰトランジスタＱ₅ ，Ｑ₉ 、抵抗Ｒ₁ 〜Ｒ₄ 、入力端子３、基準 電位端子４、非反転出力端子５、電流源６、反転出力端子９、非反転出力側のカ レントミラー回路１２および、反転出力側のカレントミラー回路１３を有する。 なお、図２において、符号ｎは、トランジスタのエリアファクタを示す。

【００１３】 ＮＰＮトランジスタＱ₁ は、そのベースを入力端子３に、コレクタを抵抗Ｒ₁ を介して高電位側電源端子１にそれぞれ接続し、ＮＰＮトランジスタＱ₂ は、そ のベースを基準電位端子４に、コレクタを抵抗Ｒ₂ を介して高電位側電源端子１ にそれぞれ接続し、これらＮＰＮトランジスタＱ₁ およびＱ₂ のエミッタを、共 通に接続して電流源６を介して低電位側電源端子２に接続する。ＰＮＰトランジ スタＱ₅ は、そのベースをＮＰＮトランジスタＱ₃ のエミッタに、エミッタを抵 抗Ｒ₃ を介して高電位側電源端子１に、コレクタを非反転出力側のカレントミラ ー回路１２の入力側のＮＰＮトランジスタＱ₆ のコレクタに接続する。また、Ｎ ＰＮトランジスタＱ₃ は、そのベースをＮＰＮトランジスタＱ₂ のコレクタと抵 抗Ｒ₂ との接続点に、コレクタを高電位側電源端子１にそれぞれ接続し、エミッ タをＰＮＰトランジスタＱ₅ のベースおよび非反転出力端子５に接続すると共に 、非反転出力側のカレントミラー回路１２の出力側のＮＰＮトランジスタＱ₄ の コレクタに接続する。

【００１４】 さらに、ＰＮＰトランジスタＱ₉ は、そのベースをＮＰＮトランジスタＱ₇ の エミッタに、エミッタを抵抗Ｒ₄ を介して高電位側電源端子１に、コレクタを反 転出力側のカレントミラー回路１３の入力側のＮＰＮトランジスタＱ₁₀のコレク タに接続する。また、ＮＰＮトランジスタＱ₇ は、そのベースをＮＰＮトランジ スタＱ₁ のコレクタと抵抗Ｒ₁ との接続点に、コレクタを高電位側電源端子１に それぞれ接続し、エミッタをＰＮＰトランジスタＱ₉ のベースおよび反転出力端 子９に接続すると共に、反転出力側のカレントミラー回路１３の出力側のＮＰＮ トランジスタＱ₈ のコレクタに接続する。

【００１５】 上記構成において、入力端子３の電位をＶ_i 、基準電位端子４の電位をＶ_r と すると、Ｖ_i ＜Ｖ_r のときは、非反転出力Ｖ_O1は低レベルとなり、反転出力Ｖ_O2 は高レベルとなる。このときは、数６により、反転出力側のカレントミラー回路 １３にはほとんど電流が流れない。これに対して、Ｖ_i ＞Ｖ_r のときは、非反転 出力Ｖ_O1は高レベルとなり、反転出力Ｖ_O2は低レベルとなる。このときは、Ｖ_i ＜Ｖ_r のときとは逆に、非反転出力側のカレントミラー回路１２にはほとんど電 流が流れない。

【００１６】 したがって、この実施例によれば、出力電流は、非反転出力側のカレントミラ ー回路１２か、反転出力側のカレントミラー回路１３どちらか一方にしか流れな いので、全体として消費電流を削減することができる。

【００１７】

【考案の効果】 以上のように、この考案によれば、ＰＮＰトランジスタおよびカレントミラー 回路を設けて、入出力の論理レベルに応じて出力段の電流を抑制するようにした ので、消費電力を有効に削減することができる。

【図面の簡単な説明】

【図１】この考案の概念図である。

【図２】この考案の一実施例を示す回路図である。

【図３】従来の技術を示す回路図である。

【符号の説明】

１ 高電位側電源端子 ２ 低電位側電源端子 ３ 入力端子 ４ 基準電位端子 ５ 非反転出力端子 ６ 電流源 ９ 反転出力端子 １０ カレントミラー回路 １１ 負荷 １２ 非反転出力側のカレントミラー回路 １３ 反転出力側のカレントミラー回路 Ｑ₁ 〜Ｑ₄ ，Ｑ₆ 〜Ｑ₈ ，Ｑ₁₀ ＮＰＮトランジスタ Ｑ₅ ，Ｑ₉ ＰＮＰトランジスタ Ｒ₁ 〜Ｒ₄ 抵抗

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】 ベースが入力端子に、コレクタが第１の
   抵抗を介して高電位側電源端子に、エミッタが電流源を
   介して低電位側電源端子にそれぞれ接続された第１のト
   ランジスタと、ベースが基準電位端子に、コレクタが第
   ２の抵抗を介して前記高電位側電源端子に、エミッタが
   前記第１のトランジスタのエミッタに共通接続されて前
   記電流源を介して前記低電位側電源端子にそれぞれ接続
   された第２のトランジスタと、ベースが前記第１または
   第２のトランジスタのコレクタに、コレクタが前記高電
   位側電源端子にそれぞれ接続された第３のトランジスタ
   とを具えるエミッタ結合論理回路において、 ＰＮＰトランジスタおよびカレントミラー回路を設け、
   前記ＰＮＰトランジスタのベースを前記第３のトランジ
   スタのエミッタに、エミッタを第３の抵抗を介して前記
   高電位側電源端子に、コレクタを前記カレントミラー回
   路の入力端子にそれぞれ接続し、前記カレントミラー回
   路の出力端子を前記ＰＮＰトランジスタのベースおよび
   前記第３のトランジスタのエミッタにそれぞれ接続し
   て、このカレントミラー回路の出力端子から前記第１の
   トランジスタのベースが接続された前記入力端子に印加
   される入力論理レベルの反転または非反転出力を得るよ
   う構成したことを特徴とするエミッタ結合論理回路。