JPH0582125U - カレントミラー回路 - Google Patents

Abstract

(57)【要約】 【目的】 電流比が抵抗比のみで決定でき、大きな電流
比を設定してもトランジスタ数が増大しないカレントミ
ラー回路を提供する。 【構成】 コレクタとベースとが短絡されている第１の
トランジスタ１と、ベースが第１のトランジスタ１のベ
ースに接続されている第２のトランジスタ２と、コレク
タが第１のトランジスタ１のエミッタに接続され、ベー
スが第２のトランジスタ２のエミッタに接続され、第１
の抵抗を介して接地されている第３のトランジスタ３
と、コレクタが第２のトランジスタ２のエミッタに接続
され、ベースが第１のトランジスタ１のエミッタに接続
され、第２の抵抗を介して接地されている第４のトラン
ジスタ４とを具備し、第１のトランジスタ１のコレクタ
を入力端子、第２のトランジスタ２のコレクタを出力端
子とする。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

本考案はカレントミラー回路に関し、特に入力電流と出力電流の比を抵抗値の 比のみで決定できるカレントミラー回路に関するものである。

【０００２】

【従来の技術】

従来のカレントミラー回路の例を図５に示す。 図５において、５１と５２はＮＰＮ形トランジスタ、５５と５６は抵抗である 。ＮＰＮ形トランジスタ５１と５２は同一特性のトランジスタである。

【０００３】 抵抗５５，５６の抵抗値をそれぞれＲ₅₅，Ｒ₅₆とし、抵抗５５，５６に流れて いる電流をそれぞれＩ₁ ，Ｉ₂ とし、ＮＰＮ形トランジスタ５１，５２のベース ・エミッタ間電圧をそれぞれＶ_BE51，Ｖ_BE52とすると Ｉ₁ ×Ｒ₅₅＋Ｖ_BE51＝Ｉ₂ ×Ｒ₅₆＋Ｖ_BE52 （１） の関係が成り立つ。 ＮＰＮ形トランジスタ５１には電流Ｉ₁ が、ＮＰＮ形トランジスタ５２には電 流Ｉ₂ が流れているので（１）式を変形すると

【０００４】

【数１】 となる。（ただし、Ｖ_T はトランジスタの熱電圧、Ｉ_S51 ，Ｉ_S52 はＮＰＮ形ト ランジスタ５１，５２の逆飽和電流である。）

【０００５】

【考案が解決しようとする課題】

しかしながら、上記従来のカレントミラー回路において、抵抗５５に流れる電 流Ｉ₁ と抵抗５６に流れる電流Ｉ₂ の比Ｉ₁ ／Ｉ₂ を Ｉ₁ ／Ｉ₂ ＝Ｘ （３） とするとき、抵抗５５，５６の抵抗値Ｒ₅₅，Ｒ₅₆の比Ｒ₅₅／Ｒ₅₆を Ｒ₅₅／Ｒ₅₆＝１／Ｘ （４）

【０００６】 とするだけでなく、（２）式の右辺第２項の影響をなくすために、ＮＰＮ形トラ ンジスタ５１，５２のエミッタ面積（それぞれＡ_E51 ，Ａ_E52 とする。）の比Ａ_E51 ／Ａ_E52 も Ａ_E51 ／Ａ_E52 ＝Ｘ （Ｉ_S51 ／Ｉ_S52 ＝Ｘ） （５） としなければならなかった。 また、そのために、大きな電流比を得ようとするとトランジスタの数が増大し てしまうという問題があった。

【０００７】 本考案のカレントミラー回路はこのような課題に着目してなされたもので、そ の目的とするところは、電流比が抵抗比のみで決定でき、大きな電流比を設定し てもトランジスタの数が増大しないカレントミラー回路を提供することにある。

【０００８】

【課題を解決するための手段】

上記の目的を達成するために、本考案のカレントミラー回路は、コレクタとベ ースとが短絡されている第１のトランジスタと、ベースが前記第１のトランジス タのベースに接続されている第２のトランジスタと、コレクタが前記第１のトラ ンジスタのエミッタに接続され、ベースが前記第２のトランジスタのエミッタに 接続され、第１の抵抗を介して接地されている第３のトランジスタと、コレクタ が前記第２のトランジスタのエミッタに接続され、ベースが前記第１のトランジ スタのエミッタに接続され、第２の抵抗を介して接地されている第４のトランジ スタとを具備し、前記第１のトランジスタのコレクタを入力端子、前記第２のト ランジスタのコレクタを出力端子とする。

【０００９】

【作用】

すなわち、本考案のカレントミラー回路においては、第１、第２の抵抗に流れ る電流をそれぞれＩ₁ ，Ｉ₂ とし、第１、第２、第３、第４のトランジスタのベ ース・エミッタ間電圧をそれぞれ、Ｖ_BE1 ，Ｖ_BE2 ，Ｖ_BE3 ，Ｖ_BE4 とし、第１ 、第２の抵抗の抵抗値をそれぞれＲ₅ ，Ｒ₆ とすると Ｉ₁ ×Ｒ₅ ＋Ｖ_BE3 ＋Ｖ_BE2 ＝Ｉ₂ ×Ｒ₆ ＋Ｖ_BE4 ＋Ｖ_BE1 （６） の関係が成り立つ。 ここで、第１のトランジスタのベース・エミッタ間電圧Ｖ_BE1 と第３のトラン ジスタのベース・エミッタ間電圧Ｖ_BE3 の間には Ｖ_BE1 ＝Ｖ_BE3 （７） の関係が成り立つ。 同様に、第２のトランジスタのベース・エミッタ間電圧Ｖ_BE2 と第４のトラン ジスタのベース・エミッタ間電圧Ｖ_BE4 の間には Ｖ_BE2 ＝Ｖ_BE4 （８） の関係が成り立つ。 従って（６）式より Ｉ₁ ／Ｉ₂ ＝Ｒ₆ ／Ｒ₅ （９） が得られる。

【００１０】 （９）式は、電流比Ｉ₁ ／Ｉ₂ は第１の抵抗の抵抗値Ｒ₅ と第２の抵抗の抵抗 値Ｒ₆ の抵抗比Ｒ₅ ／Ｒ₆ のみで決定されることを示している。さらに、電流比 を大きくとってもトランジスタを増やす必要はなくなる。

【００１１】

【実施例】

以下に本考案にかかるカレントミラー回路の一実施例を図面を参照して詳細に 説明する。 図１は本考案の実施例のカレントミラー回路の回路図である。

【００１２】 図において、１はコレクタとベースとが短絡されている第１のＮＰＮ形トラン ジスタ、２はベースが前記第１のＮＰＮ形トランジスタのベースに接続されてい る第２のＮＰＮ形トランジスタ、３はコレクタが前記第１のＮＰＮ形トランジス タのエミッタに接続され、ベースが前記第２のＮＰＮ形トランジスタのエミッタ に接続され、エミッタが第１の抵抗５を介して接地されている第３のＮＰＮ形ト ランジスタ、４はコレクタが前記第２のＮＰＮ形トランジスタのエミッタに接続 され、ベースが前記第１のＮＰＮ形トランジスタのエミッタに接続され、エミッ タが第２の抵抗６を介して接地されている第４のＮＰＮ形トランジスタである。 ７は接地である。 前記第１のＮＰＮ形トランジスタのコレクタが入力端子、前記第２のＮＰＮ形 トランジスタのコレクタが出力端子である。

【００１３】 上記構成のカレントミラー回路において、抵抗５，６に流れる電流をそれぞれ Ｉ₁ ，Ｉ₂ とし、ＮＰＮ形トランジスタ１，２，３，４のベース・エミッタ間電 圧をそれぞれ、Ｖ_BE1 ，Ｖ_BE2 ，Ｖ_BE3 ，Ｖ_BE4 とし、抵抗５，６の抵抗値をそ れぞれＲ₅ ，Ｒ₆ とすると Ｉ₁ ×Ｒ₅ ＋Ｖ_BE3 ＋Ｖ_BE2 ＝Ｉ₂ ×Ｒ₆ ＋Ｖ_BE4 ＋Ｖ_BE1 （１０） の関係が成り立つ。

【００１４】 ここで、ＮＰＮ形トランジスタ１とＮＰＮ形トランジスタ３と抵抗５は直列に 接続されているため、ＮＰＮ形トランジスタ１とＮＰＮ形トランジスタ３と抵抗 ５には等しい電流Ｉ₁ が流れる。 そのため、ＮＰＮ形トランジスタ１のベース・エミッタ間電圧Ｖ_BE1 とＮＰＮ 形トランジスタ３のベース・エミッタ間電圧Ｖ_BE3 の間には Ｖ_BE1 ＝Ｖ_BE3 （１１） の関係が成り立つ。この関係はＮＰＮ形トランジスタ１と３に等しい電流Ｉ₁ が 流れていればＩ₁ の大きさには無関係に成り立つ。

【００１５】 同様に、ＮＰＮ形トランジスタ２とＮＰＮ形トランジスタ４と抵抗６は直列に 接続されているためＮＰＮ形トランジスタ２とＮＰＮ形トランジスタ４と抵抗６ には等しい電流Ｉ₂ が流れる。 そのため、ＮＰＮ形トランジスタ２のベース・エミッタ間電圧Ｖ_BE2 とＮＰＮ 形トランジスタ４のベース・エミッタ間電圧Ｖ_BE4 の間には Ｖ_BE2 ＝Ｖ_BE4 （１２） の関係が成り立つ。この関係はＮＰＮ形トランジスタ２と４に等しい電流Ｉ₂ が 流れていればＩ₂ の大きさには無関係に成り立つ。 従って（１１）式に（１２）、（１３）式を代入すると Ｉ₁ ×Ｒ₅ ＝Ｉ₂ ×Ｒ₆ （１３） となり、（１４）式を変形し Ｉ₁ ／Ｉ₂ ＝Ｒ₆ ／Ｒ₅ （１４） が得られる。

【００１６】 （１４）式は、入力電流としてＮＰＮ形トランジスタ１にＩ₁ を供給すれば、 ＮＰＮ形トランジスタ２に流れる出力電流Ｉ₂ との電流比Ｉ₁ ／Ｉ₂ は抵抗５の 抵抗値Ｒ₅ と抵抗６の抵抗値Ｒ₆ の抵抗比Ｒ₅ ／Ｒ₆ のみで決定されることを示 している。

【００１７】 さらに、入力電流Ｉ₁ と出力電流Ｉ₂ の電流比Ｉ₁ ／Ｉ₂ を大きくとっても（ １１）、（１２）式は成り立つため、電流比は抵抗比で決定されトランジスタを 増やす（トランジスタのエミッタ面積を増やす）必要はなくなる。

【００１８】 なお、図２に示したようにＮＰＮ形トランジスタ２４のベースに同一特性のＮ ＰＮ形トランジスタ２８，２９を接続し、ＮＰＮ形トランジスタ２８，２９のエ ミッタを抵抗２６と等しい抵抗値である抵抗３０，３１を介して接地することに より、出力電流Ｉ₂ を多数取り出すこともできる。ここで、ＮＰＮ形トランジス タ２１、２２、２３及び抵抗２５はそれぞれ、図１のＮＰＮ形トランジスタ１、 ２、３及び抵抗５に対応するものである。

【００１９】 また、図３はＮＰＮ形トランジスタの代わりにＰＮＰ形トランジスタを用いた 変形例であり、抵抗３５、３６及びＰＮＰ形トランジスタ３１、３２、３３、３ ４によって構成され、図１の回路構成に対応するものである。

【００２０】 また、図４もＰＮＰ形トランジスタを用いた変形例であり、抵抗４５、４６、 ５０、５１及びＰＮＰ形トランジスタ４１、４２、４３、４４、４８、４９によ って構成され、図２の回路構成に対応する。

【００２１】 このようにして、このカレントミラー回路によれば、電流比はトランジスタの エミッタ面積を変えることなく抵抗比のみによって設定できる。また、このため に、大きな電流比を設定してもトランジスタの数を増やす必要がない。

【００２２】

【考案の効果】

以上詳述したように、本考案のカレントミラー回路によれば、電流比は抵抗比 のみによって設定できるという効果が得られるのである。また、この効果のため に、大きな電流比を設定してもトランジスタの数を増やす必要がないという効果 も得られる。

【図面の簡単な説明】

【図１】図１は本考案にかかるカレントミラー回路の一
実施例を示す回路図である。

【図２】図１の回路の変形例を示す回路図である。

【図３】図１の回路の変形例を示す回路図である。

【図４】図１の回路の変形例を示す回路図である。

【図５】従来のカレントミラー回路の一例を示す回路図
である。

【符号の説明】

１…第１のトランジスタ、２…第２のトランジスタ、３
…第３のトランジスタ、４…第４のトランジスタ、５…
第１の抵抗、６…第２の抵抗、７…接地。

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】 コレクタとベースとが短絡されている第
   １のトランジスタと、 ベースが前記第１のトランジスタのベースに接続されて
   いる第２のトランジスタと、 コレクタが前記第１のトランジスタのエミッタに接続さ
   れ、ベースが前記第２のトランジスタのエミッタに接続
   され、第１の抵抗を介して接地されている第３のトラン
   ジスタと、 コレクタが前記第２のトランジスタのエミッタに接続さ
   れ、ベースが前記第１のトランジスタのエミッタに接続
   され、第２の抵抗を介して接地されている第４のトラン
   ジスタとを具備し、 前記第１のトランジスタのコレクタを入力端子、前記第
   ２のトランジスタのコレクタを出力端子とすることを特
   徴とするカレントミラー回路。