JPH0576055U - テスト用端子付ピングリッドアレイ形ｉｃパッケージ - Google Patents

Abstract

(57)【要約】 【目的】 この考案は、ピングリッドアレイ（ＰＧＡ）
形ＩＣパッケージに備えられたリード端子と試験装置と
の接続を容易にすることを目的とする。 【構成】 テスト用端子付ＰＧＡ形ＩＣパッケージは、
裏面に格子状に取り出された配線用リード端子１２を有
し、プリント配線基板のスルホールに配線用リード端子
１２を挿入してはんだ実装される。リード挿入形パッケ
ージの表面にテスト用リード端子１１を取り出す。テス
ト用端子付ＰＧＡ形ＩＣパッケージは、その表面にテス
ト用リード端子１１を取り出してあるので、ＩＣパッケ
ージと試験装置の接続は容易である。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

この考案は半導体デバイスのリード挿入形パッケージに関し、特にピングリッ ドアレイ形パッケージに使用されるものである。

【０００２】

【従来の技術】

図６は、従来のピングリッドアレイ（ＰＧＡ）形パッケージ４を示しており、 キャップ２がＰＧＡ形パッケージ４にセットされており、配線用リード端子１が ＰＧＡ形パッケージの裏面に設けられている。 図７は、各配線用リード端子１をプリント配線基板３に形成された複数のスル ーホールに挿入し、はんだ付けしたＰＧＡ形パッケージ４を示している。

【０００３】

【考案が解決しようとする課題】

図７に示すように、ＰＧＡ形パッケージ４をプリント配線基板３に装着した状 態で、試験装置に接続し、試験を行う場合には、以下のような問題がある。

【０００４】 （１）図７に示すように、ＰＧＡ形パッケージ４をプリント配線基板３に装着 した状態では、配線用リード端子はプリント配線基板を裏面のみに出ているので 、試験装置を接続する為の延長基板が必要であり、不便である。 （２）プリント配線基板３にＰＧＡ形パッケージ４を装着した状態では、プリ ント配線基板３の裏面に突出した配線用リード端子１の突出長はわずかである。

【０００５】 この為、配線用リード端子１と試験装置の接続が困難である。また、場合によ っては、配線用リード端子１と試験装置の接続の際に配線用リード端子１がショ ートする場合があるという問題がある。

【０００６】 （３）耐環境性が考慮されたプリント配線基板３においては、ＰＧＡ形パッケ ージ４の各配線用リード端子１をはんだ付け後、プリント配線基板３をコーティ ングする為、プリント配線基板３にＰＧＡ形パッケージ４を装着した状態では配 線用リード端子１を試験装置に接続できなくなるという問題がある。 この考案の目的は、ＰＧＡ形パッケージのリード端子と試験装置との接続を容 易にすることを目的とする。

【０００７】

【課題を解決するための手段】

この考案に係るテスト用端子付ピングリッドアレイ形ＩＣパッケージは、裏面 側に、格子状に取り出された配線用リード端子を有し、プリント配線基板のスル ホールに前記配線用リード端子を挿入してはんだ実装される半導体デバイスのリ ード挿入形パッケージにおいて、前記リード挿入形パッケージの表面側にテスト 用リード端子を取り出したことを特徴とする。

【０００８】

【作用】

リード挿入形パッケージの表面側に取り出してあるリード端子を試験装置に接 続し、テスト用端子付ピングリッドアレイ形ＩＣパッケージの試験を行う。

【０００９】 テスト用リード端子をその表面側に取り出しているので、テスト用端子付ピン グリッドアレイ形ＩＣパッケージの試験を行う場合、テスト用リード端子と試験 装置を容易に接続できる。

【００１０】

【実施例】

以下図面を参照して、この考案の実施例に係るテスト用端子付ピングリッドア レイ形ＩＣパッケージ（以下、ＰＧＡ形パッケージ）について説明する。 （第１実施例）

【００１１】 図１（ａ）は、第１実施例に係るＰＧＡ形パッケージの側面を示しており、Ｐ ＧＡ形パッケージの裏面に取り出してあるリード端子を表面にも取り出すように し、テスト用リード端子１１として利用できるようにしている。即ち、ＰＧＡ形 パッケージを串刺しする形でリード端子がＰＧＡ形パッケージの表面、裏面に装 備されている。

【００１２】 図１（ｂ）は、この実施例に係るＰＧＡ形パッケージの裏面を示しており、配 線用リード端子１２がＰＧＡ形パッケージの裏面に垂直方向に一定間隔かつ格子 状に取り出されている。

【００１３】 図２は、この実施例に係るＰＧＡ形パッケージの斜視図であり、複数のリード 端子がＰＧＡ形パッケージを貫通してＰＧＡ形パッケージの表面、裏面に装備さ れている状態を示している。 図２のハッチングは、ＰＧＡ形パッケージにセットされたキャップ１３を示し ており、テスト用リード端子１１はキャップ１３を貫通して装備されている。

【００１４】 図３は、ＰＧＡ形パッケージの内部構造を示しており、各リード端子はＰＧＡ 形パッケージ内にセットされたチップ１４に接続されている。尚、図３では、リ ード端子とＩＣチップ１４の接続の状態を部分的にしか示していないが、格子状 に装備された他のリード端子もＩＣチップ１４とＰＧＡ形パッケージ内で接続さ れている。 （第２実施例）

【００１５】 次に、この考案の第２実施例について説明する。図４では、ＰＧＡ形パッケー ジの表面に取り出しているテスト用リード端子１１ａの端部にくびれを付け、試 験装置を接続しやすいように工夫されている。図４では、理解を容易にする為に 一部のテスト用リード端子１１ａについてのみ、くびれの状態を示したが、他の テスト用リード端子１１ａも同様に端部にくびれが付けられている。 （第３実施例）

【００１６】 次に、この考案の第３実施例について説明する。図５は、プリント配線基板に 搭載する電子部品に高さ制限が設けられているような場合に対応して、ＰＧＡ形 パッケージの側面にテスト用リード端子１１ｂを取り出し、テスト用リード端子 １１ｂの先端部を上向きに折り曲げ、表面側に取り出したものである。

【００１７】 上記実施例より、テスト用のリード端子とＰＧＡ形パッケージの表面または側 面に取り出された試験装置との接続を容易にでき、ＰＧＡ形パッケージの表面側 に取り出したリード端子をテスト用端子として使用できる。

【００１８】

【考案の効果】

この考案によれば、ＰＧＡ形パッケージの表面側にテスト用リード端子を取り 出すことにより、テスト用リード端子と試験装置との接続を容易にできる。

【図面の簡単な説明】

【図１】この考案の一実施例に係るテスト用端子付ピン
グリッドアレイ形ＩＣパッケージを側面図及び上面図。

【図２】図１に示すテスト用端子付ピングリッドアレイ
形ＩＣパッケージの斜視図。

【図３】図１に示すテスト用端子付ピングリッドアレイ
形ＩＣパッケージの内部の状態を示す図。

【図４】この考案の第２実施例に係るテスト用端子付ピ
ングリッドアレイ形ＩＣパッケージの一部を示す図。

【図５】この考案の第３実施例に係るテスト用端子付ピ
ングリッドアレイ形ＩＣパッケージの一部を示す図。

【図６】従来のＰＧＡ形パッケージの斜視図。

【図７】従来のＰＧＡ形パッケージをプリント配線基板
に実装した状態の側面図。

【符号の説明】

１１、１１ａ、１１ｂ…テスト用リード端子、１２…配
線用リード端子、１３…キャップ、１４…チップ。

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】 裏面側に格子状に取り出された配線用リ
   ード端子を有し、プリント配線基板のスルホールに前記
   配線用リード端子を挿入してはんだ実装される半導体デ
   バイスのリード挿入形パッケージにおいて、 前記リード挿入形パッケージの表面側にテスト用リード
   端子を取り出したことを特徴とするテスト用端子付ピン
   グリッドアレイ形ＩＣパッケージ。