JPH0621249U - 両面ｐｇａ型ｌｓｉ - Google Patents

両面ｐｇａ型ｌｓｉ

Info

Publication number
JPH0621249U
JPH0621249U JP6309192U JP6309192U JPH0621249U JP H0621249 U JPH0621249 U JP H0621249U JP 6309192 U JP6309192 U JP 6309192U JP 6309192 U JP6309192 U JP 6309192U JP H0621249 U JPH0621249 U JP H0621249U
Authority
JP
Japan
Prior art keywords
circuit board
printed circuit
lsi
pga type
type lsi
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6309192U
Other languages
English (en)
Inventor
修 林
健 樋山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP6309192U priority Critical patent/JPH0621249U/ja
Publication of JPH0621249U publication Critical patent/JPH0621249U/ja
Pending legal-status Critical Current

Links

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

(57)【要約】 【目的】 パッケージの上下両面に入出力ピンを備える
ことで、ＰＧＡ型ＬＳＩとその周辺回路素子とのプリン
ト基板による配線を容易にする。 【構成】 ＬＳＩ１は、下側プリント基板４に穿設され
た接続孔に下側入出力ピン２を挿通されてハンダ付けさ
れることにより、下側プリント基板４上の配線に接続さ
れると同時に下側プリント基板４に固定される。上側プ
リント基板５には上側プリント基板５に穿設された接続
孔にＩＣソケット６があらかじめ挿通されてハンダ付け
されて固定されており、ＬＳＩ１は上側入出力ピン３を
ＩＣソケット６に挿入することで上側プリント基板５上
の配線に接続されると同時に上側プリント基板５に対し
ても固定される。

Description

【考案の詳細な説明】
【０００１】
【産業上の利用分野】
本考案はピングリッドアレイ（Ｐｉｎ Ｇｒｉｄ Ａｒｒａｙ；以下、ＰＧＡ と略記する）型大規模集積回路（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｅ ｄ ｃｉｒｃｕｉｔ；以下、ＬＳＩと略記する）の形状に関し、特に両面ＰＧＡ 型ＬＳＩに関する。
【０００２】
【従来の技術】
従来のＰＧＡ型ＬＳＩ２１では、図２に示すように、入出力ピン２２がパッケ ージの下面に対して下側のみに向けて垂直かつ格子状に配置されていた。
【０００３】
【考案が解決しようとする課題】
この従来のＰＧＡ型ＬＳＩでは、ＬＳＩ２１とその周辺回路素子とはＬＳＩ２ １の下側のプリント基板２３上の配線でしか接続することができかったので、入 出力ピン数が多くなるとパッケージの下面の内側部分に位置する入出力ピン２２ はパッケージの下面の周縁部分に位置する入出力ピン２２に比べてプリント基板 ２３上での配線が難しくなる欠点があった。
【０００４】 本考案の目的は、上述の点に鑑み、パッケージの上下両面に入出力ピンを備え ることで、ＰＧＡ型ＬＳＩとその周辺回路素子とのプリント基板による配線を容 易にするようにした両面ＰＧＡ型ＬＳＩを提供することにある。
【０００５】
【課題を解決するための手段】
本考案のＰＧＡ型ＬＳＩは、パッケージ面に対して垂直かつ格子状に配列され た入出力ピンを有するＰＧＡ型ＬＳＩにおいて、前記入出力ピンをパッケージの 上下両面に備えることを特徴とする。
【０００６】
【作用】 本考案の両面ＰＧＡ型ＬＳＩは、下側プリント基板に下側入出力ピンをハンダ 付けして接続されるとともに、上側プリント基板にあらかじめハンダ付けされて 固定されたＩＣソケットに上側入出力ピンを挿入することで上側プリント基板に 接続される。
【０００７】
【実施例】
次に、本考案について図面を参照して詳細に説明する。
【０００８】 図１は、本考案の一実施例に係る両面ＰＧＡ型ＬＳＩの断面図である。本実施 例の両面ＰＧＡ型ＬＳＩ（以下、適宜、単にＬＳＩと表記する）１は、パッケー ジの下面に対して垂直かつ格子状に配列された下側入出力ピン２を有するととも に、パッケージの上面に対しても垂直かつ格子状に配列された上側入出力ピン３ を有する。なお、図１中、符号４は下側プリント基板、５は上側プリント基板、 ６はＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）ソケットをそれぞれ示す。
【０００９】 次に、このように構成された本実施例の両面ＰＧＡ型ＬＳＩの接続方法につい て説明する。
【００１０】 ＬＳＩ１は、下側プリント基板４に穿設された接続孔に下側入出力ピン２を挿 通されてハンダ付けされることにより下側プリント基板４上の配線に接続される と同時に下側プリント基板４に固定される。
【００１１】 また、上側プリント基板５には、上側プリント基板５に穿設された接続孔にＩ Ｃソケット６があらかじめ挿通されてハンダ付けされて固定されており、ＬＳＩ １は、上側入出力ピン３をＩＣソケット６に挿入することで上側プリント基板５ 上の配線に接続されると同時に上側プリント基板５に対しても固定される。
【００１２】
【考案の効果】
以上説明したように本考案は、ＰＧＡ型ＬＳＩのパッケージの上下両面に入出 力ピンを備えるようにしたことにより、入出力ピン数が多くなっても、プリント 基板上の配線を上側プリント基板と下側プリント基板とに分散することができ、 ＰＧＡ型ＬＳＩとその周辺回路素子とのプリント基板による配線を容易化するこ とができるという効果がある。
【図面の簡単な説明】
【図１】本考案の一実施例に係る両面ＰＧＡ型ＬＳＩお
よびそれを実装するプリント基板の断面図である。
【図２】従来のＰＧＡ型ＬＳＩおよびそれを実装したプ
リント基板の断面図である。
【符号の説明】
１ ＬＳＩ ２ 下側入出力ピン ３ 上側入出力ピン ４ 下側プリント基板 ５ 上側プリント基板 ６ ＩＣソケット

Claims (1)

    【実用新案登録請求の範囲】
  1. 【請求項１】 パッケージ面に対して垂直かつ格子状に
    配列された入出力ピンを有するＰＧＡ型ＬＳＩにおい
    て、 前記入出力ピンをパッケージの上下両面に備えることを
    特徴とする両面ＰＧＡ型ＬＳＩ。
JP6309192U 1992-08-17 1992-08-17 両面ｐｇａ型ｌｓｉ Pending JPH0621249U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6309192U JPH0621249U (ja) 1992-08-17 1992-08-17 両面ｐｇａ型ｌｓｉ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6309192U JPH0621249U (ja) 1992-08-17 1992-08-17 両面ｐｇａ型ｌｓｉ

Publications (1)

Publication Number Publication Date
JPH0621249U true JPH0621249U (ja) 1994-03-18

Family

ID=13219305

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6309192U Pending JPH0621249U (ja) 1992-08-17 1992-08-17 両面ｐｇａ型ｌｓｉ

Country Status (1)

Country Link
JP (1) JPH0621249U (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4120245B2 (ja) * 2002-03-22 2008-07-16 セイコーエプソン株式会社 現像装置、画像形成装置、及び、コンピュータシステム

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4120245B2 (ja) * 2002-03-22 2008-07-16 セイコーエプソン株式会社 現像装置、画像形成装置、及び、コンピュータシステム

Similar Documents

Publication Publication Date Title
JPH0621249U (ja) 両面ｐｇａ型ｌｓｉ
JPH01166545A (ja) ジグザグ型ｉｃ
JPH0472670U (ja)
JP3026901U (ja) プリント基板
JP2772897B2 (ja) リ−ドフレ−ム、およびリ−ドフレ−ムを用いた接続端子の作製方法
JPH03205859A (ja) 半導体装置
JPH01161707A (ja) チップ部品
JP2503891B2 (ja) 集積回路装置のヒ―トシンク装着構造
JPS6169159A (ja) 集積回路装置
JPH0520353U (ja) 電子冷却素子接続装置
JPH0653628A (ja) 表面実装素子を取り付けた回路基板
JPH0468557U (ja)
JPS63105354U (ja)
JPH01244655A (ja) 半導体装置
JPH04309255A (ja) 半導体装置
JPH02199856A (ja) Ｉｃ用パッケージ
JPH0334596A (ja) 混成集積回路
JPH02137051U (ja)
JPH0529157U (ja) 小型ｄｉｐ−ｉｃ
JPS6346794A (ja) 集積回路のモ−ド設定方法
JPH021883U (ja)
JPH0533543U (ja) 表面実装部品
JPH0513058U (ja) Ｄｉｐ型ソケツト
JPH0567014U (ja) 半導体装置
JPS6418775U (ja)