JPH0334596A - 混成集積回路 - Google Patents
混成集積回路Info
- Publication number
- JPH0334596A JPH0334596A JP1170276A JP17027689A JPH0334596A JP H0334596 A JPH0334596 A JP H0334596A JP 1170276 A JP1170276 A JP 1170276A JP 17027689 A JP17027689 A JP 17027689A JP H0334596 A JPH0334596 A JP H0334596A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- integrated circuit
- hybrid integrated
- board
- external
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims description 5
- 239000000758 substrate Substances 0.000 abstract description 35
- 238000005452 bending Methods 0.000 abstract description 5
- 239000013013 elastic material Substances 0.000 abstract description 2
- 229910000679 solder Inorganic materials 0.000 abstract description 2
- 238000009434 installation Methods 0.000 abstract 1
- 238000002156 mixing Methods 0.000 abstract 1
- 230000000149 penetrating effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3405—Edge mounted components, e.g. terminals
Landscapes
- Combinations Of Printed Boards (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は基板の両側部に外部リードが複数並設された混
成集積回路に関し、特にその外部リードの構造に関する
ものである。
成集積回路に関し、特にその外部リードの構造に関する
ものである。
従来のこの種の混成集積回路は第３図ないし第５図（ａ
） 、 （ｂ）に示すように構成されていた。
） 、 （ｂ）に示すように構成されていた。
第３図は従来の混成集積回路がマザーボード上に搭載さ
れた状態を示す断面図、第４図は基板に外部リードが取
付けられた状態を示す正面図、第５図（ａ） 、 （ｂ
）は従来の混成集積回路に使用される外部リードを示す
図で、同図（ａ）は正面図、同図（ｂ）は側面図を示す
。これらの図において、■は従来の混成集積回路で、こ
の混成集積回路１は基板２と、この基板２の表裏両面に
それぞれ実装された半導体装１１ｆ３ａ 、３ｂと、前
記基板２の両側部に一定間隔おいて複数取付けられた外
部リード４とから構成されている。５はこの混成集積回
路１を支持するためのマザーボードで、このマザーボー
ド５には前記外部リード４が半田付けされるスルーホー
ル６が設けられている。このスルーホール６はマザーボ
ード５上に形成された配線パターン（図示せず）を介し
て外部装置（図示せず）に接続されている。また、前記
外部リード４は、マザーボード５のスルーホール６内に
挿通されて半田付けされる外部接続部７が一端部に設け
られ、かつ他端部には、基板２の側縁部をその外部端子
（図示せず）と共に挟持するクリップ部８が一体に折曲
げ成形されている。この外部リード４のクリツブ部８は
基板２の上面側に配置される押圧片８ａと、基板２の裏
面側に配置される支持片８ｂとを有し、全体が側面視略
Ｆ字状に成形されている。
れた状態を示す断面図、第４図は基板に外部リードが取
付けられた状態を示す正面図、第５図（ａ） 、 （ｂ
）は従来の混成集積回路に使用される外部リードを示す
図で、同図（ａ）は正面図、同図（ｂ）は側面図を示す
。これらの図において、■は従来の混成集積回路で、こ
の混成集積回路１は基板２と、この基板２の表裏両面に
それぞれ実装された半導体装１１ｆ３ａ 、３ｂと、前
記基板２の両側部に一定間隔おいて複数取付けられた外
部リード４とから構成されている。５はこの混成集積回
路１を支持するためのマザーボードで、このマザーボー
ド５には前記外部リード４が半田付けされるスルーホー
ル６が設けられている。このスルーホール６はマザーボ
ード５上に形成された配線パターン（図示せず）を介し
て外部装置（図示せず）に接続されている。また、前記
外部リード４は、マザーボード５のスルーホール６内に
挿通されて半田付けされる外部接続部７が一端部に設け
られ、かつ他端部には、基板２の側縁部をその外部端子
（図示せず）と共に挟持するクリップ部８が一体に折曲
げ成形されている。この外部リード４のクリツブ部８は
基板２の上面側に配置される押圧片８ａと、基板２の裏
面側に配置される支持片８ｂとを有し、全体が側面視略
Ｆ字状に成形されている。
このように構成された従来の混成集積回路ｌにおいて外
部リード４を基板２に取付けるには、先ず、基板２の側
縁部を側方からクリップ部８で挾持する。この際、押圧
片８ａおよび支持片８ｂは基板２の側縁部に形成された
外部端子と対応する位置に配置される。しかる後、この
クリップ部８と基板２の外部端子とを半田等により接合
することによって外部リード４の取付けが終了する。そ
して、このようにして外部リード４が取付けられた混成
集積回路１は、第３図に示すように、外部リード４の外
部接続部７をマザーボード５のスルーホール６内に挿通
させ、この外部接続部７とスルーホール６とを半田付け
することによってマザーボード５上に搭載されて使用さ
れる。この状態でマザーボード５から半導体装置３ａ
、３ｂに対して情報の授受が行われることになる。
部リード４を基板２に取付けるには、先ず、基板２の側
縁部を側方からクリップ部８で挾持する。この際、押圧
片８ａおよび支持片８ｂは基板２の側縁部に形成された
外部端子と対応する位置に配置される。しかる後、この
クリップ部８と基板２の外部端子とを半田等により接合
することによって外部リード４の取付けが終了する。そ
して、このようにして外部リード４が取付けられた混成
集積回路１は、第３図に示すように、外部リード４の外
部接続部７をマザーボード５のスルーホール６内に挿通
させ、この外部接続部７とスルーホール６とを半田付け
することによってマザーボード５上に搭載されて使用さ
れる。この状態でマザーボード５から半導体装置３ａ
、３ｂに対して情報の授受が行われることになる。
しかるに、上述したように構成された従来の混成集積回
路１においては、機能拡大等が図られて基板２の幅寸法
が拡大された場合には、外部り一ド４の外部接続部７ど
うしの間隔〈第４図中Ａで示す。）が基板２の拡大に伴
って拡がるため、マザーボード５におけるスルーホール
６の位置を変更しなければならない。このため、マザー
ボード５を混成集積回路１の種類に応じて多種類製造し
なければならずコスト高となっていた。
路１においては、機能拡大等が図られて基板２の幅寸法
が拡大された場合には、外部り一ド４の外部接続部７ど
うしの間隔〈第４図中Ａで示す。）が基板２の拡大に伴
って拡がるため、マザーボード５におけるスルーホール
６の位置を変更しなければならない。このため、マザー
ボード５を混成集積回路１の種類に応じて多種類製造し
なければならずコスト高となっていた。
本発明に係る混成集積回路は、外部リードの基板挾持部
分を、基板の外側へ延在される断面コ字状に一体に折曲
げ成形したものである。
分を、基板の外側へ延在される断面コ字状に一体に折曲
げ成形したものである。
外部リードにおけるマザーボードとの接続部分が基板の
裏側であってその両端面より内側に配置されることにな
るから、大型の基板を使用する混成集積回路においても
、これより小型の基板を使用する混成集積回路と同一の
マザーボードに搭載することができる。
裏側であってその両端面より内側に配置されることにな
るから、大型の基板を使用する混成集積回路においても
、これより小型の基板を使用する混成集積回路と同一の
マザーボードに搭載することができる。
以下、本発明の一実施例を第１図および第２図（ａ）
、 （ｂ）によって詳細に説明する。
、 （ｂ）によって詳細に説明する。
第１図は本発明の混成集積回路がマザーボード上に搭載
された状態を示す断面図、第２図（ａ） 、 （ｂ）は
本発明に係る外部リードを示す図で、同図（ａ）は正面
図、同図（ｂ）は側面図を示す。これらの図において前
記第３図ないし第５図で説明したものと同一もしくは同
等部材については同一符号を付し、ここにおいて詳細な
説明は省略する。第１図および第２図（ａ） 、 （ｂ
）において、１１は本発明の混成集積回路を示し、１２
は外部リードを示す、この外部リード１２は弾性材によ
って一体に形成されており、マザーボード５のスルーホ
ール６内に挿通されて半田付けされる外部接続部１３と
、この外部接続部１３の端部に一体に折曲げ成形され、
基板２の側縁部を挾持する基板挟持部１４とから構成さ
れている。前記基板挟持部１４は外部接続部１３の端部
を基板２の外方へ向けて折曲げられた水平片１４ａと、
この水平片１４ａの先端部分を上方へ折曲げ、さらにそ
の先端を基板２の両側面よりも内側へ折曲げてなる押圧
片１４ｂとを有し、基板２の外側へ延在される断面コ字
状に成形されている。
された状態を示す断面図、第２図（ａ） 、 （ｂ）は
本発明に係る外部リードを示す図で、同図（ａ）は正面
図、同図（ｂ）は側面図を示す。これらの図において前
記第３図ないし第５図で説明したものと同一もしくは同
等部材については同一符号を付し、ここにおいて詳細な
説明は省略する。第１図および第２図（ａ） 、 （ｂ
）において、１１は本発明の混成集積回路を示し、１２
は外部リードを示す、この外部リード１２は弾性材によ
って一体に形成されており、マザーボード５のスルーホ
ール６内に挿通されて半田付けされる外部接続部１３と
、この外部接続部１３の端部に一体に折曲げ成形され、
基板２の側縁部を挾持する基板挟持部１４とから構成さ
れている。前記基板挟持部１４は外部接続部１３の端部
を基板２の外方へ向けて折曲げられた水平片１４ａと、
この水平片１４ａの先端部分を上方へ折曲げ、さらにそ
の先端を基板２の両側面よりも内側へ折曲げてなる押圧
片１４ｂとを有し、基板２の外側へ延在される断面コ字
状に成形されている。
このように構成された外部リード１２を基板２に取付け
るには、先ず、基板２の側縁部を側方から基板挟持部１
４で挟持する。この際、水平片１４ａおよび押圧片１４
ｂは、基板２の側縁部に形成された外部端子（図示せず
〉と対応する位置に従来と同様にして配置される。しか
る後、この基板挾持部１４と基板２の外部端子とを半田
等により接合することによって外部リード１２の取付け
が終了する。
るには、先ず、基板２の側縁部を側方から基板挟持部１
４で挟持する。この際、水平片１４ａおよび押圧片１４
ｂは、基板２の側縁部に形成された外部端子（図示せず
〉と対応する位置に従来と同様にして配置される。しか
る後、この基板挾持部１４と基板２の外部端子とを半田
等により接合することによって外部リード１２の取付け
が終了する。
上述したような外部リード１２を備えた混成集積回路１
１においては、外部リード１２の外部接続部１３が基板
２の裏側であってその両端面より内側に配置されること
になる。したがって、本発明の混成集積回路１１に使用
される基板２が従来のものより大型化されている場合に
も、本発明の混成集積回路１１を、小型の基板を使用し
た従来の混成集積回路が搭載されるマザーボード５へ搭
載することができる。
１においては、外部リード１２の外部接続部１３が基板
２の裏側であってその両端面より内側に配置されること
になる。したがって、本発明の混成集積回路１１に使用
される基板２が従来のものより大型化されている場合に
も、本発明の混成集積回路１１を、小型の基板を使用し
た従来の混成集積回路が搭載されるマザーボード５へ搭
載することができる。
以上説明したように本発明に係る混成集積回路は、外部
リードの基板挟持部分を、基板の外側へ延在される断面
コ字状に一体に折曲げ成形したため、外部リードにおけ
るマザーボードとの接続部分が基板の裏側であってその
両端面より内側に配置されることになるから、大型の基
板を使用する混成集積回路においても、これより小型の
基板を使用する混成集積回路と同一のマザーボードに搭
載することができる。したがって、基板寸法の異なる複
数種類の混成集積回路を基板寸法に制約されることなく
同一のマザーボードに搭載することができるから、マザ
ーボードの種類を少なく設定することができ、コストを
低く抑えることができるという効果がある。
リードの基板挟持部分を、基板の外側へ延在される断面
コ字状に一体に折曲げ成形したため、外部リードにおけ
るマザーボードとの接続部分が基板の裏側であってその
両端面より内側に配置されることになるから、大型の基
板を使用する混成集積回路においても、これより小型の
基板を使用する混成集積回路と同一のマザーボードに搭
載することができる。したがって、基板寸法の異なる複
数種類の混成集積回路を基板寸法に制約されることなく
同一のマザーボードに搭載することができるから、マザ
ーボードの種類を少なく設定することができ、コストを
低く抑えることができるという効果がある。
第１図は本発明の混成集積回路がマザーボード上に搭載
された状態を示す断面図、第２図（ａ）、（ｂは本発明
に係る外部リードを示す図で、同図（ａ）は正面図、同
図（ｂ）は側面図を示す、第３図は従来の混成集積回路
がマザーボード上に搭載された状態を示す断面図、第４
図は同じ〈従来の混成集積回路の基板に外部リードが取
付けられた状態を示す側面図、第５図（ａ） 、 （ｂ
）は従来の混成集積回路に使用される外部リードを示す
図で、同図（ａ）は正面図、同図（ｂ）は側面図を示す
。 ２・・・・基板、３ａ 、３ｂ・・・・半導体装置、５
・・・・マザーボード、１１・・・、混成集積回路、１
２・・・・外部リード、１３・・・・外部接続部、１４
・・・・基板挟持部。
された状態を示す断面図、第２図（ａ）、（ｂは本発明
に係る外部リードを示す図で、同図（ａ）は正面図、同
図（ｂ）は側面図を示す、第３図は従来の混成集積回路
がマザーボード上に搭載された状態を示す断面図、第４
図は同じ〈従来の混成集積回路の基板に外部リードが取
付けられた状態を示す側面図、第５図（ａ） 、 （ｂ
）は従来の混成集積回路に使用される外部リードを示す
図で、同図（ａ）は正面図、同図（ｂ）は側面図を示す
。 ２・・・・基板、３ａ 、３ｂ・・・・半導体装置、５
・・・・マザーボード、１１・・・、混成集積回路、１
２・・・・外部リード、１３・・・・外部接続部、１４
・・・・基板挟持部。
Claims (1)
- 半導体装置搭載用基板の側部を挟持する挾持部を備えか
つマザーボードと接続される外部リードが前記基板の両
側部に複数並設された混成集積回路において、前記外部
リードの基板挾持部分を、基板の外側へ延在される断面
コ字状に一体に折曲げ成形したことを特徴とする混成集
積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1170276A JPH0334596A (ja) | 1989-06-30 | 1989-06-30 | 混成集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1170276A JPH0334596A (ja) | 1989-06-30 | 1989-06-30 | 混成集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0334596A true JPH0334596A (ja) | 1991-02-14 |
Family
ID=15901948
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1170276A Pending JPH0334596A (ja) | 1989-06-30 | 1989-06-30 | 混成集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0334596A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100450327C (zh) * | 2004-05-21 | 2009-01-07 | 松下电器产业株式会社 | 基板接合构件和采用其的三维连接结构体 |
-
1989
- 1989-06-30 JP JP1170276A patent/JPH0334596A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100450327C (zh) * | 2004-05-21 | 2009-01-07 | 松下电器产业株式会社 | 基板接合构件和采用其的三维连接结构体 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4741472A (en) | Method of soldering an integrated circuit and printed circuit board | |
| JPH08146092A (ja) | エミュレータプローブ | |
| JPH0334596A (ja) | 混成集積回路 | |
| JP2003051562A (ja) | 半導体装置 | |
| US6191369B1 (en) | Printed circuit board having a marker trace for component alignment | |
| JPH0334923Y2 (ja) | ||
| JP2588956B2 (ja) | ジグザグインライン型モジュ−ルおよびジグザグインライン型モジュ−ルの製造方法 | |
| JP3941593B2 (ja) | 印刷配線板の金具取付構造 | |
| JPH0364876A (ja) | 電子部品のリード端子取付方法 | |
| JPS61145888A (ja) | 印刷配線基板接続装置 | |
| KR970005128Y1 (ko) | 표면실장형 메모리 모듈 | |
| JPH0498780A (ja) | Ｉｃソケット | |
| JPH0645494A (ja) | 半導体集積回路用パッケージ | |
| JP2530490Y2 (ja) | フレキシブルコネクタ | |
| JPH02152266A (ja) | 半導体装置 | |
| JPH04206765A (ja) | 半導体モジユール | |
| JPH0195548A (ja) | ピングリッドアレイ型基板取付用電子部品 | |
| JP3534360B2 (ja) | 電気部品用ソケット | |
| JPH0713228Y2 (ja) | 混成集積回路装置のリードフレーム | |
| JPH073646Y2 (ja) | 半導体装置の構造 | |
| JP3102114B2 (ja) | リードフレーム | |
| JPH02309573A (ja) | 混成集積回路 | |
| JPH0824059B2 (ja) | 混成集積回路用リード | |
| JPH0250464A (ja) | 格子配列形半導体素子パッケージ | |
| JP2000299543A (ja) | 基板間接続構造 |