JPH0573640A - 状態推移制御装置 - Google Patents

Abstract

(57)【要約】 【目的】デジタル回路設計での状態推移において状態推
移の実行指令の流れが制御しやすくなる事と簡単な回路
構成により、設計に使用する素子数の節約ができる状態
推移制御装置を提供する。 【構成】状態推移制御装置は、Ｊ・Ｋフリップフロップ
とＡＮＤゲートから一つの組を構成し、一つの状態を制
御する。ｎ状態に対してｎ組で制御となる。 【効果】状態推移制御装置は、一体化として提供するの
で付線長の違いから余分なディレーが生じない、高信頼
性のデジタル回路の設計を実現できる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はデジタル回路の設計に係
り、特に状態推移を容易に設計できる。且つ制御の流れ
を明確にする状態推移制御装置の構成に関するものであ
る。

【０００２】

【従来の技術】従来の技術は回路規模が大きくなるに伴
い、状態の流れを制御する回路が複雑となる事と付線長
による余分なディレーを生じる事と高信頼性の設計が難
しくなる。

【０００３】

【発明が解決しようとする課題】前述従来の技術では複
雑な回路構成と成る事と余分なディレーを生じる事と高
信頼性設計が得られない事と言う問題点を有する。

【０００４】そこで、本発明はこの様な問題点を解決す
るもので、その目的とするところは状態の流れを制御す
る回路を一体化として提供するところにある。

【０００５】

【課題を解決するための手段】状態推移制御装置はＪ・
ＫフリップフロップとＡＮＤゲートの組から構成する、
一つの状態に対して一つの組で、ｎ個の状態に対してｎ
組で状態推移制御をする事と、簡単な回路構成により、
制御の流れが明確となる事と、一体化により、付線長か
ら余分なディレーを生じる事なく、高信頼性の設計を実
現できる。

【０００６】

【作用】デジタル回路設計での状態推移において、状態
の実行指令の流れが制御しやすくなり、簡単な回路構成
による設計に使用する素子数の節約ができる。

【０００７】

【実施例】以下、本発明の一実施例を図１、図２及び図
３により説明する。

【０００８】図１はデジタル回路設計における状態推移
の概念を示した図である。

【０００９】図２は、状態推移制御装置を示す。一組の
回路構成はＪＫＦＦ１とＡＮＤ１素子から構成され、一
つの状態を一組で制御する。その回路動作はシステム側
から単発のＳＴＡＲＴ信号を出し、ＣＬＯＣＫの立ち下
がりタイミングで受けた信号をＪＫＦＦ１のＱ端子にハ
イレベルで出力する。Ｑ端子の出力がハイレベルにした
がて、ＤＯ１の端子はアクディブローレベルで状態１を
実行させる。そこで、ＳＴＡＲＴ信号がローレベルとな
り、ＪＫＦＦのＪとＫ端子共にローレベルの状態は、出
力端子の状態を保持する特徴を利用し、状態１の処理が
終わるまでＤＯ１の端子は常にアクディブローのレベル
となる。

【００１０】状態１の処理が終了時にＥＮＤ１の単発信
号を返し、ＪＫＦＦ１のＱ端子から受け続けていたハイ
レベル信号のＡＮＤ１ゲートの入力と一方ＥＮＤ１の単
発信号から、ＡＮＤ１ゲートが単発の信号を出力し、Ｄ
Ｏ１端子がアクディブローレベルから解除される。その
ＡＮＤ１ゲートの出力は状態２への推移信号となる。図
３は図２の回路動作をタイムチャートで示したものであ
る。

【００１１】

【発明の効果】状態推移制御装置によれば、デジタル回
路設計における状態推移の設計が明確となり、簡単な回
路構成で設計に使用する素子数の節約にもなる。また一
体化として提供するので付線長の違いから余分なディレ
ーが生じない、高信頼性デジタル回路の設計を実現でき
る。

【図面の簡単な説明】

【図１】状態推移の概念図。

【図２】デジタル回路設計に応用した場合の実施例にお
ける回路構成図。

【図３】第２図のタイムチャート。

【符号の説明】

１，２，３，４ ・・・・・・・ 状態１から状態ｎ ５，６，７ ・・・・・・・・・ Ｊ・Ｋフリップフロ
ップ ８，９，１０ ・・・・・・・・ ＡＮＤ ゲート

Claims (1)

【特許請求の範囲】
1. 【請求項１】デジタル回路設計での状態推移制御におい
   て、ひとつのＪ・ＫフリップフロップとＡＮＤゲートの
   組から構成する事を特徴とする状態推移制御装置。