KR910002120Y1 - D플립플롭과 버퍼 겸용회로 - Google Patents

D플립플롭과 버퍼 겸용회로 Download PDF

Info

Publication number
KR910002120Y1
KR910002120Y1 KR2019880015596U KR880015596U KR910002120Y1 KR 910002120 Y1 KR910002120 Y1 KR 910002120Y1 KR 2019880015596 U KR2019880015596 U KR 2019880015596U KR 880015596 U KR880015596 U KR 880015596U KR 910002120 Y1 KR910002120 Y1 KR 910002120Y1
Authority
KR
South Korea
Prior art keywords
buffer
circuit
flip
flop
terminal
Prior art date
Application number
KR2019880015596U
Other languages
English (en)
Other versions
KR900007376U (ko
Inventor
김근희
Original Assignee
삼성전관주식회사
김정배
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전관주식회사, 김정배 filed Critical 삼성전관주식회사
Priority to KR2019880015596U priority Critical patent/KR910002120Y1/ko
Publication of KR900007376U publication Critical patent/KR900007376U/ko
Application granted granted Critical
Publication of KR910002120Y1 publication Critical patent/KR910002120Y1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/037—Bistable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Electronic Switches (AREA)
  • Logic Circuits (AREA)

Abstract

내용 없음.

Description

D플립플롭과 버퍼 겸용회로
첨부도면은 본 고안에 따른 회로도이다.
* 도면의 주요부분에 대한 부호의 설명
10, 20 : 3상태 30 : D플립플롭
40 : 멀티플렉서
본 고안은 D(Data)플립플롭과 버퍼(buffer)겸용회로로서, 상세하게는 버퍼 인에이블(buffer enable)신호의 레벨에 따라 D플립플롭 기능과 버퍼기능을 선택하여 수행하도록 하는 겸용 회로에 관한 것이다.
일반적으로, D플립플롭은 입력 데이터를 지연시켜 출력하는 기능등을 수행하는 바, 버퍼회로와는 분리되어 설계되기 때문에 칩(chip)설계시 별도로 설계되는 D플립플롭과 버퍼회로에 의해 회로가 복잡해지는 문제가 있었다.
즉, 회로설계의 간결성이 요구되는 상태에서 상기한 회로의 복잡성은 원하는 데이터를 얻기에도 또한 문제가 있었다.
따라서, 본 고안은 D플립플롭과 버퍼기능을 겸용으로 이용할 수 있는 회로를 구현하여 회로를 간소화시킴에 따른 칩 소형화를 위한 회로를 제공하는 데 그 목적이 있다.
다음은 첨부도면에 의거하여 본 고안의 실시예를 상세히 설명한다.
첨부도면은 본 고안에 따른 회로도로서, D플립플롭(30)과 3상태 버퍼(10, 20)및 멀티플렉서(40)로 구성되어 있고, 이 3상태 버퍼중 10은 제어단자에 하이레벨 신호가 인가될때 인에이블되며 아울러 20은 제어단자에 로우레벨 신호가 인가될때 인에이블되는 회로이다.
첨부도면에서, 입력 데이터 D는 D플립플롭(30)의 입력단과 3상태 버퍼(20)의 입력단으로 제공되고, 클럭신호 CK는 3상태 버퍼(10)를 거쳐 플립플롭(30)의 동기단자로 제공되며, D플립플롭(30)의 출력단신호와 3상태 버퍼(20)의 출력단 신호는 멀티플렉서(40)의 A단자 B단자에 각각 인가되고, 버퍼인에이블 신호 BE는 3상태 버퍼(10, 20)의 제어단자와 벌티플렉서(40)의 선택단자로 제공되도록 연결되어 있다.
상기한 멀티플렉서(40)는 선택단자 신호의 레벨이 하이일때 A단자를 선택하고, 로우일때 B단자를 선택한다.
상기한 구성을 갖는 본 고안은 버퍼인에이블 신호 BE의 레벨에 따라 D플립플롭 또는 버퍼기능으로 동작한다.
즉, 버퍼인에이블신호 BE의 레벨이 하이일때에는 D플립플롭 기능을 수행하고, BE신호의 레벨이 로우일때에는 버퍼기능을 수행한다.
상기의 BE신호레벨이 하이레벨인 경우, 클럭전환용 3상태 버퍼(10)가 인에이블되어 클럭신호 CK가 D플립플롭(30)을 동기시키고, 이로써 D플립플롭(30)출력단신호는 입력단 신호가 나타나서 멀티플렉서(40)의 A단자로 제공된다.
아울러 상기한 하이레벨의 BE신호에 의해 멀티플렉서(40)는 A단자로 입력되는 신호를 선택해서 출력한다. 따라서, 버퍼인에이블신호가 하이레벨일 때에는 본 고안은D플립플롭의 기능을 수행한다.
한편 버퍼인에이블신호 BE의 레벨이 로우인 경우에는 입력데이터 절환용 3상태 버퍼(20)가 인에이블 되어 입력데이터 D가 상기의 버퍼(20)를 거쳐 멀티플렉서(40)의 B단자로 제공되고, 이때 멀티플렉서(40)는 로우레벨 BE신호에 의해 B단자 입력신호를 선택해서 출력한다.
즉, 버퍼인에이블 신호가 로우레벨일때 본 고안은 버퍼기능을 수행한다.
본 고안에서 이용되는 신호들은 회로설계시에 사용되는 신호들이다.
이상에서 설명한 바와 같이 본 고안에 의하면, D플립플롭과 버퍼의 기능을 버퍼인에이블신호의 레벨에 따라 선택적으로 수행되게 하므로써 별개의 기능을 갖는 회로의 조합보다는 전체의 회로를 간소화시겨 칩소형화를 구현할 수 있고, 또한 버퍼 인에이블 신호의 레벨이 따라 원하는 신호를 동시에 얻을 수 있다.

Claims (1)

  1. 버퍼인에이블 신호 BE레벨이 하이인 경우 클럭 절환용 3상태 버퍼(10)에 의해 동기되는 D플립플롭(30)의 출력단신호가 멀티플렉서(40)의 A단자를 통하여 출력되게 하고, 버퍼인에이블신호 BE레벨이 로우인 경우에는 D플립플롭(30)의 입력신호 D가 3상태 버퍼(20)를 거쳐 멀티플렉서(40)의 B단자를 통하여 출력되게 한 D플립플롭과 버퍼겸용회로.
KR2019880015596U 1988-09-23 1988-09-23 D플립플롭과 버퍼 겸용회로 KR910002120Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019880015596U KR910002120Y1 (ko) 1988-09-23 1988-09-23 D플립플롭과 버퍼 겸용회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019880015596U KR910002120Y1 (ko) 1988-09-23 1988-09-23 D플립플롭과 버퍼 겸용회로

Publications (2)

Publication Number Publication Date
KR900007376U KR900007376U (ko) 1990-04-04
KR910002120Y1 true KR910002120Y1 (ko) 1991-04-04

Family

ID=19279592

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019880015596U KR910002120Y1 (ko) 1988-09-23 1988-09-23 D플립플롭과 버퍼 겸용회로

Country Status (1)

Country Link
KR (1) KR910002120Y1 (ko)

Also Published As

Publication number Publication date
KR900007376U (ko) 1990-04-04

Similar Documents

Publication Publication Date Title
US5623223A (en) Glitchless clock switching circuit
JPH0220173B2 (ko)
KR890013740A (ko) 모노리틱 집적회로
US6496050B2 (en) Selective modification of clock pulses
JPH04288607A (ja) クロック信号切り換え回路
KR960042413A (ko) 데이터 처리 시스템
KR910002120Y1 (ko) D플립플롭과 버퍼 겸용회로
KR100223848B1 (ko) 반도체장치의 출력회로
JP2849007B2 (ja) 半導体集積回路
JPH0334617A (ja) フリップフロップ回路
JP2586712B2 (ja) 非同期信号選択回路
KR880000912Y1 (ko) 비동기 펄스 신호의 택일회로
KR100278982B1 (ko) 데이타 입출력 제어회로
KR100244430B1 (ko) 반도체 칩의 테스트 회로
JPH01171312A (ja) フリップフロップ回路
KR100199190B1 (ko) 데이타 포착회로
JPH04282913A (ja) バイパス回路内蔵形半導体集積回路
KR0178892B1 (ko) 클럭 다중화 회로
KR0125588Y1 (ko) 카운터의 캐리 출력에 대한 글리치 방지 회로
JPH01208791A (ja) 半導体記憶回路
KR950004646Y1 (ko) 디지탈 지연회로
JP2538074B2 (ja) 論理集積回路
JPH0537306A (ja) フリツプフロツプ回路
KR100210856B1 (ko) 음성 신호 인터페이스 회로
KR0134273B1 (ko) 고성능 궤환 쉬프트 레지스터

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20000331

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee