JPH05314879A - ダウンカウンタを用いたタイマ回路 - Google Patents

Abstract

(57)【要約】 【目的】 タイマ回路に関し、クロックの立ち上がりに
非同期で設定値をダウンカウンタにロードしてもタイム
アウト信号を出力出来るタイマ回路の提供を目的とす
る。 【構成】 ロード，スタート信号をダウンカウンタ３に
送り、且つロードする設定値を読込み読込完了すると読
込完了信号をクロックマスク回路２に送り、又読み込ん
だ設定値をダウンカウンタ３にロードしカウントを開始
させ、このカウント開始のスタート信号はタイムアウト
信号送出回路４に送る処理回路１と、クロックを入力
し、読込完了信号が入力すると、クロックマスク信号に
てマスクしたクロックをダウンカウンタ３及びタイムア
ウト信号送出回路４に送り、且つクロックマスク信号を
タイムアウト信号送出回路４に送るクロックマスク回路
２と、クロックマスク信号入力中にダウンカウンタ３よ
りキャリアウト信号が入力すると、上記スタート信号入
力時にタイムアウト信号を出力するタイムアウト信号送
出回路４とを備えた構成とする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、電子，通信機器等に使
用するダウンカウンタを用いたタイマ回路の改良に関す
る。

【０００２】

【従来の技術】図５は従来例のダウンカウンタを用いた
タイマ回路のブロック図、図６は図５の各部のタイムチ
ャートである。

【０００３】図５のダウンカウンタ３，フリップフロッ
プ３２，処理回路３０には、図６（Ａ）に示す如きクロ
ックが入力しており、ダウンカウンタ３は図６（Ｂ）に
示す如くカウント値が０になると図６（Ｃ）に示す如き
キャリアウト信号を出力し、ノット回路３１にて反転さ
れフリップフロップ３２に入力する。

【０００４】するとフリップフロップ３２ではクロック
の立ち上がりでこれを検出し図６（Ｄ）に示す如きタイ
ムアウト信号を出力しタイマがタイムアウトになったこ
とを知らせる。

【０００５】処理回路３０は入力するクロックの立ち上
がりを監視しており、ダウンカウンタ３をタイマとして
動作させる為の設定値のロードをするには、クロックの
立ち上がりに依存し、少し遅れ図６（Ｅ）に示す如きロ
ード，スタート信号を送り、図６（Ｆ）に示すタイミン
グで設定値を読込み、読み込むと直ぐ図６（Ｇ）に示す
タイミングで設定値をダウンカウンタ３に送信しロード
する。図６の場合はタイマとしての時間の長さを定める
設定値を１８とした場合の例で１８をセットし、図６
（Ｅ）のスタートでダウンカウンタ３のカウント動作を
開始させ、カウント値が０となると先に説明せる如くキ
ャリアウト信号によりタイムアウト信号を出力する。

【０００６】このようにしてダウンカウンタ３を用いタ
イマ回路を形成している。

【０００７】

【発明が解決しようとする課題】しかしながら、従来の
ダウンカウンタを用いたタイマ回路は、クロックの立ち
上がりに依存して設定値をロードするので、ロードする
タイミングはクロックの立ち上がりより少し遅れ、クロ
ックの立ち上がりで、フリップフロップ３２よりタイム
アウト信号は出力されるが、設定値をロードするのを、
ソフト等にてクロックの立ち上がりに非同期で行うと、
ロード，スタート信号は図６（Ｈ）に示す如くクロック
の立ち上がりより少し前になることがあり、この場合の
設定値送出は図６（Ｉ）に示す如くやはりクロックの立
ち上がり前となり、キャリアウト信号は図６（Ｊ）に示
す如くクロックの立ち上がり前にＨレベルになり、フリ
ップフロップ３２よりタイムアウト信号が出力されなく
なる。

【０００８】即ち、ダウンカウンタに、クロックの立ち
上がりに非同期で設定値をロードするとタイムアウト信
号が出力出来ないことがあり、タイマ回路を構成出来な
い問題点がある。

【０００９】本発明は、クロックの立ち上がりに非同期
で設定値をロードしてもタイムアウト信号を出力出来
る、ダウンカウンタを用いたタイマ回路の提供を目的と
している。

【００１０】

【課題を解決するための手段】図１は本発明の原理ブロ
ック図である。図１に示す如く、ロードとスタートを示
すロード，スタート信号をダウンカウンタ３に送り、且
つロードする設定値を読込み読込完了すると読込完了信
号をクロックマスク回路２に送り、又該読み込んだ設定
値を該ダウンカウンタ３にロードしカウントを開始さ
せ、このカウント開始のスタート信号はタイムアウト信
号送出回路４に送る処理回路１と、クロックを入力し、
上記読込完了信号が入力すると、該クロック周期より短
いがこれに近いクロックマスク信号にてマスクしたクロ
ックを該ダウンカウンタ３及び該タイムアウト信号送出
回路４に送り、且つ該クロックマスク信号を該タイムア
ウト信号送出回路４に送るクロックマスク回路２と、該
クロックマスク信号入力中に該ダウンカウンタ３よりキ
ャリアウト信号が入力すると、上記スタート信号入力時
にタイムアウト信号を出力するタイムアウト信号送出回
路４とを備えた構成とする。

【００１１】

【作用】図２は、図１の各部のタイムチャートであり、
クロックの立ち上がりに非同期で、クロックの立ち上が
り前にロード，スタート信号を出力した場合のものであ
る。

【００１２】図１のダウンカウンタを用いたタイマ回路
では、図２（Ａ）に示すクロックの立ち上がり前に、処
理回路１より、図２（Ｂ）に示す如くロード，スタート
信号を出力し、図２（Ｃ）に示すタイミングで設定値を
読み込むと、処理回路１は読込完了信号をクロックマス
ク回路２に送り又直ちに図２（Ｄ）に示すタイミングで
設定値を送出し、ダウンカウンタ３にロードする。

【００１３】すると、ダウンカウンタ３のキャリアウト
信号は図２（Ｇ）に示す如く設定値がロードされたので
Ｈレベルになりクロックの立ち上がり前に消滅する。し
かしながら、クロックマスク回路２では、読込完了信号
が入力すると、図２（Ｅ）に示す如きクロック周期より
短いがこれに近いクロックマスク信号を出力し、ダウン
カウンタ３及びタイムアウト信号送出回路４へのクロッ
クをクロックマスク信号送出期間マスクし、クロックマ
スク信号をタイムアウト信号送出回路４に送る。

【００１４】タイムアウト信号送出回路４では、処理回
路１よりのロード，スタート信号のスタート信号が入力
しており、図２（Ｅ）に示すクロックマスク信号入力中
に、図２（Ｇ）に示す如きキャリアウト信号が入力する
と、スタート信号にて図２（Ｈ）に示す如きタイムアウ
ト信号を出力する。

【００１５】即ち、クロックの立ち上がりに非同期で、
設定値をダウンカウンタにロードしても、タイムアウト
信号を出力することが出来るようになり、タイマ回路を
構成出来るようになる。

【００１６】

【実施例】図３は本発明の実施例のダウンカウンタを用
いたタイマ回路のブロック図、図４は図３の各部のタイ
ムチャートである。

【００１７】図中、１０，１３，１６，１８，１９，２
０はフリップフロップ、１１は立ち下がりの微分回路、
１２，１５，２２はオア回路、１４，１７，２１はアン
ド回路であり、クロックとしては図４（ａ）に示す１０
０Ｈｚのクロックを用い、クロックマスク回路２のフリ
ップフロップ１０及びオア回路１５に入力している。

【００１８】又、図４（ｂ）に示す８ＭＨｚのクロック
は、フリップフロップ１０，微分回路１１及びタイムア
ウト信号送出回路４のフリップフロップ１６に入力して
いる。

【００１９】クロックマスク回路２のフリップフロップ
１０に１００Ｈｚのクロックが入力すると、微分回路１
１よりは図４（ｄ）に示す如き１００Ｈｚのクロックの
立ち下がりを微分したパルスを出力し、アンド回路１４
に入力しリセット信号をフリップフロップ１３，１８，
１９に送出しリセットする。

【００２０】ダウンカウンタ３のカウント値が図４
（ｊ）に示す如く０となると、（ｋ）に示す如きキャリ
アウト信号を出力し、ノット回路２３にて反転され、タ
イムアウト信号送出回路４のフリップフロップ１６，２
０に入力する。

【００２１】一方処理回路１より図４（ｅ）に示す如き
クロックの立ち上がりに非同期なロード，スタート信号
を送ると、ダウンカウンタ３及びクロックマスク回路２
のオア回路１２に入力し、アンド回路１４経由でフリッ
プフロップ１３，１８，１９のリセット端子に送りフリ
ップフロップ１３，１８，１９をリセットする。

【００２２】又処理回路１は、ロード，スタート信号を
送出すると図４（ｆ）に示すタイミングで設定値を読出
し、読出完了すると読出完了信号をクロックマスク回路
２のフリップフロップ１３に送り、図４（ｇ）に示す如
きクロックマスク信号をオア回路１５及びアンド回路１
７，２１に送り、オア回路１５よりはクロックマスク信
号でマスクされた図４（ｉ）に示す如きクロックをダウ
ンカウンタ３及びタイムアウト信号送出回路４のフリッ
プフロップ２０に送る。

【００２３】タイムアウト信号送出回路４では図４
（ｇ）に示すクロックマスク信号が入力している時、ダ
ウンカウンタ３より図４（ｋ）に示すキャリアウト信号
が入力すると、フリップフロップ１６の出力は図４
（ｍ）に示す如き信号となり、フリップフロップ１８及
びアンド回路１７に入力し、アンド回路１７よりは図４
（ｎ）に示す信号を出力し、フリップフロップ１８より
は図４（ｏ）に示す如き信号を出力し、フリップフロッ
プ１９に入力する。

【００２４】フリップフロップ１９にはロード，スター
ト信号のスタート信号が入力しているので、フリップフ
ロップ１９よりは図４（ｐ）に示す如き信号を出力し、
オア回路２２より図４（ｑ）に示す如きタイムアウト信
号を出力する。

【００２５】フリップフロップ２０の出力は、クロック
マスク信号が入力している時、キャリアウト信号が入力
していると図４（ｌ）に示す如くＬレベルであるが、ロ
ード，スタート信号がクロックの立ち上がりより遅れ、
クロックマスク信号が入力している時、キャリアウト信
号が入力していない時は、キャリアウト信号を出力し、
アンド回路２１，オア回路２２経由でタイムアウト信号
を出力する。

【００２６】尚フリップフロップ１８，１９の出力は、
先に説明せる如く、図４（ｏ）（ｐ）に示す如く、微分
回路１１の出力パルスにてリセットされる。即ち、クロ
ックの立ち上がりに非同期でダウンカウンタ３に設定値
をロードしても、タイムアウト信号を出力出来、タイマ
回路を構成出来るようになる。

【００２７】尚、ダウンカウンタ３を、２つのタイマと
して利用する為に、例えば設定値として１８をセット
し、カウント値が１３になった時に設定値として４をセ
ットし、カウント値が９（＝０）となれば，キャリアウ
ト信号を出力し又カウント値が０となればキャリアウト
信号を出力するようにしたものでも、本発明を適用すれ
ば、クロックの立ち上がりに非同期でダウンカウンタ３
に設定値をロードしても、タイムアウト信号を出力出
来、タイマ回路を構成出来るようになる。

【００２８】

【発明の効果】以上詳細に説明せる如く本発明によれ
ば、クロックの立ち上がりに非同期でダウンカウンタに
設定値をロードしても、タイムアウト信号を出力出来、
タイマ回路を構成出来るようになる効果がある。

【図面の簡単な説明】

【図１】は本発明の原理ブロック図、

【図２】は図１の各部のタイムチャート、

【図３】は本発明の実施例のダウンカウンタを用いたタ
イマ回路のブロック図、

【図４】は図３の各部のタイムチャート、

【図５】は従来例のダウンカウンタを用いたタイマ回路
のブロック図、

【図６】は図５の各部のタイムチャートである。

【符号の説明】

１，３０は処理回路、 ２はクロックマスク回路、 ３はダウンカウンタ、 ４はタイムアウト信号送出回路、 １０，１３，１６，１８，１９，２０，３２はフリップ
フロップ、 １１は微分回路、 １２，１５，２２はオア回路、 １４，１７，２１はアンド回路、 ２３，３１はノット回路を示す。

Claims (1)

【特許請求の範囲】
1. 【請求項１】 ロードとスタートを示すロード，スター
   ト信号をダウンカウンタ（３）に送り、且つロードする
   設定値を読込み読込完了すると読込完了信号をクロック
   マスク回路（２）に送り、又該読み込んだ設定値を該ダ
   ウンカウンタ（３）にロードしカウントを開始させ、こ
   のカウント開始のスタート信号はタイムアウト信号送出
   回路（４）に送る処理回路（１）と、クロックを入力
   し、上記読込完了信号が入力すると、該クロック周期よ
   り短いがこれに近いクロックマスク信号にてマスクした
   クロックを該ダウンカウンタ（３）及び該タイムアウト
   信号送出回路（４）に送り、且つ該クロックマスク信号
   を該タイムアウト信号送出回路（４）に送るクロックマ
   スク回路（２）と、該クロックマスク信号入力中に該ダ
   ウンカウンタ（３）よりキャリアウト信号が入力する
   と、上記スタート信号入力時にタイムアウト信号を出力
   するタイムアウト信号送出回路（４）とを備えたことを
   特徴とするダウンカウンタを用いたタイマ回路。