JPH0559622B2 - - Google Patents
Info
- Publication number
- JPH0559622B2 JPH0559622B2 JP62030045A JP3004587A JPH0559622B2 JP H0559622 B2 JPH0559622 B2 JP H0559622B2 JP 62030045 A JP62030045 A JP 62030045A JP 3004587 A JP3004587 A JP 3004587A JP H0559622 B2 JPH0559622 B2 JP H0559622B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- clock
- data
- read
- multiphase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000010586 diagram Methods 0.000 description 15
- 230000000630 rising effect Effects 0.000 description 10
- 238000013459 approach Methods 0.000 description 6
- 101150040096 SFT2 gene Proteins 0.000 description 4
- 238000012937 correction Methods 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000012806 monitoring device Methods 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 101150096886 sft-1 gene Proteins 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Description
【発明の詳細な説明】
〔概要〕
クロツク乗り換え回路において、多相書き込み
クロツクと多相読み出しクロツクの位相差が予め
設定された値まで近ずいたことを検出した時、多
相読み出しクロツクの生成を停止させ、データの
所定位置で停止を解除することにより並列／直列
変換した時のデータ誤りを少なくする様にしたも
のである。
クロツクと多相読み出しクロツクの位相差が予め
設定された値まで近ずいたことを検出した時、多
相読み出しクロツクの生成を停止させ、データの
所定位置で停止を解除することにより並列／直列
変換した時のデータ誤りを少なくする様にしたも
のである。
本発明はクロツク乗り換え回路、例えば回線監
視装置で使用されるクロツク乗り換え回路の改良
に関するものである。
視装置で使用されるクロツク乗り換え回路の改良
に関するものである。
第５図はクロツク乗り換え回路使用例説明図を
示す。
示す。
図において、低次群多重変換装置（図示せず）
からの低次群データは復号器１で復号されて元の
データが取り出されるが、このデータは別の復号
器で取り出された別のデータと多重変換装置２で
多重化され、符号器３で符号化されて高次群デー
タとして送出されるが、同時にこの多重変換装置
でデータが正確に多重化されているか否かをチエ
ツクする。
からの低次群データは復号器１で復号されて元の
データが取り出されるが、このデータは別の復号
器で取り出された別のデータと多重変換装置２で
多重化され、符号器３で符号化されて高次群デー
タとして送出されるが、同時にこの多重変換装置
でデータが正確に多重化されているか否かをチエ
ツクする。
この為、送出した高次群データと同じものを予
備装置内の復号器４で復合化し、分離部５で分離
し、符号器６で符号化して得られた低次群データ
とクロツクとを回線監視装置に加える。
備装置内の復号器４で復合化し、分離部５で分離
し、符号器６で符号化して得られた低次群データ
とクロツクとを回線監視装置に加える。
ここには、低次群多重変換装置より送出された
低次群データとクロツクとが加えらえているが、
２つのクロツクの位相が異なるのでデータの比較
ができない。
低次群データとクロツクとが加えらえているが、
２つのクロツクの位相が異なるのでデータの比較
ができない。
そこで、クロツク乗り換え回路７で予備装置よ
り加えられた低次群データを低次群多重変換装置
より加えられたクロツクで打ち直した後、例えば
EX−ORゲート８で２つの低次群データが一致
するか否かをチエツクし、一致すれば多重変換装
置は入力データを正確に多重化していると判定す
る。
り加えられた低次群データを低次群多重変換装置
より加えられたクロツクで打ち直した後、例えば
EX−ORゲート８で２つの低次群データが一致
するか否かをチエツクし、一致すれば多重変換装
置は入力データを正確に多重化していると判定す
る。
この時、クロツク乗り換え回路７より送出され
るデータは誤りの少ないデータであることが必要
である。
るデータは誤りの少ないデータであることが必要
である。
第６図は従来例のブロツク図、第７図は第６図
の動作説明図を示す。尚、第７図中の左側の数字
は第６図中の同じ数字の部分の波形を示す。
の動作説明図を示す。尚、第７図中の左側の数字
は第６図中の同じ数字の部分の波形を示す。
以下、入力データを８つの並列データに変換す
るとして第７図を参照して第６図の動作を説明す
る。
るとして第７図を参照して第６図の動作を説明す
る。
先ず、上記の予備装置で得られたクロツクと低
次群データは８相書き込みクロツク生成器１０と
直列／並列変換器９に、低次群多重変換装置から
のクロツクはANDゲート１３を介して８相読み
出しクロツク生成器１２にそれぞれ加えられる。
次群データは８相書き込みクロツク生成器１０と
直列／並列変換器９に、低次群多重変換装置から
のクロツクはANDゲート１３を介して８相読み
出しクロツク生成器１２にそれぞれ加えられる。
そこで、直列／並列変換器（以下、Ｓ／Ｐ変換
器と省略する）は８相書き込みクロツク生成器か
らの第７図−に示す様な８相の書き込みクロツ
ク（以下、Ｗ−CKと省略する）を用いて、第７
図−に示す低次群データ（以下、入力データと
省略する）を第７図−に示す様な８本のデータ
に変換して並列／直列変換器（以下、Ｐ／Ｓ変換
器と省略する）１１に加える。
器と省略する）は８相書き込みクロツク生成器か
らの第７図−に示す様な８相の書き込みクロツ
ク（以下、Ｗ−CKと省略する）を用いて、第７
図−に示す低次群データ（以下、入力データと
省略する）を第７図−に示す様な８本のデータ
に変換して並列／直列変換器（以下、Ｐ／Ｓ変換
器と省略する）１１に加える。
ここには８相読み出しクロツク生成器１２から
の第７図−に示す様な８相の読み出しクロツク
（以下、Ｒ−CKと省略する）が加えられているの
で、このＲ−CKを用いて８本のデータが第７図
−に示す様に１本のデータに変換される。
の第７図−に示す様な８相の読み出しクロツク
（以下、Ｒ−CKと省略する）が加えられているの
で、このＲ−CKを用いて８本のデータが第７図
−に示す様に１本のデータに変換される。
尚、Ｐ／Ｓ変換器１１は例えば図示の様に
ANDゲートとORゲートとの組み合わせで構成さ
れる。
ANDゲートとORゲートとの組み合わせで構成さ
れる。
ここで、Ｒ−CKとＷ−CKとは別々の回路で発
生しているので、瞬時、瞬時でみると発振周波数
が少しずれる。例えば、前者の方が後者よりも少
し高いとすると、Ｒ−CKの周期が短くなり、第
７図−に示す様にＲ−CKの立上り点が点線の
様に左側にずれる。
生しているので、瞬時、瞬時でみると発振周波数
が少しずれる。例えば、前者の方が後者よりも少
し高いとすると、Ｒ−CKの周期が短くなり、第
７図−に示す様にＲ−CKの立上り点が点線の
様に左側にずれる。
この時、第７図−に示す並列データDT１〜
の変化点付近まで８相Ｒ−CKの立上り点がずれ
ると、変化点の右側又は左側のデータの何れを読
み出すのか確定しないので、正しいデータが上記
のEX−ORゲートに送れなくなる可能性がある。
の変化点付近まで８相Ｒ−CKの立上り点がずれ
ると、変化点の右側又は左側のデータの何れを読
み出すのか確定しないので、正しいデータが上記
のEX−ORゲートに送れなくなる可能性がある。
そこで、位相比較回路１４で８相Ｒ−CKの位
相がデータの変化点に近ずいたか否かを監視する
為、８相書き込みクロツク生成器１０と８相読み
出しクロツク生成器１２から１つずつ送出された
パルスを比較し、２つのパルスの位相差が設定さ
れた値より近ずいた時にANDゲート１３をオフ
にして８相読み出しクロツク生成器１２に加えら
れるＲ−CKを１ビツト停止、即ち１ビツト歯抜
けにさせる。
相がデータの変化点に近ずいたか否かを監視する
為、８相書き込みクロツク生成器１０と８相読み
出しクロツク生成器１２から１つずつ送出された
パルスを比較し、２つのパルスの位相差が設定さ
れた値より近ずいた時にANDゲート１３をオフ
にして８相読み出しクロツク生成器１２に加えら
れるＲ−CKを１ビツト停止、即ち１ビツト歯抜
けにさせる。
この為、８相Ｒ−CKは１ビツトずれた所に生
成されるので、データの変化点より１ビツト分だ
け離れ、正しく変換が行われる。
成されるので、データの変化点より１ビツト分だ
け離れ、正しく変換が行われる。
ここで、第７図−、に示す様に並列データ
の変化点とＷ−CKの立上り点とは一致している
ので、Ｒ−CKの立上り点がデータの変化点に近
ずくか否かをＷ−CKとＲ−CKの位相差で見てい
る。
の変化点とＷ−CKの立上り点とは一致している
ので、Ｒ−CKの立上り点がデータの変化点に近
ずくか否かをＷ−CKとＲ−CKの位相差で見てい
る。
上記の様に、位相比較回路は８相書き込みクロ
ツク生成器と８相読み出しクロツク生成器から１
つずつ送出されたパルスを比較するが、８相Ｗ−
CKの８φ１と８相Ｒ−CKの8φ１′を用いて位相
比較する場合について第７図により説明する。
今、Ｒ−CKがＷ−CKに比して若干高い周波数の
時、８φ１′が８φ１に近づくが、所定値以下に
接近すると、位相比較回路は１ビツト幅のＬレベ
ルのクロツクインヒビツト要求を出力する（第７
図中の位相比較出力参照）。この時、第７図−
の中の２番目の８φ１′が立ち上がつた状態にあ
るとすると、この要求の為に立下りが現れず、こ
の８φ１′はそのままＨレベルの状態を保つ。し
かし、上記のクロツクインヒビツト要求が消滅す
れば８φ１′が立下るので、第７図−中の２番
目の８φ１′に示す様に２ビツト幅となり、Ｐ／
Ｓ変換器１１から出力するデータD1′は第７図−
に示す様に２ビツト連続したものとなる。これ
はビツト誤りであり、クロツクインヒビツト要求
による位相調整には避けられないので、これの発
生を少なくして誤りの少ないデータを送出しなけ
ればならないと云う問題点がある。
ツク生成器と８相読み出しクロツク生成器から１
つずつ送出されたパルスを比較するが、８相Ｗ−
CKの８φ１と８相Ｒ−CKの8φ１′を用いて位相
比較する場合について第７図により説明する。
今、Ｒ−CKがＷ−CKに比して若干高い周波数の
時、８φ１′が８φ１に近づくが、所定値以下に
接近すると、位相比較回路は１ビツト幅のＬレベ
ルのクロツクインヒビツト要求を出力する（第７
図中の位相比較出力参照）。この時、第７図−
の中の２番目の８φ１′が立ち上がつた状態にあ
るとすると、この要求の為に立下りが現れず、こ
の８φ１′はそのままＨレベルの状態を保つ。し
かし、上記のクロツクインヒビツト要求が消滅す
れば８φ１′が立下るので、第７図−中の２番
目の８φ１′に示す様に２ビツト幅となり、Ｐ／
Ｓ変換器１１から出力するデータD1′は第７図−
に示す様に２ビツト連続したものとなる。これ
はビツト誤りであり、クロツクインヒビツト要求
による位相調整には避けられないので、これの発
生を少なくして誤りの少ないデータを送出しなけ
ればならないと云う問題点がある。
上記の問題点は第１図に示すクロツク乗り換え
回路により解決される。１７は隣接する所定ビツ
ト数の多相書き込みクロツク及び多相読み出しク
ロツクを用いて、所定ビツト幅の書き込み側設定
位相領域及び読み出し側設定領域を設け、該書き
込み側設定位相領域と読み出し側設定位相領域が
重複したことを検出した時、最終位相の読み出し
クロツクを生成させた時点で、該多相読み出しク
ロツクの生成を停止させるが、多相書き込みクロ
ツクのうちのほぼ中央付近の多相書き込みクロツ
クを利用して該多相読み出しクロツクの生成停止
を解除し、第１相の読み出しクロツクから生成さ
せる出力を該並列／直列変換部１６に送出する位
相比較手段である。
回路により解決される。１７は隣接する所定ビツ
ト数の多相書き込みクロツク及び多相読み出しク
ロツクを用いて、所定ビツト幅の書き込み側設定
位相領域及び読み出し側設定領域を設け、該書き
込み側設定位相領域と読み出し側設定位相領域が
重複したことを検出した時、最終位相の読み出し
クロツクを生成させた時点で、該多相読み出しク
ロツクの生成を停止させるが、多相書き込みクロ
ツクのうちのほぼ中央付近の多相書き込みクロツ
クを利用して該多相読み出しクロツクの生成停止
を解除し、第１相の読み出しクロツクから生成さ
せる出力を該並列／直列変換部１６に送出する位
相比較手段である。
本発明は入力する直列データを並列データに変
換するために生成された多相読み出しクロツク
と、並列データを直列データに変換する為に生成
された多相書き込みクロツクの位相差が設定され
た値まで近ずいたことを位相比較手段１７が検出
した時、多相読み出しクロツクの生成を停止さ
せ、並列データの所定位置でこの停止を解除させ
る事により一回の位相調整により大きな位相差が
得られる様にした。
換するために生成された多相読み出しクロツク
と、並列データを直列データに変換する為に生成
された多相書き込みクロツクの位相差が設定され
た値まで近ずいたことを位相比較手段１７が検出
した時、多相読み出しクロツクの生成を停止さ
せ、並列データの所定位置でこの停止を解除させ
る事により一回の位相調整により大きな位相差が
得られる様にした。
そこで、歯抜け動作の回数が減り、並列／直列
変換部１６より誤りの少ないデータを送出するこ
とができる。
変換部１６より誤りの少ないデータを送出するこ
とができる。
第２図は本発明を実施したクロツク乗り換え回
路のブロツク図、第３図は第２図中の８相書き込
みクロツク生成器、８相読み出しクロツク生成器
及び位相比較回路のブロツク図、第４図は第３図
の動作説明図で、第４図ａは８相書き込みクロツ
ク生成器及び８相読み出しクロツク生成器の動作
説明図、第４図ｂは位相修正が不要な時の位相比
較回路の動作説明図、第４図ｃは位相修正が必要
な時の動作説明図を示す。
路のブロツク図、第３図は第２図中の８相書き込
みクロツク生成器、８相読み出しクロツク生成器
及び位相比較回路のブロツク図、第４図は第３図
の動作説明図で、第４図ａは８相書き込みクロツ
ク生成器及び８相読み出しクロツク生成器の動作
説明図、第４図ｂは位相修正が不要な時の位相比
較回路の動作説明図、第４図ｃは位相修正が必要
な時の動作説明図を示す。
尚、第４図中の左側の符号は第３図中の同じ符
号の部分の波形を示す。又、全図を通じて同一符
号は同一対象物で、第１図の位相比較手段は第２
図中の位相比較回路である。
号の部分の波形を示す。又、全図を通じて同一符
号は同一対象物で、第１図の位相比較手段は第２
図中の位相比較回路である。
以下、入力データを８つの並列データに変換す
るとして第２図、第３図、第４図を用いて本発明
の実施例の動作を説明する。
るとして第２図、第３図、第４図を用いて本発明
の実施例の動作を説明する。
先ず、第２図に示す様にＷ−CKを用いて８相
書き込みクロツク生成器１５１で生成した８相Ｗ
−CKの８φ１〜８φ８をＳ／Ｐ変換器９に加え、
ここで入力データを８本の並列データに変換した
後、Ｐ／Ｓ変換器１１に加える。
書き込みクロツク生成器１５１で生成した８相Ｗ
−CKの８φ１〜８φ８をＳ／Ｐ変換器９に加え、
ここで入力データを８本の並列データに変換した
後、Ｐ／Ｓ変換器１１に加える。
ここには、入力したＲ−CKを用いて８相読み
出しクロツク生成器１６１で生成した８相Ｒ−
CK８φ１′〜８φ８′が加えられているので上記
の８本の並列データは直列データに変換される。
出しクロツク生成器１６１で生成した８相Ｒ−
CK８φ１′〜８φ８′が加えられているので上記
の８本の並列データは直列データに変換される。
尚、位相比較回路１７は８相書き込みクロツク
生成器１５１及び８相読み出しクロツク生成器１
６１の出力位相を比較して、Ｒ−CKの位相が設
定された値まで近ずいた時には８相読み出しクロ
ツク生成器１６１の生成動作を、８φ８で停止さ
せた後、リセツトパルスを送出して停止を解除さ
せて、Ｒ−CK８φ１′〜８φ８′の立上り点を８
本の並列データのほぼ中央付近にシフトさせる。
生成器１５１及び８相読み出しクロツク生成器１
６１の出力位相を比較して、Ｒ−CKの位相が設
定された値まで近ずいた時には８相読み出しクロ
ツク生成器１６１の生成動作を、８φ８で停止さ
せた後、リセツトパルスを送出して停止を解除さ
せて、Ｒ−CK８φ１′〜８φ８′の立上り点を８
本の並列データのほぼ中央付近にシフトさせる。
次に第４図を参照して第３図の動作を説明す
る。
る。
先ず、第４図ａ−に示す様なＷ−CKが８相
書き込みクロツク生成器１５１に加えられると、
第４図ａ−に示す様な8φ１〜8φ８の８相Ｗ−
CKが生成されると共に、第４図ａ−に示す様
にＷ−CKの８φ８の生成タイミングでNORゲー
ト１７１からＨパルス（SFT1）が８相書き込み
クロツク生成器に加えられるので８φ１〜８φ８
の８相Ｗ−CKが周期的に生成される。
書き込みクロツク生成器１５１に加えられると、
第４図ａ−に示す様な8φ１〜8φ８の８相Ｗ−
CKが生成されると共に、第４図ａ−に示す様
にＷ−CKの８φ８の生成タイミングでNORゲー
ト１７１からＨパルス（SFT1）が８相書き込み
クロツク生成器に加えられるので８φ１〜８φ８
の８相Ｗ−CKが周期的に生成される。
又、第４図ａ−に示す様なＲ−CKが８相読
み出しクロツク生成器１６１に加えられると、後
述する様に正常な場合は第４図ａ−に示す様に
Ｒ−CKの８φ８′の生成タイミングで、Ｈパルス
（SFT2）が８相読み出しクロツク生成器１６１
に加えられるので８φ１′〜８φ８′の８相Ｒ−
CKが周期的に生成される。
み出しクロツク生成器１６１に加えられると、後
述する様に正常な場合は第４図ａ−に示す様に
Ｒ−CKの８φ８′の生成タイミングで、Ｈパルス
（SFT2）が８相読み出しクロツク生成器１６１
に加えられるので８φ１′〜８φ８′の８相Ｒ−
CKが周期的に生成される。
次に、Ｒ−CKの立上り点がデータのほぼ真中
にある場合と変化点に近ずいている場合について
位相比較回路の動作について説明する。
にある場合と変化点に近ずいている場合について
位相比較回路の動作について説明する。
(1) Ｒ−CKの位相修正が不要の場合。この場合
は、第４図ｂ−、に示す様に、８相Ｗ−
CKの内の８φ１の１番目と２番目のほぼ中央
に８相Ｒ−CKの内の８φ１′の１番目が現れて
おり、Ｗ−CKとＲ−CKの位相差は最大となつ
ている。さて、第４図ｂ−に示す様に８相Ｒ
−CKの内の８φ８′，８φ１′，８φ２′が
NORゲート１７４を介してＤ−FF１７６のＤ
端子に加えられ、第４図ｂ−，に示す様に
NORゲート１７２及びORゲート１７３により
８相Ｗ−CKの内の８φ８，８φ１，８φ２の
タイミングの間だけＷ−CKがＤ−FF１７６の
CK端子に加えられる。
は、第４図ｂ−、に示す様に、８相Ｗ−
CKの内の８φ１の１番目と２番目のほぼ中央
に８相Ｒ−CKの内の８φ１′の１番目が現れて
おり、Ｗ−CKとＲ−CKの位相差は最大となつ
ている。さて、第４図ｂ−に示す様に８相Ｒ
−CKの内の８φ８′，８φ１′，８φ２′が
NORゲート１７４を介してＤ−FF１７６のＤ
端子に加えられ、第４図ｂ−，に示す様に
NORゲート１７２及びORゲート１７３により
８相Ｗ−CKの内の８φ８，８φ１，８φ２の
タイミングの間だけＷ−CKがＤ−FF１７６の
CK端子に加えられる。
そこで、第４図ｂ−，に示す様に、Ｄ−
FF１７６からＨレベルが連続してラツチ１７
７のＳ端子に加えられるのでラツチの出力
（SFT）は連続してＨレベルとなり、反転して
NORゲート１７５に加えられるので、前記の
様に８φ８′のタイミングでNORゲート１７５
からSFT2が８相読み出しクロツク生成器１６
１に加えられるので８相Ｒ−CKが周期的に生
成される。
FF１７６からＨレベルが連続してラツチ１７
７のＳ端子に加えられるのでラツチの出力
（SFT）は連続してＨレベルとなり、反転して
NORゲート１７５に加えられるので、前記の
様に８φ８′のタイミングでNORゲート１７５
からSFT2が８相読み出しクロツク生成器１６
１に加えられるので８相Ｒ−CKが周期的に生
成される。
尚、ラツチ１７７のＲ端子には例えばデータ
のほぼ真中のＷ−CK８φ４を反転して加えて
いる。
のほぼ真中のＷ−CK８φ４を反転して加えて
いる。
(2) Ｒ−CKの位相修正が必要な場合。この場合
は第４図ｃに示す様にC1とC2の２つの部分に
分かれ、C1の部分はＲ−CKの位相が遅れた場
合、C2の部分はＲ−CKの位相が進んだ場合で
ある。いずれの場合も、，に示す様に８相
Ｗ−CKの８φ１と８相Ｒ−CKの８φ１′の位
相差は上記１項の場合に比して小さくなつてい
る。この時、第４図C1−，に示す様に、
NORゲート１７４，１７２から出力されるＬ
レベルの部分（特許請求の範囲の書き込み側設
定位相領域、読み出し側設定位相領域である）
が重複していると第４図C1−に示す様にＤ
−FF１７６よりＬレベルの出力が送出され、
位相差が設定された値の３ビツト（NORゲー
ト１７２に加えられる８φ８，８φ１，８φ２
により決定される）以内に入つたことを示す。
は第４図ｃに示す様にC1とC2の２つの部分に
分かれ、C1の部分はＲ−CKの位相が遅れた場
合、C2の部分はＲ−CKの位相が進んだ場合で
ある。いずれの場合も、，に示す様に８相
Ｗ−CKの８φ１と８相Ｒ−CKの８φ１′の位
相差は上記１項の場合に比して小さくなつてい
る。この時、第４図C1−，に示す様に、
NORゲート１７４，１７２から出力されるＬ
レベルの部分（特許請求の範囲の書き込み側設
定位相領域、読み出し側設定位相領域である）
が重複していると第４図C1−に示す様にＤ
−FF１７６よりＬレベルの出力が送出され、
位相差が設定された値の３ビツト（NORゲー
ト１７２に加えられる８φ８，８φ１，８φ２
により決定される）以内に入つたことを示す。
この為、第４図C1−に示す様にラツチ１
７７よりラツチされたＬレベルが出力されて、
８相Ｒ−CKの生成が停止されるが、リセツト
パルスとして上記の様にデータのほぼ中央であ
る８相Ｗ−CKの内の８φ４を反転したものを
加えると、この立下りでリセツトされＨレベル
が出力される。
７７よりラツチされたＬレベルが出力されて、
８相Ｒ−CKの生成が停止されるが、リセツト
パルスとして上記の様にデータのほぼ中央であ
る８相Ｗ−CKの内の８φ４を反転したものを
加えると、この立下りでリセツトされＨレベル
が出力される。
そこで、NORゲート１７５から第４図C1−
に示す様に、SFT2が８相読み出しクロツク
生成回路１６１に加えられるので、このタイミ
ングで８φ１から生成される。即ち、位相を修
正しない場合はSFT2は点線のタイミングで８
相読み出しクロツク生成器１６１に加えられて
いたが、修正により実線の部分までシフトして
８φ１′の立上りはほぼデータの中央になる。
に示す様に、SFT2が８相読み出しクロツク
生成回路１６１に加えられるので、このタイミ
ングで８φ１から生成される。即ち、位相を修
正しない場合はSFT2は点線のタイミングで８
相読み出しクロツク生成器１６１に加えられて
いたが、修正により実線の部分までシフトして
８φ１′の立上りはほぼデータの中央になる。
又、上記のNORゲート１７３に加えられる
パルスの数に対応して立上りが設定できる。な
お、図４ｃのC2もC1の場合と同様に、８φ
１′の立上りを書き込みデータのほぼ中央にす
るが、この場合の制御方向は矢印の如くC1と
逆になる。
パルスの数に対応して立上りが設定できる。な
お、図４ｃのC2もC1の場合と同様に、８φ
１′の立上りを書き込みデータのほぼ中央にす
るが、この場合の制御方向は矢印の如くC1と
逆になる。
以上詳細に説明した様に本発明によれば、Ｒ−
CKとＷ−CKの位相を任意のクロツク分だけ離す
ことができるので誤りの少ないデータが出力され
ると云う効果がある。
CKとＷ−CKの位相を任意のクロツク分だけ離す
ことができるので誤りの少ないデータが出力され
ると云う効果がある。
第１図は本発明の原理ブロツク図、第２図は本
発明を実施したクロツク乗り換え回路のブロツク
図、第３図は第２図中の８相書き込みクロツク生
成器、８相読み出しクロツク生成器及び位相比較
回路のブロツク図、第４図は第３図の動作説明
図、第５図はクロツク乗り換え回路使用例説明
図、第６図は従来例のブロツク図、第７図は第６
図の動作説明図を示す。 図において、１５は直列／並列変換部、１６は
並列／直列変換部、１７は位相比較手段を示す。
発明を実施したクロツク乗り換え回路のブロツク
図、第３図は第２図中の８相書き込みクロツク生
成器、８相読み出しクロツク生成器及び位相比較
回路のブロツク図、第４図は第３図の動作説明
図、第５図はクロツク乗り換え回路使用例説明
図、第６図は従来例のブロツク図、第７図は第６
図の動作説明図を示す。 図において、１５は直列／並列変換部、１６は
並列／直列変換部、１７は位相比較手段を示す。
Claims (1)
- 【特許請求の範囲】 １ 書き込みクロツクを用いて多相書き込みクロ
ツクを生成し、該多相書き込みクロツクを用いて
入力する直列データを並列データに変換する直
列／並列変換部１５と、読み出しクロツクを用い
て多相読み出しクロツクを生成し、該多相読み出
しクロツクを用いて該並列データを直列データに
変換する並列／直列変換部１６とを有するクロツ
ク乗り換え回路において、 隣接する所定ビツト数の多相書き込みクロツク
及び多相読み出しクロツクを用いて、所定ビツト
幅の書き込み側設定位相領域及び読み出し側設定
位相領域を設け、 該書き込み側設定位相領域と読み出し側設定位
相領域が重複したことを検出した時、最終位相の
読み出しクロツクを生成させた時点で、該多相読
み出しクロツクの生成を停止させるが、 多相書き込みクロツクのうちのほぼ中央付近の
多相書き込みクロツクを利用して該多相読み出し
クロツクの生成停止を解除し、第１相の読み出し
クロツクから生成させる出力を該並列／直列変換
部１６に送出する位相比較手段１７を付加したこ
とを特徴とするクロツク乗り換え回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62030045A JPS63197136A (ja) | 1987-02-12 | 1987-02-12 | クロツク乗り換え回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62030045A JPS63197136A (ja) | 1987-02-12 | 1987-02-12 | クロツク乗り換え回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63197136A JPS63197136A (ja) | 1988-08-16 |
| JPH0559622B2 true JPH0559622B2 (ja) | 1993-08-31 |
Family
ID=12292850
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62030045A Granted JPS63197136A (ja) | 1987-02-12 | 1987-02-12 | クロツク乗り換え回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63197136A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4613483B2 (ja) * | 2003-09-04 | 2011-01-19 | 日本電気株式会社 | 集積回路 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5775046A (en) * | 1980-10-29 | 1982-05-11 | Fujitsu Ltd | Phose absorbing circuit |
| JPS61243527A (ja) * | 1985-04-19 | 1986-10-29 | Nec Corp | ビツトバツフア回路 |
| JPS61256842A (ja) * | 1985-05-09 | 1986-11-14 | Mitsubishi Electric Corp | ２フレ−ムメモリ回路 |
-
1987
- 1987-02-12 JP JP62030045A patent/JPS63197136A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5775046A (en) * | 1980-10-29 | 1982-05-11 | Fujitsu Ltd | Phose absorbing circuit |
| JPS61243527A (ja) * | 1985-04-19 | 1986-10-29 | Nec Corp | ビツトバツフア回路 |
| JPS61256842A (ja) * | 1985-05-09 | 1986-11-14 | Mitsubishi Electric Corp | ２フレ−ムメモリ回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63197136A (ja) | 1988-08-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5446765A (en) | Apparatus for recovering data and clock information from an encoded serial data stream | |
| JP4824316B2 (ja) | オシレータとカウンタとを利用する遅延同期回路及びクロック同期方法 | |
| JPH0761065B2 (ja) | データ補助クロックの導出方法およびデータ補助クロック導出装置 | |
| JPH0559622B2 (ja) | ||
| US7696801B2 (en) | Reset method for clock triggering digital circuit and related signal generating apparatus utilizing the reset method | |
| JPH03291033A (ja) | 和分復号回路 | |
| JPH0590970A (ja) | Ｃｍｉエンコーダ回路 | |
| JPS61127243A (ja) | ビツト位相同期回路 | |
| US5557481A (en) | NRZ to RLL encoder circuit in disk drive read/write channel | |
| US6907095B1 (en) | Clock ride-over method and circuit | |
| JPS60235549A (ja) | ｎＢ１Ｃ符号信号のＣビツト同期方式 | |
| JPH01292927A (ja) | データ伝送方式 | |
| JP3645792B2 (ja) | 信号波形整形回路及びその整形方法 | |
| JP2000260131A (ja) | 同期信号の検出保護方法およびその検出保護回路 | |
| KR100209195B1 (ko) | 이상동기신호 방지장치 | |
| JP2871735B2 (ja) | 位相自動調整回路 | |
| JP3241663B2 (ja) | クロック乗替回路 | |
| JPH0585982B2 (ja) | ||
| JP2620170B2 (ja) | 信号断検出回路 | |
| JPS6352809B2 (ja) | ||
| JPH0562850B2 (ja) | ||
| JPH077914B2 (ja) | Ｄ／ａ変換装置 | |
| JPH0787379B2 (ja) | Ｃｍｉ符号変換回路 | |
| JPS623497B2 (ja) | ||
| JPS59167117A (ja) | 直列−並列変換回路 |