JP3241663B2 - クロック乗替回路 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はクロック乗替回路に
関し、特にクロック周波数あるいはクロック精度が異な
る２つのデータ信号間を接続するためのクロック乗替回
路に関する。

【０００２】

【従来の技術】一般に音声データなどデジタル信号用の
伝送路と伝送機器あるいは交換機とを接続する場合は、
双方のクロック周波数あるいはクロック精度の差を吸収
するためにクロック乗替回路を使用する。このクロック
乗替回路は同時書込読出が可能なバッファメモリを用い
て、例えば伝送路側のデータ信号を伝送路側のクロック
を用いて書込み、伝送機器側のクロックを用いて所定の
遅れ位相で書き込んだデータ信号を読出して伝送機器側
へ出力するものである。このバッファメモリはエラステ
ィックメモリとも呼称されるものである。

【０００３】図４はこの従来例を示すブロック図であ
る。図４において、通常データ信号の伝送は双方向であ
るが一方向を代表して説明する。伝送路側からの入力デ
ータ信号をシリアル／パラレル変換するシリアル／パラ
レル変換回路２１と、入力データ信号から抽出した（図
示せず）入力クロックを入力し、この入力クロックに同
期した書込アドレス信号を発生し、パラレル変換された
入力データ信号を順次バッファメモリ２２へ書き込んで
行く書込アドレス発生回路２４と、入力データ信号を一
時記憶するためのバッファメモリ２２と、バッファメモ
リ２２から読み出された入力データ信号をパラレル／シ
リアル変換して伝送機器側へ出力データ信号として出力
するパラレル／シリアル変換回路２３と、伝送機器側の
出力クロックを入力しこの出力クロックに同期した読出
アドレス信号を出力し、バッファメモリ２２から入力デ
ータ信号を順次読み出して行く読出アドレス発生回路２
５と、入力フレーム信号と出力フレーム信号と各クロッ
クとを入力し、書込アドレス信号発生回路２４と読出ア
ドレス信号発生回路２５とのアドレス信号のタイミング
設定およびスリップの検出などを行う制御回路２６とか
ら構成されている。

【０００４】この従来例の動作は次の通りである。バッ
ファメモリ２２は、クロック精度、許容されるスリップ
時間あるいはスリップ回数などからその記憶容量が決め
られるが、通常入力データ信号の２フレーム分のビット
を記憶する容量を持つように設計されている。書込アド
レス発生回路２４および読出アドレス発生回路２５はそ
れぞれリングカウンタで構成されており、アドレス信号
はバッファメモリ２２のアドレスエリアの始点から終点
をエンドレスに巡回している。

【０００５】入力データ信号はシリアル／パラレル変換
され書込アドレス信号によりバイト単位でバッファメモ
リ２２の指定アドレスエリアの順次メモリされる。初期
設定時において、読出アドレスの読出タイミングは書込
アドレス信号の指定位置から１フレーム分遅れ位相位置
から書込と同時に読み出される。このタイミング設定は
制御回路２６の制御により行われる。バッファメモリ２
２からは読出タイミング信号により１フレーム遅れでメ
モリされた入力データ信号が読み出され、出力データ信
号として伝送機器側に出力される。このようにして入出
力間のブロックの乗替えが行われる。

【０００６】このように読出アドレス信号の読出タイミ
ングは１フレーム分の遅れ位相の読出位置でスタートす
るが、時間の経過と共にクロック間の位相変動などで書
込位置と読出位置とが重なるときがあり、このときスリ
ップが発生する。

【０００７】

【発明が解決しようとする課題】このように従来例にお
いては、入出力クロック間の位相あるいは周波数変動で
読出アドレス信号の読出位置が書込アドレス信号書込位
置と重なった時点でスリップが発生する。このスリップ
は読出アドレス信号の読出位置が初期設定の位置から進
み方向（書込位置に向かって）にづれてい行きそして重
なった場合は読出データはは２フレーム分の２度読出
し、また遅れ位相で重なった場合は２フレーム分の抜け
読出となる。このスリップは出力データ信号のデータ誤
りとなり受信側に支障を与える。

【０００８】このスリップは読出アドレス信号の読出位
置が連続的に同一方向に変化していく場合（入出力クロ
ックに周波数差がある場合など）は２フレーム分のづれ
に対し１回の割で発生するが、この程度であれば受信側
の伝送機器によっては大きな障害とならない場合もあ
る。しかし、読出アドレス信号の読出位置がスリップ点
で前後に変動する場合（入出力クロックの位相がジッタ
などの原因で一時的に前後に位相変動する場合）は、こ
の変動の間スリップが連続して発生する。即ちこの原因
でスリップ時間が非常に長くなる場合があり、特に入出
力のクロックの精度が共に高い場合にこのスリップが長
くなりかつ発生確率が高くなる。この時受信側の伝送機
器に重大な支障を与えるという問題がある。

【０００９】本発明はスリップ発生を事前に検出し、読
出アドレス信号の読出位置をづれ方向に書込位置を越え
かつ書込位置から近接した位置（入出力クロックの一時
的位相変動を吸収するヒステリヒス分をとった位置）に
自動的に切替えるか、あるいはスリップ発生を検出し、
初期設定位置にリセットし、この切替が同一づれ方向で
複数回発生した後に、書込位置に近接した位置に自動的
に切り替えるようにすることにより位相ジッタなどによ
る長時間スリップの発生を防止するものである。

【００１０】尚、読出位置が同方向に連続的に変化する
場合の１回限りのスリップ発生は、受信側では信号の復
元に大きな支障を与えることは少なく、例えば音声デー
タ信号ではアナログの音声に復調する際に若干のノイズ
として表れるに過ぎない。

【００１１】

【課題を解決するための手段】本発明のクロツク乗替回
路は、書込み読出しを同時に行うバッファメモリと、入
力データ信号をこの入力データ信号のクロックに同期し
て前記バッファメモリに書込んで行くリングカウンタを
用いた書込手段と、出力側のクロックに同期して前記書
込手段の書込位置から所定の遅れ位相をとり前記バッフ
ァメモリから出力データ信号を読出していくリングカウ
ンタを用いた読出手段と、前記読出手段の読出位置がづ
れて前記書込手段の書込位置に接近したこと即ちスリッ
プ発生の接近を検出して前記読出手段の読出位置をづれ
方向にかつ前記書込手段の書込位置を越えた所定の位置
に自動的に切り替える読出位置切替手段とを備えるクロ
ック乗替回路において、前記読出位置切替手段は、スリ
ップ発生の接近を検出し前記読出手段の読出位置をその
づれ方向に前記書込手段の書込位置を越えた前記バッフ
ァメモリのリングアドレス中央の位置に自動的に切替え
さらにこの同一づれ方向の切替が連続して複数回行われ
た場合は次にスリップ発生の接近を検出した時に前記読
出手段の読出位置をそのづれ方向に前記書込手段の書込
位置を越えかつ書込位置に近接した位置に自動的に切替
えている。

【００１２】

【００１３】

【００１４】

【００１５】

【００１６】

【００１７】

【発明の実施の形態】次に発明の実施の形態を図面を参
照して説明する。図１は発明の実施の形態例を示すブロ
ック図、図２は図１の読出位置切替制御回路の動作を説
明するブロック図、図３は図１の読出位置切替制御回路
の動作を説明するフローチャートである。

【００１８】図１において、本図は音声データ信号など
が用いる伝送路と伝送機器とを接続するためのクロック
乗替回路で、双方向の伝送路のうち一方向のみを代表し
て示したものである。

【００１９】伝送路側からの入力データ信号をシリアル
／パラレル変換するシリアル／パラレル変換回路１と、
入力データ信号から抽出した（図示せず）入力クロック
を入力し、この入力クロックに同期した書込アドレス信
号を発生し、パラレル変換された入力データ信号を順次
バッファメモリ２へ書き込んで行く書込アドレス発生回
路４と、入力データ信号を一時記憶するためのバッファ
メモリ２と、バッファメモリ２から読み出された入力デ
ータ信号をパラレル／シリアル変換して伝送機器側へ出
力データ信号として出力するパラレル／シリアル変換回
路３と、伝送機器側の出力クロックを入力しこの出力ク
ロックに同期した読出アドレス信号を出力し、バッファ
メモリ２から入力データ信号を順次読み出して行く読出
アドレス発生回路５と、入力フレーム信号と出力フレー
ム信号と各クロックとを入力し、書込アドレス信号発生
回路４と読出アドレス信号発生回路５とのアドレス信号
の初期設定時のタイミング設定およびスリップ点の接近
を検出し、読出アドレス信号の読出位置を切り替える読
出位置切替制御回路６と、読出位置切替制御回路６の切
替信号を入力しスリップアラームおよびスリップ時の表
示を行うスリップ監視回路７とから構成されている。

【００２０】次に図２および図３を参照して図１の動作
について説明する。バッファメモリ２は、クロック精
度、許容されるスリップ時間あるいはスリップ回数など
から、通常入力データ信号の２フレーム分のビットを記
憶する容量を持っている。

【００２１】書込アドレス発生回路４および読出アドレ
ス発生回路５はそれぞれリングカウンタで構成されてお
り、アドレス信号はバッファメモリ２のアドレスエリア
の始点から終点をエンドレスに巡回している。

【００２２】入力データ信号はシリアル／パラレル変換
され書込アドレス信号によりバイト単位でバッファメモ
リ２２の指定アドレスエリアに順次メモリされる。初期
設定時において、読出アドレスの読出タイミングは書込
アドレス信号の指定位置から１フレーム分遅れ位相の位
置から書込と同時に読み出される。このタイミング設定
は読出位置切替制御回路６の制御により行われる。バッ
ファメモリ２からは読出タイミング信号により１フレー
ム遅れでメモリされた入力データ信号が読み出され、出
力データ信号として伝送機器側に出力される。このよう
にして入出力間のクロックの乗せ替えが行われる。

【００２３】このように読出アドレス信号の読出タイミ
ングは１フレーム分の遅れ位相の読出位置でスータトす
るが、時間の経過と共にクロック間の位相変動などで書
込位置と読出位置とが重なる時があり、この時スリップ
が発生する。

【００２４】図２および図３を参照してこのスリップ発
生点における読出位置切替制御回路６の動作を説明す
る。図２において、バッファメモリ２は２フレーム分の
アドレスエリアを有しており、初期設定時はアドレスエ
リアの下端位置から書込がスタートし、順次インクリメ
ントを繰り返して上端位置に達したならまた下端位置に
戻りリングカウントを継続する。一方読出は書込がスタ
ートして１フレーム分、即ちアドレスエリアの中央位置
に達したときに下端位置からスタートし、書込と同様に
順次インクリメントを繰り替えしリングカウントを継続
する。この書込読出のタイミング設定は読出位置切替制
御回路６の制御信号により書込アドレス発生回路４およ
び読出アドレス発生回路５の出力タイミングを制御する
ことにより行われる。

【００２５】図２に示すように読出位置が中央の初期設
定点から進み方向にづれて行き、例えばエリア上端位置
で書込位置に接近して斜線で示したスリップ点検出領域
に入った時スリップ点接近を表す検出信号が出力され読
出位置が検出点から進み方向に書込位置を越えた位置、
即ちエリア下端位置のＡ点に自動的に切り替わる。ま
た、読出位置が初期設定点から点線で示した遅れ方向に
づれて行き、例えばエリア下端位置でスリップ点検出領
域に入った時は、読出位置が検出点から遅れ方向に着込
み位置を越えた位置、即ちエリア上端のＣ点に自動的に
切り替わる。

【００２６】Ａ点およびＣ点はそれぞれ書込位置に対し
クロックの位相ジッタなどの一時的変動を吸収できる
分、即ちヒステリヒスを与えるように分離して設定され
ているので、位相ジッタなどがあってもスリップ点にお
けるスリップは１回限りで長時間スリップの発生が防止
できる。

【００２７】この読出位置の切替は読出位置切替制御回
路６の制御により行われる。即ち読出位置切替制御回路
６は入出力データ信号のフレーム信号およびクロックを
入力し、２つのフレーム信号の位相比較とクロック周期
とにより読出位置のづれ方向およびスリップ点の接近の
検出を行い、検出時点のＡ，Ｃ点のアドレス位置をＣＰ
Ｕで演算し、読出アドレス発生回路５へ制御信号を出力
している。

【００２８】尚、バッファメモリ２の容量は、例えば入
出力のデータ信号の１フレーム分として４０バイト容量
のものを用いた場合２フレーム分８０バイト容量となる
が、例えばスリップ点検出領域として５バイト分、また
切替点ヒステリヒス分として１０バイト分程度とすれば
都合９５バイト容量のものが必要となる。

【００２９】次に図３を参照して他の実施の形態例を説
明する。先に説明した実施の形態例においては、読出位
置をスリップ点検出によりＡ点あるいはＣ点へ切り替え
ているが、他の実施の形態例では読出位置を最初のスリ
ップ点検出によりエリア中央位置、即ちＢ点へ切り替
え、２回目にスリップ点検出があった時に同一づれ方向
のＡ点あるいはＣ点に切り替える。即ち図３に示すよう
にスリップ点検出があった時、先ずづれ方向が進み方向
か遅れ方向かを識別し、若し進み方向であればこの検出
が２回以上連続した時は切り替え位置をＡ点とし１回目
であればＢ点とする。また遅れ方向のものであれば、こ
の検出が２回以上連続した時はＣ点に、１回目であれば
Ｂ点に切り替えるものである。

【００３０】この切り替え処理は読出位置切替制御回路
６のＣＰＵにより演算処理され、読出アドレス発生回路
５の制御信号により実行される。このように読出位置の
づれ方向の連続性を確認してからＡ点あるいはＣ点に切
り替えることにより入出力データ信号のクロックの位相
変動が連続する同一方向（周波数差）でなく、温度変動
などの要因で時間的に前後して変動する場合にスリップ
が変動しない保証時間を短くすることなく長時間スリッ
プの発生を防止する効果がある。

【００３１】尚、スリップ監視回路７は読出切り替え制
御回路６の切替動作を監視し、読出位置のづれ方向別に
読出位置の切替に伴うスリップ時間に同期してスリップ
信号を出力する。このスリップ信号は受信側でデータ誤
り訂正処理などに用いられる。また、このスリップ信号
の出力回数をカウントし、単位時間当たり多数の異常回
数をカウントした場合はアラームを発生する。更にスリ
ップ信号の発生中は表示灯が点灯するのでスリップを視
認することができる。

【００３２】

【発明の効果】以上説明したように本発明のクロック乗
替回路は、スリップ発生が接近したことを読出位置、即
ちクロックのづれ方向別に検出し、読出位置をづれ方向
に書き込み位置を越えた位置に自動的に切り替えている
のでスリップ発生点近傍においてクロックの位相ジッタ
などにより発生する長時間のスリップの発生を防止する
効果がある。

【００３３】特に読出位置のづれ方向の連続性を確認し
てから前記切替を行うようにすればクロックのづれ方向
が一方でなく前後する場合もスリップ発生のないスリッ
プ保証時間を短くすることなく長時間内スリップの発生
を防止する効果がある。

【図面の簡単な説明】

【図１】本発明の実施の形態例を示すブロック図であ
る。

【図２】図１における読出位置切替制御回路の動作を説
明するブロック図である。

【図３】図１における読出位置切替制御回路の他の実施
の形態例を説明するフローチャートである。

【図４】従来例を示すブロック図である。

【符号の説明】

１ シリアル／パラレル変換回路 ２ バッファメモリ ３ パラレル／シリアル変換回路 ４ 書込アドレス発生回路 ５ 読出アドレス発生回路 ６ 読出位置切替制御回路 ７ スリップ監視回路

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】 書込み読出しを同時に行うバッファメモ
   リと、入力データ信号をこの入力データ信号のクロック
   に同期して前記バッファメモリに書込んで行くリングカ
   ウンタを用いた書込手段と、出力側のクロックに同期し
   て前記書込手段の書込位置から所定の遅れ位相をとり前
   記バッファメモリから出力データ信号を読出していくリ
   ングカウンタを用いた読出手段と、前記読出手段の読出
   位置がづれて前記書込手段の書込位置に接近したこと即
   ちスリップ発生の接近を検出して前記読出手段の読出位
   置をづれ方向にかつ前記書込手段の書込位置を越えた所
   定の位置に自動的に切り替える読出位置切替手段とを備
   えるクロック乗替回路において、前記読出位置切替手段
   は、スリップ発生の接近を検出し前記読出手段の読出位
   置をそのづれ方向に前記書込手段の書込位置を越えた前
   記バッファメモリのリングアドレス中央の位置に自動的
   に切替えさらにこの同一づれ方向の切替が連続して複数
   回行われた場合は次にスリップ発生の接近を検出した時
   に前記読出手段の読出位置をそのづれ方向に前記書込手
   段の書込位置を越えかつ書込位置に近接した位置に自動
   的に切替えることを特徴としたクロック乗替回路。